专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件和制造半导体器件、如金属氧化物半导体
(MOS)晶体管的方法。
背景技术：
通过充分使用微细加工技术，随时间推移，就能够在实现缩小规 模的同时制造半导体器件，而没有降低其性能。这种趋势也存在于具 有高驱动性能的半导体元件中，因此通过充分使用微细加工技术来寻 求每单位面积的导通电阻的降低。但是，实际上，微细加工技术导致 的元件的小型化所引起的耐受电压的下降阻碍了驱动性能的进一步 增强。为了解决小型化与耐受电压之间的折衷，已经提出具有各种结 构的元件，并且在具有高耐受电压和高驱动性能的功率M0S场效应晶 体管(FET)领域，目前可将槽栅M0S晶体管指定为主流结构。
在具有高耐受电压和高驱动性能的双扩散M0S(CM0S)晶体管之 中，槽栅M0S晶体管具有最高的集成规模(例如参见JP 01-310576 A)。
槽栅M0S晶体管作为元件本身呈现极优良的性能，但是，在与其 它半导体元件共同安装到芯片时是不利的，因为槽栅M0S晶体管具有 垂直M0S结构，其中电流沿衬底的深度方向流动，并且半导体衬底的 整个背面是电极。
发明内容
本发明的一个目的是提供具有低导通电阻的半导体器件，它能够 与其它半导体元件共同安装到芯片上。
(1) 根据本发明，提供一种半导体器件，包括第一导电类型
4阱区，以任意深度在半导体衬底的表面上形成；多个槽区，以比第一 导电类型阱区的预定深度更小的深度形成；栅电极，经由栅绝缘膜设 置在多个槽区的每个的侧表面，并且使其与栅绝缘膜接触；第二导电
类型漏区，在多个槽区的每个的底部形成；第二导电类型源区，在半 导体衬底的表面的在多个槽区之间形成的区的一部分中形成；以及第 一导电类型高浓度区，在半导体衬底的表面的在多个槽区之间形成的 区的一部分中形成。
(2) 根据条款(l)的半导体器件还包括在半导体衬底与第一导 电类型阱区之间形成以围绕第二导电类型漏区的第二导电类型低浓 度扩散区。
(3) 根据本发明，提供一种制造半导体器件的方法，包括在 半导体衬底上形成第一导电类型阱区；以比第一导电类型阱区的深度 更小的深度形成多个槽区；形成栅绝缘膜；形成栅电极膜；通过各向 异性蚀刻去除在多个槽区的每个的底部上形成的栅绝缘膜和栅电极 膜以及在多个槽区其中两个之间的半导体衬底的表面上形成的栅电 极膜和栅绝缘膜的一部分；形成层间绝缘膜；通过蚀刻去除在栅电极 膜上形成的层间绝缘膜的 一部分、在多个槽区的每个的底部上形成的 层间绝缘膜的 一部分以及在多个槽区其中两个之间的半导体衬底的 表面上形成的层间绝缘膜的一部分；形成金属膜；以及蚀刻金属膜的 一部分。
(4) 制造根据条款(3)的制造半导体器件的方法还包括形成第 二导电类型低浓度扩散区。
延生长。
根据本发明，从槽内部抽出漏电极，因此可从半导体衬底表面提 取漏电极，由此可轻而易举地实现与其它半导体元件的芯片上安装。
附图包括
图1A和图1B是用于描述根据本发明的一个实施例的半导体器件 的结构的^f见图2A至图2F是用于描述根据本发明的实施例制造半导体器件的 方法的3见图；以及
图3是用于描述根据本发明的实施例的半导体器件的修改示例 的视图。
具体实施例方式
(1)实施例积无述
图1A和图1B示出根据本发明的一个实施例的半导体器件的结 构。图1A是顶视图，以及图1B是鸟瞰图，沿图1A的虚线部分切割。
多个槽区12在第一导电类型阱区2中形成，第一导电类型阱区 2在半导体衬底1上形成。源电极10具有与槽区12之间的衬底表面 上所形成的第二导电类型源区6的欧姆接触。与第二导电类型源区6 相邻地形成第一导电类型高浓度区11，它连同第二导电类型源区6 一起与源电极10对接接触，由此固定衬底电位。
第二导电类型漏区5在槽区12的底部形成，并且通过内埋于槽 区12中的漏电极9将电位引向衬底表面。
将任意电压施加到漏电极9以及栅电极4b，栅电极4b由金属制 成且与槽区12的外部的平坦区和槽区12内部的侧壁之上连续形成的 栅电极4a连接，由此，载流子沿箭头8所指示的方向从第二导电类 型源区6流动到第二导电类型漏区5,使半导体器件进入导通状态。
具体来说，如同槽M0S晶体管中那样，栅长度沿垂直于半导体衬 底表面的方向延伸，因此与平面类型M0S晶体管相比，面积效率很好， 从而产生每单位面积的驱动性能的增强。此外，所有电极均外露于半 导体衬底表面，因此，轻而易举地实现与其它元件的芯片上安装，这 在槽M0S晶体管中难以实现。接下来描述制造半导体器件的方法。
图2A至图2F是示出制造根据图1A和图1B所示的本发明的基本 实施例的半导体器件的方法的过程流程的乌瞰图。
首先，如图2A所示，在半导体衬底1上形成第一导电类型阱区 2，然后在第一导电类型阱区2中以比第一导电类型阱区2的深度更 小的深度来形成槽区12。此后，执行热氧化，以便在衬底表面上以 及槽区12内部形成栅氧化膜3。
随后，如图2B所示，栅电极膜4a沉积在栅氧化膜3上，并且如 图2C所示，通过高各向异性干蚀刻部分地去除栅电极膜4a和栅氧化 膜3。在这种情况下，对于待蚀刻区中包含的衬底表面和槽底面，栅 电极膜4a和栅氧化膜3均被去除，但是，沉积在槽侧壁的栅电极膜 4a和栅氧化膜3没有通过高各向异性干蚀刻去除。
如图2D所示，将第二导电类型杂质离子注入到不包括其中形成 第一导电类型高浓度区11的区在内的区，使得以自对准 (self-aligning)方式形成第二导电类型漏区5和第二导电类型源 区6。此后，采用抗蚀剂或诸如此类遮蔽不包括其中形成第一导电类 型高浓度区11的区在内的区，由此通过离子注入或诸如此类形成第 一导电类型高浓度区11。
随后，如图2E所示，沉积层间绝缘膜7。此后，层间绝缘膜7 在第二导电类型漏区5、第二导电类型源区6、第一导电类型高浓度 区11和栅电极4a的区的一部分经过选择性蚀刻，由此形成开口 。
最后，如图2F所示，沉积金属以^皮任意图案化(patterned), 由此形成斥册电才及4b、漏电极9和源电才及10。 (修改示例)
在这个修改示例中，在漏区形成电场松弛区(relaxation region),由此增强半导体器件的耐受电压。
图3是修改示例的概念图。图3示出一种结构，其中，在图1A 和图1B的基本结构中，第二导电类型低浓度扩散区13在半导体衬底1与第一导电类型阱区2之间形成。这种结构通过例如双扩散或外延
生长等制造方法来实现。
如上所述，形成第二导电类型低浓度扩散区13,由此，可减小 施加到漏极的电场，并且可增强漏极耐受电压。
在这种情况下，第二导电类型漏区5设置成处于第二导电类型低 浓度扩散区13中，并且第二导电类型低浓度扩散区13的杂质浓度以 及槽区12的最深底部与第一导电类型阱区2的底部之间的距离根据 目标耐受电压任意调节。
注意，在图1A和图1B、图2A至图2F以及3中，第一导电类型 设置为p型，而第二导电类型设置为n型，由此描述n沟道MOS晶体 管，当第一导电类型设置为n型而第二导电类型设置为p型时，这个 晶体管充当p沟道M0S晶体管。
权利要求
1.一种半导体器件，包括第一导电类型阱区，以预定深度设置在半导体衬底的表面上；多个槽区，以比所述第一导电类型阱区的预定深度更小的深度设置；栅电极，经由栅绝缘膜设置在所述多个槽区的每个的侧表面上，并且使其与所述栅绝缘膜接触；第二导电类型漏区，设置在所述多个槽区的每个的底部中；第二导电类型源区，设置在所述多个槽区之间形成的区中，并且沿所述栅绝缘膜设置在所述半导体衬底的表面上；以及第一导电类型高浓度区，设置在所述多个槽区之间形成的区中，并且设置在所述半导体衬底的表面上，以便使其与所述第二导电类型源区接触。
2. 如权利要求1所述的半导体器件，还包括在所述半导体衬 底与所述第一导电类型阱区之间形成以围绕所述第二导电类型漏区 的第二导电类型低浓度扩散区。
3. —种制造半导体器件的方法，包括 在半导体衬底上形成第 一导电类型阱区；以比所述第 一导电类型阱区的深度更小的深度来形成多个槽区；形成栅绝缘膜；形成栅电极膜；通过各向异性蚀刻去除所述多个槽区的每个的底部上形成的栅 绝缘膜和栅电极膜以及所述多个槽区其中两个之间的半导体衬底表 面上形成的栅电极膜和栅绝缘膜的一部分；形成层间绝缘膜；通过蚀刻去除在所述栅电极膜上形成的层间绝缘膜的一部分、在 所述多个槽区的每个的底部上形成的层间绝缘膜的 一部分以及在所述多个槽区其中两个之间的半导体衬底表面上形成的层间绝缘膜的一部分；形成金属膜；以及蚀刻所述金属膜的 一 部分。
4. 如权利要求3所述的制造半导体器件的方法，还包括在所 述半导体衬底上形成所述第一导电类型阱区之前，在其上形成晶体管的区的整个表面上形成第二导电类型低浓度扩散区。
5. 如权利要求4所述的制造半导体器件的方法，其中，在其上 形成所述晶体管的区的整个表面上形成所述第二导电类型低浓度扩 散区的步骤包括外延生长。
全文摘要
本发明的名称为“半导体器件及其制造方法”。所提供的是一种半导体器件，半导体衬底(1)上形成的阱区(2)包括多个槽区(12)，以及源电极(10)与槽区(12)之间的衬底表面上形成的源区(6)连接。与源区(6)相邻地形成高浓度区(11)，它连同源区(6)一起与源电极(10)对接接触，由此固定衬底电位。漏区(5)在槽区(12)的底部形成，其电位通过内埋于槽区(12)的漏电极(9)引向衬底表面。将任意电压施加到栅电极(4a，4b)和漏电极(9)，由此载流子从源区(6)流动到漏区(5)，并且半导体器件处于导通状态。
文档编号H01L29/417GK101552292SQ20091011843
公开日2009年10月7日 申请日期2009年2月27日 优先权日2008年2月27日
发明者理崎智光 申请人:精工电子有限公司