专利名称：半导体器件、半导体器件模块及半导体器件模块制造方法
技术领域：
本发明涉及其上安装有多个半导体元件的半导体器件、其上安装有 该半导体器件的半导体器件模块、以及制造该半导体器件模块的方法。
背景技术：
包括多个半导体元件(例如半导体发光元件)且用作光源的的半导
体器件(例如半导体发光器件)用于各种领域和应用，例如LCD显示装 置的背光光源、车辆内部照明装置的光源、户外照明装置的光源、以及 闪光灯的光源。因此，对该半导体器件要求的性能规范根据不同应用而 变化。
如果要求这种发光器件具有高亮度，则可按以下方式配置半导体器 件，g卩，增加从每个半导体发光元件发射的光的发光通量或辐射通量， 或者增加构成该发光器件的半导体发光元件的数量，以增加从该发光器 件发射的光的发光通量。
前一种情况可以通过增大每个半导体发光元件的大小以增大发光表 面的面积(或增加半导体发光元件的通量)而实现。然而，增大半导体
发光元件的大小将导致以下问题
(1) 出现诸如错位的晶体缺陷的概率较高，因而小电流区域的特性
和反向特性将劣化；
(2) 可从一个晶片获得的半导体发光元件的数量较少，可用元件的 制造产量或数量较低，从而会使制造成本增加；以及
(3) 由于层电阻在结平面中造成的电位分布，线性度会劣化。 为了解决这些问题，可以使用常规大小的多个半导体发光元件以增
加发光器件的发光强度，但这样包括材料成本和组装成本在内的制造成 本会增加。在此情况下，所述多个半导体发光元件例如串联或并联电连接。当 半导体发光元件串联连接时，相同的电流流过每个半导体发光元件而不 论各元件的电流-电压特性的变化，从而能够抑制各元件的发光或辐射通 量的变化。然而，串联连接的问题是，由于要求较高的驱动电压，所以 必须使用高电压电源，而且即使有一个半导体发光元件损坏，全部元件 都不发光。
当半导体发光元件并联连接时，驱动电压较低，因而可用低电压电 源驱动元件。另外，即使有一个半导体发光元件损坏而不发光，其余元 件仍然会发光。然而，并联连接的问题是，由于电流-电压特性的变化， 流过各半导体发光元件的电流的值不同。这导致半导体发光元件的发光 或辐射通量的变化以及发光或辐射通量降低比的变化。
如上所述，半导体发光元件的串联连接和并联连接均具有优点和缺
点。 一般来说，在很多情况下，半导体发光器件与例如晶体管和IC的其
它电子部件一起使用，并由例如干电池的通用简单电源驱动。因此，通 常采用并联连接，其中可以使用低电压的电源。
当并联连接半导体发光元件时，必须解决与并联连接相关联的问题。 为了解决该问题，提出了以下方法。
在一种方法中，预先选择要被并联连接的半导体发光元件，使得其
正向电压相互匹配(例如，参见日本特开No. 2006-222412，对应于US 2006/0171135A1)。以此方式，减小半导体发光元件的正向电压的变化， 以使得流过各元件的正向电流一致，从而降低发光通量的变化和发光通 量降低比的变化。
在另一种方法中，用具有电阻分量的晶片接合(die-bonding)剂对 半导体发光元件进行晶片接合(例如，参见日本特开No. 2006-339541)。 晶片接合剂提供根据各半导体发光元件的正向电压的串联电阻，从而降 低元件之间的电流不平衡。
在另一种方法中，用具有特定电阻的接合线对半导体发光元件进行 引线接合(例如，参见日本特开No. 2006-339540)。这样，减小了半导体 发光元件的电压-电流特性的梯度，从而降低了元件之间的电流不平衡。
发明内容
技术问题
在生产过程中，要测试半导体发光器件的电学特性(如正向和反向 电流-电压特性)以及光学特性(如发光强度和发光通量)。只有合乎规格 的半导体发光器件才供应到市场上，并且在必要时，还向各个用户提供
质量信息。
在测试过程中，通过经由与半导体发光元件的电极相连接并延伸到 半导体发光器件外部的外部电极向半导体发光元件施加电压，在加电状 态下测试特性。
然而，当多个半导体发光元件安装在半导体发光器件上，并且在器 件中并联连接时，延伸到器件外部的每对外部电极连接到元件的阳极或 阴极。因此，当向外部电极施加电压时，对全部半导体发光元件加电。
因而，很难测试构成半导体发光器件的各单独半导体发光元件的电 学和光学特性。因此，制造商自己不能获得半导体发光器件的详细特性， 更难向用户提供详细特性。
另外，当在构成半导体发光器件的一些半导体发光元件中出现故障 时，很难分析有故障元件的故障并基于分析结果采取措施。
故障的示例包括小电流区域中不发光；以及由于施加大电流时半
导体发光元件的动态电阻的变化引起的过流造成的元件寿命的縮短。 问题的解决方案
鉴于这些和其它问题并结合现有技术而提出了本发明。根据本发明 的一个方面，可以提供一种半导体器件，其中在生产过程中可以容易地 测试构成该器件的各单独半导体元件的电学和光学特性。根据本发明的 另一方面，提供了一种半导体器件模块，其中当安装在该模块上的半导 体器件中出现故障时，可以容易地分析有故障的半导体元件的故障，从 而可以基于分析结果而容易地采取措施。根据本发明的又一方面，提供 了一种制造该半导体器件模块的方法。
为了解决上述问题，本发明的第一方面提供一种半导体器件，该半
7导体器件包括衬底；安装在所述衬底上的多个半导体元件，各个所述
半导体元件包括被施加第一电势的电极和被施加第二电势的电极；形成 在所述衬底上的第一布线图案，该第一布线图案电连接到所述多个半导 体元件的所述被施加第一电势的电极；以及形成在所述衬底上的第二布 线图案，该第二布线图案电连接到所述多个半导体元件的所述被施加第 二电势的电极。所述半导体器件可被配置为按所述多个半导体元件并联 连接的方式安装在半导体器件安装衬底上以构成半导体器件模块，所述 第一布线图案可以包括布线电迹(trace)组，所述布线电迹组包括多个 电独立布线电迹，所述电独立布线电迹连接到所述多个半导体元件的所 述被施加第一电势的电极，并且所述布线电迹组可以包括接合区，该接 合区用作要接合到所述半导体器件安装衬底的接合部，在所述半导体器 件安装在所述半导体器件安装衬底上之后，所述电独立布线电迹在所述 接合区中彼此电连接。
本发明的第二方面提供一种根据第一方面的半导体器件，其中，所 述半导体器件用焊料材料安装在所述半导体器件安装衬底上。
本发明的第三方面提供一种根据第二方面的半导体器件，其中，在 所述接合区中，相邻的所述电独立布线电迹之间的间隔小于在接合过程 中展布所述焊料材料的展布(spread)宽度。
本发明的第四方面提供一种根据第二或第三方面的半导体器件，其 中，在所述接合区中，相邻的所述电独立布线电迹之间的间隔是0.1mm 或更小。
本发明的第五方面提供一种根据第一到第四方面中的任一方面的半 导体器件，其中，至少两个相邻的电独立布线电迹都具有突出部，所述
至少两个相邻的电独立布线电迹中的每一个电独立布线电迹的突出部被 形成为向所述至少两个相邻的电独立布线电迹中的另一个电独立布线电 迹突出，所述突出部以交错方式布置。
本发明的第六方面提供一种半导体器件模块，该半导体器件模块包
括半导体器件安装衬底，该半导体器件安装衬底包括其上形成的电路 图案；以及安装在所述半导体器件安装衬底上的半导体器件，所述半导体器件包括衬底；安装在所述衬底上的多个半导体元件，各个所述半 导体元件包括被施加第一电势的电极和被施加第二电势的电极；形成在 所述衬底上的第一布线图案，该第一布线图案电连接到所述多个半导体 元件的所述被施加第一电势的电极；以及形成在所述衬底上的第二布线 图案，该第二布线图案电连接到所述多个半导体元件的所述被施加第二 电势的电极，其中，所述第一布线图案包括布线电迹组，所述布线电迹 组包括多个独立布线电迹，所述独立布线电迹连接到所述多个半导体元 件的所述被施加第一电势的电极，并且，所述布线电迹组包括接合区， 该接合区接合到所述半导体器件安装衬底，所述第一布线图案的独立布 线电迹在所述接合区中彼此电连接，由此将所述多个半导体元件并联连 接。
本发明的第七方面提供一种制造半导体器件模块的方法，该半导体 器件模块包括半导体器件安装衬底和安装在该半导体器件安装衬底上的 半导体器件，所述半导体器件安装衬底包括其上形成的电路图案，所述
半导体器件包括衬底、多个半导体元件、第一布线图案以及第二布线图 案，所述多个半导体元件安装在所述衬底上，每个所述半导体元件包括 被施加第一电势的电极和被施加第二电势的电极，所述第一布线图案形 成在所述衬底上且电连接到所述多个半导体元件的所述被施加第一电势 的电极，所述第二布线图案形成在所述衬底上且电连接到所述多个半导 体元件的所述被施加第二电势的电极，所述方法包括以下步骤准备所 述半导体器件，其中所述第一布线图案包括第一布线电迹组，所述第一 布线电迹组包括多个电独立布线电迹，所述电独立布线电迹连接到所述 多个半导体元件的所述被施加第一电势的电极；在所述电路图案上的预
定位置处涂布焊料材料；以及在所述半导体器件安装衬底上安装所述半 导体器件，使得所述多个电独立布线电迹在所述布线电迹组的一部分中 通过所述焊料材料而彼此电连接。 本发明的有益效果
本发明第一方面的半导体器件可以包括第一布线图案，该第一布线 图案包括多个电独立布线电迹，所述电独立布线电迹电连接到所述半导
9体元件的所述被施加第一电势的电极，使得能够独立地驱动所述半导体 元件。
半导体器件模块可以包括如上构成且以焊料安装在所述半导体器件 安装衬底上的所述半导体器件，并且所述半导体元件并联连接，使得能 够同时驱动全部半导体元件。
因此，当半导体器件未安装在半导体器件安装衬底上时，能够容易 地测试半导体器件的各单独半导体元件的电学和光学特性。因此，能够 容易地进行生产过程中的质量管理。另外，当出现故障时，能够容易地 基于故障分析采取措施。
由于在将半导体元件安装在衬底上之后能够进行测试，所以不仅能 够测试半导体元件自身的故障，而且能够测试会在晶片接合或引线接合 后发生变化的电学特性。因此，能够发现由于晶片接合或引线接合造成 的故障，从而能够提供高质量的半导体器件和高质量的半导体器件模块。
根据随后参照附图的描述，本发明的这些和其它特点、特征以及优 点将变得清楚，其中
图1是根据本发明提出的示范性实施方式的俯视图； 图2是本发明的示范性实施方式的仰视图3是沿着图1中的A-A线截取的截面图4是半导体器件的衬底的示意图5是图4所示的衬底的第一表面的部分放大图6是图4所示的衬底的第一表面的另一部分放大图7是半导体器件模块的内部连接图8是半导体器件模块的示意图9是半导体器件模块的部分放大图IO是半导体器件模块的电路连接图11示出了另一半导体器件的内部连接；
图12是另一半导体器件的衬底的一个表面的部分放大图；以及图13是半导体器件的另一衬底的示意图。
具体实施例方式
下面将参照图1到图13结合示范性实施方式描述本发明的半导体器 件。相同部分用相同附图标记表示。下文描述的示范性实施方式是本发 明的优选具体实施例，因此对其施加了各种技术上优选的限制。然而， 本发明的范围不限于这些示范性实施方式。
图1到图4示出了根据本发明的原理而提出的半导体器件的示范性 实施方式的实施例。图1是半导体器件的俯视图，图2是仰视图，图3 是沿着图1中的A-A线截取的截面图，图4是示出半导体器件的衬底的 布线图案的示意图。在图1和图4中，用虚线描绘了不是直接可见的部 分。本示范性实施方式可主要包括半导体元件；其上安装半导体元件 的衬底；置于衬底上且包围衬底上安装的半导体元件的反射框架；以及 被设置为覆盖由反射框架包围的半导体元件的密封树脂。
参照图4，首先描述衬底。衬底1可以包括用作绝缘衬底2的陶瓷 衬底，在绝缘衬底2的两侧都形成有布线图案。可以使用Ag或Ag合金 (例如Ag-Pt)作为布线图案的材料，并且布线图案可以通过印刷或镀敷 而形成。
绝缘衬底2的半导体元件安装表面3侧的布线图案可以包括从绝缘 衬底2的一对相对的边缘4a和4b分别向相对的边缘4b和4a延伸的第 一布线电迹组5和第二布线图案6。
第一布线电迹组5可以包括6个相互分离的电独立布线电迹5a到5f 。 第二布线图案6可以包括3个布线电迹6a到6c，以及通过在边缘4b侧 合并布线电迹6a到6c而形成的合并部6d。
如上所述，第一布线电迹组5置于衬底1的半导体元件安装表面3 侧，并且可以包括独立布线电迹5a到5f。为了确保与接合线(下文中描 述)的连接，独立布线电迹5a到5f的宽度优选地是0.2mm或更大。当 测试各单独半导体元件的特性时，设置在测试设备上的半导体器件的位 置可能错位。考虑到该错位，并且为了确保测试探针与布线图案之间的接触，布线电迹5a到5f中的相邻布线电迹之间的间隔优选地为0.1 mm 或更大。
绝缘衬底2的与半导体元件安装表面3相背对的焊料接合表面7上 的布线图案可以包括第三布线电迹组8和第四布线图案9。第三布线电迹 组8和第四布线图案9可以从延伸出第一布线电迹组5和第二布线图案6 的一对相对的边缘4a和4b分别向相对的边缘4b和4a延伸。更具体地 说，第三布线电迹组8形成在第一布线电迹组5的相对侧，而绝缘衬底2 夹在它们之间；第四布线图案9形成在第二布线图案6的相对侧，而绝 缘衬底2夹在它们之间。
类似于第一布线电迹组5，第三布线电迹组8可以包括6个独立布 线电迹8a到8f。在位于绝缘衬底2的边缘4a侧的焊料接合区10a中， 布线电迹8a到8f的宽度以及布线电迹8a到8f中的各对相邻的布线电迹 之间的间隔比中央部分的宽度以及间隔要小。更具体地说，在焊料接合 区10a中，电迹宽度wl优选地是O.l mm或更小，相邻的电迹之间的间 隔sl优选地是0.1 mm或更小。类似于第一布线电迹组5,在中央部分中， 第三布线电迹组8的布线图案宽度w2优选地是0.2 mm或更大，而各对 相邻的布线电迹之间的间隔优选地是0.1 mm或更大(参见图5)。理想的 是，为了避免因半导体器件安装之前的迁移而造成的电短路，布线电迹 5a到5f以及布线电迹8a到8f可以被形成为使得相邻的电迹之间的间隔 为0.08廳或更大。
从绝缘衬底2的边缘4b向相对的边缘4a延伸的第四布线图案9被 形成为单一的布线电迹，并且整个第四布线图案9位于焊料接合区10b 中(参见图6)。
返回图4，描述布线图案的连接关系。如上所述，第三布线电迹组8 的6个独立布线电迹8a到8f可以被形成为位于第一布线电迹组5的6 个独立布线电迹5a到5f的相对侧，而绝缘衬底2夹在它们之间。6个独 立布线电迹5a到5f可以经由通孔11电连接到6个独立布线电迹8a到 8f。另外，第四布线图案9可以被形成为位于第二布线图案6的合并部 6d的相对侧，而绝缘衬底2夹在它们之间。第四布线图案9可以通过通孔ll电连接到合并部6d。
在第一布线电迹组5、第二布线图案6、第三布线电迹组8、以及第 四布线图案9中，至少置于衬底1的焊料接合表面7侧的第三布线电迹 组8和第四布线图案9具有10 ]Lim的厚度。
每个半导体元件的特性测试可以从衬底1的半导体元件安装表面3 侧进行，也可以从焊料接合表面7侧进行。
在图1到图3所示的半导体器件30中，在衬底1的半导体元件安装 表面3上设有通过压制陶瓷粉而形成的反射框架12。绝缘衬底2、第一 布线电迹组5的布线电迹5a到5f的端部、以及第二布线图案6的布线电 迹6a到6c的端部出现在反射框架12的中央部分中设置的凹部13的底 面上。
6个半导体元件20到25设置在反射框架12的凹部13的底面上出 现的绝缘衬底2上。每个半导体元件20到25包括置于其上部的一对电 极。每对电极可以包括被施加第一电势的电极和被施加第二电势的电极。 各个被施加第一电势的电极通过接合线14而连接到第一布线电迹组5的 布线电迹5a到5f中的对应一个。每两个被施加第二电势的电极通过接合 线14而连接到第二布线图案6的布线电迹6a到6c中的对应一个。
反射框架12的凹部13填充有透明密封树脂15以密封 半导体元件 20到25和接合线14。因此，保护了半导体元件20到25免受外部环境 (例如，潮湿、灰尘、以及气体)影响，并且保护了接合线14免受诸如 振动和冲击的机械应力的影响。当半导体元件20到25是发光元件时， 密封树脂15可以形成与半导体元件20到25的发光表面的界面。因此， 可以具有使得来自半导体元件20到25的光能够有效地从半导体元件20 到25的发光表面发射进入密封树脂15的功能。
当半导体元件20到25是发光元件时，可以通过混合荧光材料与透 明树脂来生产密封树脂15。这可以实现这样的半导体器件30，艮P，该半 导体器件30能够发射色彩与半导体元件20到25的色彩不同的光。
图7示出了具有上述结构的半导体器件30的内部连接40。半导体 元件20到25的阳极彼此连接，接着连接到公共端子41。半导体元件20到25的阴极连接到相应的独立端子42a到42f。
在图7所示的内部连接40中，半导体器件30的对应部分用其附图 标记表示(对于半导体器件请参见图1和图2)。
下面描述出厂前进行的测试步骤或者出现故障时的故障分析步骤。 在这些情况下，例如，使测试设备的探针43a与出现在半导体元件安装 表面3上的第一布线电迹组5的布线电迹5a到5f中的一个布线电迹的接 触点Pa接触。使测试设备的探针43b与出现在半导体元件安装表面3上 的第二布线图案6的接触点Pb接触。以此方式，能够测量各单独半导体 元件20到25的特性。具体地说，可以在将半导体元件安装在衬底上之 后进行测试。因此，不仅能够测试半导体元件自身的故障，而且能够测 试在晶片接合或引线接合之后容易变化的电特性。因此，能够发现由于 晶片接合或引线接合而造成的故障，因而能够提供高质量的半导体器件 和高质量的半导体器件模块。
下面，参照图8到图10，描述通过在半导体器件安装衬底上安装半 导体器件来生产半导体器件模块的方法。图8是示出半导体器件和半导 体器件安装衬底之间的位置关系的示意图；图9是示出半导体器件安装 衬底和安装在其上的半导体器件的示意图；图IO是半导体器件安装在半 导体器件安装衬底上时的电路连接图。
如图8所示，在半导体器件安装衬底50的表面上形成焯料接合电极 焊盘44a和44b。更具体地说，在与置于要安装的半导体器件30的焊料 接合表面7侧的第三布线电迹组8的焊料接合区10a对应的位置处形成 焊料接合电极焊盘44a。在与置于焊料接合表面7侧的第四布线图案9的 焊料接合区10b对应的位置处形成焊料接合电极焊盘44b。预先向焊料接 合电极焊盘44a和44b涂布了焊料材料。
使半导体器件30的焊料接合区10a和10b与半导体器件安装衬底50 的焊料接合电极焊盘44a和44b对准，来将半导体器件30设置在半导体 器件安装衬底50上。接着，在焊料接合区10a中，将半导体器件30的 第三布线电迹组8焊接到半导体器件安装衬底50的焊料接合电极焊盘 44a。在焊料接合区10b中，将半导体器件30的第四布线图案9焊接到
14半导体器件安装衬底50的焊料接合电极焊盘44b。以此方式，组装了在 半导体器件安装衬底50上安装有半导体器件30的半导体器件模块55。
在组装过程中，半导体器件30的衬底1的第三布线电迹组8的各布 线电迹8a到8f通过焊料45机械和电连接到半导体器件安装衬底50的焊 料接合电极焊盘44a，如图9所示。另外，全部布线电迹8a到8f都通过 焊料圆角(fillet) 46而被合并，因而被电连接。
为了确保在焊料接合过程中通过焊料圆角46合并布线电迹8a到8f， 可以将布线电迹8a到8f形成为，在焊料接合区10a中，宽度和间隔比其 它区域的要小。以此方式，还可以减小半导体器件安装衬底50的焊料接 合电极焊盘44a和44b的面积。可以将涂布焊料时使用的掩模的错位减 小到可以维持焊料接合的安装强度的范围内。
图10示出了如上构成的半导体器件模块55的电路连接60。半导体 元件20到25的阳极彼此连接，接着通过公共端子41而连接到半导体器 件安装衬底50的焊料接合电极焊盘44b。半导体元件20到25的阴极通 过焊料45在焊料接合区10a中合并，接着连接到半导体器件安装衬底50 的焊料接合电极焊盘44a。
在图10所示的电路连接60中，半导体器件模块55的对应部分用其 附图标记表示(对于半导体器件模块请参见图l、 2和8)。
如图10中的电路连接60所示，在半导体器件模块55中，半导体器 件安装衬底50的焊料接合电极焊盘44a和44b之间的电路连接形成半导 体元件20到25的并联电路。因此，当在焊料接合电极焊盘44a和44b 之间施加预定电压时，可以驱动全部半导体元件20到25。
在上述描述中，半导体器件包括6个半导体元件，并且所有半导体 元件具有相同功能(例如，所有半导体元件都是具有发光功能的半导体 发光元件)。然而，半导体器件可以包括具有不同功能的2个元件。更具 体地说，例如，如图11中的内部连接70所示，半导体器件可以包括不 耐受外部压力的诸如LED元件的半导体发光元件71,以及用作半导体发 光元件71的保护元件的齐纳二极管72。换句话说，内部连接可被配置为， 使得对具有不同功能的半导体元件(例如半导体发光元件、半导体受光元件、以及保护元件)施加相反的偏置电压。
该半导体器件可以包括布线电迹73a和73b，该布线电迹73a和73b 构成置于绝缘衬底2的焊料接合表面7上的第三布线电迹组73。如图12 所示，在焊料接合区74a中，将布线电迹73a和73b形成为具有相互面 对的钥匙状形状。布线电迹73a和73b之间的间隔s2可以是0.08 mm。 通过将布线电迹73a和73b形成为使得它们在焊料接合区74a中的形状 以及它们之间的间隔为如上所述，可以通过焊料接合而将半导体器件可 靠地安装在半导体器件安装衬底上。
应当注意，如图i3所示，半导体器件可被构成为，使得能够通过形 成在绝缘衬底2的边缘4a和4b上的布线图案16a和16b,建立以绝缘衬 底2夹于其间的方式而形成的第一布线电迹组5和第三布线电迹组8之 间的连接以及第二布线图案6和第四布线图案9之间的连接。
为了将半导体器件安装在半导体器件安装衬底上，在半导体器件的 衬底的与安装半导体器件表面相对的表面上，形成半导体器件的焊料接 合区，所述焊料接合区被焊接到形成在半导体器件安装衬底上的焊料接 合电极焊盘。然而，本发明不限于此，焊料接合区可以形成在安装半导 体元件的表面上。在此情况下，安装半导体器件，使得半导体器件抵靠 在半导体器件安装衬底的后表面上。例如，将半导体模块构成为，在半
导体器件安装衬底中形成有窗孔，并且置于后表面上的半导体器件的半 导体元件位于该窗孔中。
除了以上描述的陶瓷衬底之外，还可以使用玻璃钢衬底、树脂模制 衬底等作为半导体器件的绝缘衬底。可以通过印刷，也可以通过金属镀 敷，来形成布线图案。
工业实用性
如以上所详细描述的，在本发明的各个方面，安装之前的半导体器 件的多个半导体元件的连接结构，可以不同于在通过焊料接合将半导体 器件安装在半导体器件安装衬底上以形成半导体模块之后的连接结构。
更具体地说，在安装半导体器件之前，多个半导体元件相互电独立 地连接。因此，为了在生产过程中测试半导体器件或者为了在出现故障时分析故障，可用通过对各单独半导体元件加电来测试或分析各单独半 导体元件的电学和光学特性。
半导体模块可以具有这样的连接结构，在该连接结构中，多个半导 体元件被连接以形成并联电路。因此，可以通过在半导体器件安装衬底 上形成的一对焊料接合电极焊盘之间施加电压来驱动全部半导体元件。
如上所述，可以容易地测试半导体器件的各单独半导体元件的电学 和光学特性。此外，如果在半导体器件的一些半导体元件中或者在半导 体元件的连接状态下出现故障，可以容易地分析有故障的半导体元件的 故障，因而可以基于分析结果而容易地采取措施。
本领域技术人员应当清楚，可以在不偏离本发明的精神或范围的情 况下对本发明进行各种修改和变型。因此，本发明意在覆盖落入所附的 权利要求及其等同物的范围内的对本发明的各种修改和变型。以上描述 的相关技术通过引用整体并入于此。
权利要求
1、一种半导体器件，该半导体器件包括衬底；安装在所述衬底上的多个半导体元件，各个所述半导体元件包括被施加第一电势的电极和被施加第二电势的电极；形成在所述衬底上的第一布线图案，该第一布线图案电连接到所述多个半导体元件的所述被施加第一电势的电极；以及形成在所述衬底上的第二布线图案，该第二布线图案电连接到所述多个半导体元件的所述被施加第二电势的电极，其中，所述半导体器件被配置为按所述多个半导体元件并联连接的方式安装在半导体器件安装衬底上以构成半导体器件模块，所述第一布线图案包括布线电迹组，所述布线电迹组包括多个电独立布线电迹，所述电独立布线电迹连接到所述多个半导体元件的所述被施加第一电势的电极，并且所述布线电迹组包括接合区，该接合区用作要接合到所述半导体器件安装衬底的接合部，在所述半导体器件安装在所述半导体器件安装衬底上之后，所述电独立布线电迹在所述接合区中彼此电连接。
2、 如权利要求1所述的半导体器件，其中，所述半导体器件用焊料 材料安装在所述半导体器件安装衬底上。
3、 如权利要求2所述的半导体器件，其中，在所述接合区中，相邻 的所述电独立布线电迹之间的间隔小于在接合过程中展布所述焊料材料 的展布宽度。
4、 如权利要求2或3所述的半导体器件，其中，在所述接合区中， 相邻的所述电独立布线电迹之间的间隔是0.1 imn或更小。
5、 如权利要求1至4中的任一项所述的半导体器件，其中，至少两 个相邻的电独立布线电迹都具有突出部，所述至少两个相邻的电独立布 线电迹中的每一个电独立布线电迹的突出部被形成为向所述至少两个相 邻的电独立布线电迹中的另一个电独立布线电迹突出，所述突出部以交错方式布置。
6、 一种半导体器件模块，该半导体器件模块包括 半导体器件安装衬底，该半导体器件安装衬底包括其上形成的电路图案；以及安装在所述半导体器件安装衬底上的半导体器件，所述半导体器件 包括衬底；安装在所述衬底上的多个半导体元件，各个所述半导体元 件包括被施加第一电势的电极和被施加第二电势的电极；形成在所述衬 底上的第一布线图案，该第一布线图案电连接到所述多个半导体元件的 所述被施加第一电势的电极；以及形成在所述衬底上的第二布线图案， 该第二布线图案电连接到所述多个半导体元件的所述被施加第二电势的 电极，其中，所述第一布线图案包括布线电迹组，所述布线电迹组包括 多个独立布线电迹，所述独立布线电迹连接到所述多个半导体元件的所 述被施加第一电势的电极，并且其中，所述布线电迹组包括接合区，该 接合区接合到所述半导体器件安装衬底，所述第一布线图案的独立布线 电迹在所述接合区中彼此电连接，由此将所述多个半导体元件并联连接。
7、 一种制造半导体器件模块的方法，该半导体器件模块包括半导体 器件安装衬底和安装在该半导体器件安装衬底上的半导体器件，所述半 导体器件安装衬底包括其上形成的电路图案，所述半导体器件包括衬底、 多个半导体元件、第一布线图案以及第二布线图案，所述多个半导体元件安装在所述衬底上，每个所述半导体元件包括被施加第一电势的电极 和被施加第二电势的电极，所述第一布线图案形成在所述衬底上且电连 接到所述多个半导体元件的所述被施加第一电势的电极，所述第二布线 图案形成在所述衬底上且电连接到所述多个半导体元件的所述被施加第 二电势的电极，所述方法包括以下步骤准备所述半导体器件，其中所述第一布线图案包括第一布线电迹组， 所述第一布线电迹组包括多个电独立布线电迹，所述电独立布线电迹连 接到所述多个半导体元件的所述被施加第一电势的电极；在所述电路图案上的预定位置处涂布焊料材料；以及在所述半导体器件安装衬底上安装所述半导体器件，使得所述多个 电独立布线电迹在所述布线电迹组的一部分中通过所述焊料材料而彼此 电连接。
全文摘要
本发明提供半导体器件、半导体器件模块及半导体器件模块制造方法。该半导体器件可包括多个半导体元件。在半导体器件的生产过程中或者在把半导体器件安装在衬底上之后出现故障时，能够容易地测试每个半导体元件的特性，从而能够很好地管理质量，并能够可靠地分析故障。当半导体器件未安装在衬底上时，半导体器件具有这样的连接结构，在该连接结构中多个半导体元件彼此电独立，使得能够通过独立地对这些半导体元件加电而容易地测试和分析其特性。在其上安装了半导体器件的半导体器件模块中，该连接结构可以包括多个半导体元件的并联电路。因此，能够通过在置于半导体器件安装衬底上的一对焊料接合电极焊盘之间施加电压来驱动全部半导体元件。
文档编号H01L33/60GK101587885SQ200910141500
公开日2009年11月25日 申请日期2009年5月22日 优先权日2008年5月23日
发明者青木大 申请人:斯坦雷电气株式会社