半导体装置以及电子设备的制作方法

专利名称：半导体装置以及电子设备的制作方法
技术领域：
本发明涉及一种半导体装置以及电子设备。
背景技术：
近年，形成在村底上的具有特定的功能的电子电路(以下称为功 能电路)被利用于各种各样的电子部件、电子设备等的半导体装置。
作为功能电路，例如可以举出光电转换电路等。 一般已知各种具 有用于检测电磁波的光电转换电路的半导体装置(也称为光电转换装 置)，例如对从紫外线到红外线有感知功能的装置被总称为光传感器。
其中对波长为400nm至700nm的可见光区域有感知功能的装置特别 被称为可见光传感器，并且各种可见光传感器被使用于根据人类的生 活环境需要调节照度或控制开或关等的设备类。
具有上述功能电路的半导体装置存在如下问题由于从外部供给 一定以上的高电压而导致构成电路的元件发生电损坏。例如，有如下 问题由于静电等，几kV左右的高电压被供给到功能电路，功能电路 由于静电的放电(也称为ESD; Electro Static Discharge)而发生损 坏。在本说明书中，将使元件损坏的绝对值大的电压称为过电压。
对于上述举出的问题，提出一种半导体装置，其中通过设置过电 压保护电路，在从外部有过电压施加到功能电路的情况下，也可以抑 制功能电路的元件的损坏(例如专利文献1)。
例如，作为专利文献l所记载的现有的半导体装置，在过电压施 加时，通过^f吏二极管变成导通状态，可以提高内部电路对过电压的耐 受性。日本专利申请公开2006-60191号公报
但是，作为现有的具有设置有过电压保护电路的结构的半导体装置，在有过电压施加时，由于内部电路的输入部分附近的一部分的元 件被局部地损坏而导致工作不良等，所以对过电压的耐受性不够。另 外还存在由于设置过电压保护电路而导致半导体装置的面积增大等 的问题。

发明内容
鉴于上述问题，本发明的一个方式的目的之一是在不增大面积的 情况下提高对过电压的耐受性。
本发明的一个方式是一种半导体装置，包括具有第一端子的第 一端子部；具有第二端子的第二端子部；以及具有功能电路的功能电 路部，其中上部包括:设置有第一端子或第二端子的半导体区域；第 一电极；第二电极；电连接到第一电极并成为第一端子的第三电极； 以及电连接到第二电极并成为第二端子的第四电极，并且，半导体区 域包括电连接到第一电极以及功能电路，并且具有n型和p型中的 一方的导电型的第一杂质区域；在平面图(plane view)中设置在第 一杂质区域的内周部的电阻区域；以及在平面图中设置在电阻区域的 内周部，并电连接到第二电极以及功能电路，且具有n型和p型中的 另一方的导电型的第二杂质区域。
另外，在本发明的一个方式中，还可以采用以下结构分别设置 多个功能电路和第一电极的连接部、以及功能电路和第二电极的连接 部。其中，功能电路和第一电极的多个连接部的电阻值均一，并且功 能电路和第二电极的多个连接部的电阻值均一。
另外，在本发明的一个方式中，还可以采用以下结构分别设置 多个第一杂质区域和第一电极的连接部、以及第二杂质区域和第二电 极的连接部。其中，第一杂质区域和第一电极的多个连接部的电阻值 均一，并且第二杂质区域和第二电极的多个连接部的电阻值均一。
另外，在本发明的一个方式中，还可以采用以下结构电阻区域 的电阻值高于第一杂质区域和第二杂质区域的各电阻值。
本发明的一个方式是一种半导体装置，包括具有第一端子的第一端子部；具有第二端子的第二端子部；以及具有功能电路的功能电 路部，其中包括设置在第一端子部的第一半导体区域；设置在第二 端子部的第二半导体区域；设置在功能电路部的第三半导体区域；第 一电极；第二电极；第三电极；第四电极；第五电极；与第二电极、 第三电极以及第五电极接触的第六电极；与第一电极以及第四电极接 触的第七电极；设置在第一半导体区域上并与第六电极接触的成为第 一端子的第八电极；以及设置在第二半导体区域上并与第七电极接触 的成为第二端子的第九电极。其中，第一半导体区域包括与第一电 极接触的第一n型杂质区域；在平面图中设置在第一n型杂质区域的 内周部的第一电阻区域；以及，在平面图中设置在第一电阻区域的内 周部，并与第二电极接触的第一p型杂质区域。并且，第二半导体区 域包括与第三电极接触的第二p型杂质区域；在平面图中设置在第 二 p型杂质区域的内周部的第二电阻区域；以及在平面图中设置在第 二电阻区域的内周部，并与第四电极接触的第二n型杂质区域。并且， 第三半导体区域包括成为功能电路的一部分，并与第一电极以及第 五电极接触的第三n型杂质区域。
此外，本发明的一个方式还可以采用以下结构分别设置多个第 一 n型杂质区域和第一电极的连接部、第二n型杂质区域和第四电极 的连接部、第三n型杂质区域和第一电极以及第五电极的连接部。其 中，第一n型杂质区域和第一电极的多个连接部的电阻值均一，第二 n型杂质区域和第四电极的多个连接部的电阻值均一，第三n型杂质 区域和第一电极的多个连接部的电阻值均一，第三n型杂质区域和第 五电极的多个连接部的电阻值均一。
另外，本发明的一个方式还可以采用以下结构分别设置多个第 一p型杂质区域和第二电极的连接部、以及第二p型杂质区域和第三 电极的连接部。其中，第一p型杂质区域和第二电极的多个连接部的 电阻值均一，并且第二p型杂质区域和第三电极的多个连接部的电阻 值均一。
本发明的一个方式是一种半导体装置，在衬底上包括具有第一
9电势供给端子的第一电势供给部；具有第二电势供给端子的第二电势 供给部；以及具有光电转换电路的光电转换电路部，其中包括设置 在第一电势供给部的第一半导体层；设置在第二电势供给部的第二半 导体层；设置在光电转换电路部的第三半导体层；第一电极；第二电 极；第三电极；第四电极；第五电极；第六电极；与第一电极接触的 第七电极；与第七电极接触的光电转换层；与第三电极、第四电极以 及第六电极接触的第八电极；与第二电极、第五电极以及光电转换层 接触的第九电极；设置在第一半导体层上并与第八电极接触的成为第 一电势供给端子的第十电极；以及设置在第二半导体层上并与第九电 极接触的成为第二电势供给端子的第十一电极，并且，第一半导体层 包括与第二电极接触的第一n型杂质区域；在平面图中设置在第一 n型杂质区域的内周部的第一电阻区域；以及在平面图中设置在第一 电阻区域的内周部，并与第三电极接触的第一p型杂质区域，并且， 第二半导体层包括与第四电极接触的第二p型杂质区域；在平面图 中设置在第二p型杂质区域的内周部的第二电阻区域；以及在平面图 中设置在第二电阻区域的内周部并与第五电极接触的第二ii型杂质区 域，并且，第三半导体层包括设置在上部没有设置有第一电极的区 域并与第六电极接触的第三n型杂质区域。
另外，本发明的一个方式可以采用以下结构分别设置多个第一 n型杂质区域和第二电极的连接部、第二n型杂质区域和第五电极的 连接部、以及第三n型杂质区域和第六电极的连接部，并且，第一n 型杂质区域和第二电极的多个连接部的电阻值均一，第二n型杂质区 域和第五电极的多个连接部的电阻值均一，第三n型杂质区域和第六 电极的多个连接部的电阻值均一。
另外，本发明的一个方式还可以采用以下结构分别设置多个第 一p型杂质区域和第三电极的连接部、以及第二p型杂质区域和第四 电极的连接部，并且，第一p型杂质区域和第三电极的多个连接部的 电阻值均一，第二p型杂质区域和第四电极的多个连接部的电阻值均此外，本发明的一个方式还可以采用以下结构第一电阻区域的 电阻值高于第一n型杂质区域和第一p型杂质区域的各电阻值，并且， 第二电阻区域的电阻值高于第二n型杂质区域和第二p型杂质区域的 各电阻值。
本发明的一个方式是一种电子设备，其具有上述所记载的半导体 装置之一。
注意，在本说明书中，晶体管釆用至少具有栅极端子、源极端子 以及漏极端子的三个端子的结构。例如，当以场效应晶体管为例时， 将栅电极的部分(包括成为栅极的区域、导电层、以及布线等)以及 电连接到栅电极的部分的一部分称为栅极端子。另外，将源电极的部 分(包括成为源电极的区域、导电层、以及布线等)以及电连接到源 电极的部分的一部分称为源极端子。此外，将漏电极的部分(包括成 为漏电极的区域、导电层、以及布线等)以及电连接到漏电极的部分 的一部分称为漏极端子。
另夕卜，在本说明书中，由于晶体管的源极端子和漏极端子根据晶 体管的结构或工作条件等而改变，所以难以限定哪一个端子为源极端 子或漏极端子。因此，将从成为源极端子和漏极端子的端子中任意选 出的一方的端子表示为源极端子或漏极端子的一方，而将另一方的端 子表示为源极端子或漏极端子的另一方。
注意，在本说明书中，二极管具有阳极端子和阴极端子两个端子。 这里，将阳极端子表示为二极管的第一端子，而将阴极端子表示为二 极管的第二端子。
根据本发明的一个方式，可以在不增大面积的情况下提高对过电 压的耐受性。


图l是示出实施方式l中的半导体装置的结构的一个例子的平面 示意图2是示出实施方式l中的半导体装置的结构的一个例子的平面 示意图；图3是示出实施方式1中的半导体装置的结构的一个例子的平面
示意图4是示出图1所示的半导体装置的区域131的放大图； 图5是示出实施方式1中的半导体装置的半导体区域的结构的一 个例子的图6是示出图l至图3所示的半导体装置的截面结构的一个例子 的截面示意图7是示出图l至图3所示的半导体装置的截面结构的一个例子 的截面示意图8是示出图l至图3所示的半导体装置的等效电路的等效电路
图9是示出实施方式2中的半导体装置的制造方法的一个例子的 平面示意图10是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图11是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图12是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图13是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图14是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图15是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图16是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图17是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图；图18是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图19是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图20是示出实施方式2中的半导体装置的制造方法的一个例子 的平面示意图21是示出根据图9至图20所示的制造方法制造的半导体装置 的一个例子的截面结构的截面示意图22是示出根据图9至图20所示的制造方法制造的半导体装置 的一个例子的等效电路的等效电路图23是示出实施方式3中的电子设备的结构的一个例子的图24A和24B是示出实施方式3中的电子设备的结构的一个例
子的图25A和25B是示出实施方式3中的电子设备的结构的一个例 子的图26是示出实施方式3中的电子设备的结构的一个例子的图; 图27A和27B是示出实施方式3中的电子设备的结构的一个例
子的图28是示出实施例1中的半导体装置的第一过电压的试验结果
的图29是示出实施例1中的半导体装置的结构的示意图30是示出实施例1中的半导体装置的第二过电压的试验结果
的图31是示出实施例1中的半导体装置的过电压施加后的保护电
路部的泄漏电流的测量结果的图。
具体实施例方式
下面，关于本发明的实施方式的一个例子参照附图给予说明。但 是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明的方式和详细内容可以被变换为各 种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该 被解释为仅限定在以下所示的实施方式所记载的内容中。 实施方式1
在本实施方式中对本发明的一个方式的半导体装置的结构进行说明。
本实施方式的半导体装置，具备具有第一端子的第一端子部、具 有第二端子的第二端子部以及具有功能电路的功能电路部。
另夕卜，本实施方式的半导体装置具有半导体区域、第一电极、第 二电极、第三电极以及第四电极。
在本实施方式的半导体装置中，作为半导体区域，在其上部设置
有第一端子或第二端子之一。另外半导体区域包括具有n型以及p型
中的一方的导电型的第一杂质区域、在平面图中设置在第一杂质区域
的内周部的电阻区域、在平面图中设置在电阻区域的内周部的具有n
型以及p型中的另一方的导电型的第二杂质区域。
第一电极电连接到第一杂质区域或第二杂质区域中具有n型导
电型的杂质区域、以及功能电路。
第二电极电连接到第一杂质区域或第二杂质区域中具有p型导
电型的杂质区域、以及功能电路。
笫三电极是成为第一端子的电极并电连接到第一电极。 第四电极是成为第二端子的电极并电连接到第二电极。 另外，使用图l至图3对本实施方式中的半导体装置进行说明。
图l至图3是示出本实施方式的半导体装置的结构的一个例子的平面
示意图。
注意，图l至图3分别为示意地示出同一半导体装置的结构的图。 图1为了方便对第二电极以及形成在第二电极上的部分进行了省略， 另外图2为了方便对第三电极进行了省略。另外，图1至图3中所示 的半导体装置为了方便包括与实际的半导体装置的形状以及尺寸不 同的部分。图1至图3中所示的半导体装置包括第一端子部100、第二端子 部101以及功能电路部102。
第一端子部100是设置成为半导体装置的第一端子的电极的部 分(也称为第一焊盘部)，第二端子部101是设置成为半导体装置的 第二端子的电极的部分(也称为第二焊盘部)，通过第一端子部100 以及第二端子部101将电势供给到半导体装置。该电势被用作信号或 电源。
另外，图1至图3之任一所示的半导体装置包括包括第一 n 型杂质区域106、第一电阻区域107以及第一 p型杂质区域108的第 一半导体区域103;包括第二 p型杂质区域109、第二电阻区域110 以及第二 n型杂质区域111的第二半导体区域104;设置在功能电路 部102的功能电路105;覆盖第一半导体区域103、第二半导体区域 104以及功能电路105地设置的第一绝缘膜(为了方便在图1至图3 中不进行图示)；设置在第一绝缘膜上的第一电极117、第二电极118、 第三电极119以及第四电极120;覆盖第一电极117至第四电极120 地设置的第二绝缘膜(为了方便在图l至图3中不进行图示)；设置 在第二绝缘膜上的第五电极125以及第六电极126。
第一半导体区域103设置在第一端子部100中，第二半导体区域 104i殳置在第二端子部101中。
第一 n型杂质区域106是含有n型导电型的杂质元素的区域。 另外，第一p型杂质区域108是含有p型导电型的杂质元素的区域。
第二 p型杂质区域109是含有p型导电型的杂质元素的区域。 另外，第二n型杂质区域lll是含有n型导电型的杂质元素的区域。
第一电阻区域107以及第二电阻区域110是比第一n型杂质区域 106、第一p型杂质区域108、第二p型杂质区域109以及第二n型杂 质区域lll电阻值高的区域。注意，作为第一电阻区域107以及第二 电阻区域IIO,只要比第一 n型杂质区域106、第一 p型杂质区域108、 第二p型杂质区域109以及第二n型杂质区域111的电阻值高即可， 还可以添加n型杂质元素或p型杂质元素。另外，图4示出图1所示的半导体装置的区域131的放大图。如 图1以及图4所示，第一电阻区域107设置在平面图中第一n型杂质 区域106的内周部。另外，第一p型杂质区域108设置在平面图中第 一电阻区域107的内周部。
另外，第二电阻区域IIO设置在平面图中第二 p型杂质区域109 的内周部，而第二n型杂质区域lll设置在平面图中第二电阻区域110 的内周部。在平面图中p型杂质区域以及n型杂质区域之间设置有电 阻区域。
此夕卜，优选以在过电压施加时电势均一地供给到各区域的整体的 方式设计第一 n型杂质区域106、第一电阻区域107、第一p型杂质 区域108、第二p型杂质区域109、第二电阻区域110以及第二 n型 杂质区域lll的形状等。通过以电势均一地供给到区域的整体的方式 设计各区域的形状，可以抑制各区域中的局部的电场的集中。例如， 在图1至图4中，将各区域的形状设计为在平面图中为四边形。
另外，图l至图4所示的半导体装置示出在所有的端子部设置半 导体区域的例子。通过在所有的端子部设置半导体区域，可以进一步 提高对过电压的耐受性。此外，作为本实施方式的半导体装置，不局 限于上述结构，还可以采用仅在任一个端子部设置半导体区域的结 构。
另外，图1至图4所示的半导体装置采用在第一 n型杂质区域 106的内周部设置第一电阻区域107,并在第一电阻区域107的内周 部设置第一p型杂质区域108的结构。通过采用该结构，当从电势供 给端子供给电势时可以抑制在预定的部分中的局部的电场的集中。
另外，图l至图4所示的半导体装置采用在第二p型杂质区域的 内周部设置第二电阻区域110，并在第二电阻区域110的内周部设置 第二n型杂质区域lll的结构。通过采用该结构，当从电势供给端子 供给电势时可以抑制在预定的部分中的局部的电场的集中。
另外，在本实施方式的半导体装置中，当将第一 n型杂质区域 106与第一 p型杂质区域108之间的距离或第二 p型杂质区域109与第二 n型杂质区域111之间的距离设定为L，并将第一电阻区域107 或第二电阻区域110的周长设定为W时，优选将L设定得较短，而 将W设定为长于一定的长度。通过将L设定得较短，可以将第一n 型杂质区域106与第一p型杂质区域108之间、以及第二p型杂质区 域109与第二 n型杂质区域111之间的电阻值降低到所希望的能够进 行过电压保护工作的程度，并且通过将W设定为长于一定的长度， 可以提高对过电压的耐受性。此外，由于当将L设定为短于一定以上 的长度时泄漏电流增大，所以优选将其长度设定于不使泄漏电流增大 的范围内。例如，在图l至图4中各区域的形状在平面图中为四边形， 但是在本实施方式的半导体装置中，可以如图5所示那样设计为多边 形。另外，虽然没有进行图示，本实施方式的半导体装置还可以设计 为如圆形等的各种各样的形状。
功能电路105是具有特定的功能的电路，其包括第一输入端子以 及第二输入端子。作为功能电路105，使用例如晶体管而构成。另外， 作为功能电路105，除了第一输入端子以及第二输入端子之外还可以 设置其它的端子。
第一绝缘膜包括选择性地设置的第一开口部112、第二开口部 113、第三开口部114、第四开口部115以及第五开口部ll6。
第一电极117通过第一开口部112接触第一 n型杂质区域106， 并通过第五开口部116接触功能电路105。
另外，第二电极118通过第二开口部113接触第一 p型杂质区域
108。
另夕卜，第三电极119通过第三开口部114接触第二 p型杂质区域 109，并通过第五开口部116接触功能电路105。
另外，第四电极120通过第四开口部115接触第二n型杂质区域
111。
注意，在功能电路中，为了不发生局部性的过电压的施加，设置 多个第一电极117与功能电路105接触的部分(也称为第一电极in 与功能电路105的连接部)，并设置多个第三电极119与功能电路105接触的部分(也称为第三电极119与功能电路105的连接部)，并且， 优选将第一电极117与功能电路105的多个连接部以对功能电路的电 势供给均一的方式，即电阻值分别均一的方式来设计其形状等，并优 选将第三电极119与功能电路105的多个连接部以对功能电路的电势 供给均一的方式，即电阻值分别均一的方式来设计其形状等。在图1 至图4所示的半导体装置中，作为一个例子，将第一电极117与功能 电路105的连接部、以及第三电极119与功能电路105的连接部设计 为梳状，其中每个梳对功能电路105的电势供给都是均一的，即以连 接部的电阻值分别均一的方式设置有预定的间隔。
第二绝缘膜包括选择性地设置的第六开口部121、第七开口部 122、第八开口部123以及第九开口部124。
第五电极125通过第七开口部122接触第二电极118，并通过第 八开口部123接触第三电极119。
另外，第六电极126通过第六开口部121接触第一电极117，并 通过第九开口部124接触第四电极120。
接下来，使用图6对本实施方式的半导体装置的截面结构进行说 明。图6是示出图l至图3所示的半导体装置的截面结构的一个例子 的截面示意图。另外，在此作为一个例子对具有在衬底上设置有半导 体层的结构的半导体装置进行说明。
图6所示的半导体装置与图l至图3同样地由第一端子部100、 第二端子部101以及功能电路102构成，更具体地，其包括村底127; 设置在衬底127上的包括第一 n型杂质区域106、第一电阻区域107 以及第一p型杂质区域108的第一半导体层(相当于图1中所示的第 一半导体区域103);包括第二 p型杂质区域的109、第二电阻区域 110以及第二 n型杂质区域lll的第二半导体层(相当于图1中所示 的第二半导体区域104);功能电路10S;覆盖第一半导体层、第二 半导体层以及功能电路105地设置的第一绝缘膜128;选择性地设置 在第一绝缘膜128上的第一电极117、第二电极118、第三电极ll9 以及第四电极120;覆盖第一电极117至第四电极l加地设置的第二绝缘膜129;设置在第二绝缘膜129上的第五电极125以及第六电极 126。
作为村底127，可以使用例如玻璃衬底、石英村底等。另外，当 在衬底上设置基底绝缘膜的情况下，还可以使用硅村底、金属衬底、 或者不锈钢衬底等。此外，除了上述村底之外还可以使用柔性村底。 柔性衬底是指可以弯曲的(柔性的)村底，例如，可以举出由聚碳酸 酯、聚芳酯、聚醚砜等构成的塑料衬底等。另外，作为衬底127，可 以使用贴合薄膜(由聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等制 成)、由纤维状的材料制成的纸、基材薄膜(聚酯、聚酰胺、无机蒸镀 薄膜、纸类等)等。
另外，作为第一半导体层以及第二半导体层，可以使用例如非晶 半导体膜、单晶半导体膜、多晶半导体膜、或微晶(也称之为微晶体、 半非晶)半导体膜等形成，或者可以将这些半导体膜层叠来形成。另
外，作为半导体膜，例如可以通过溅射法、LPCVD法、或等离子体
CVD法等形成。另外，还可以使用已知的技术(固相生长法、激光结
晶法、使用催化剂金属的结晶方法等)使非晶半导体膜晶化，而形成具 有晶体结构的半导体膜(晶体半导体膜)，例如还可以使用多晶硅膜。
作为第一绝缘膜128，例如可以使用氮化绝缘膜、氧化绝缘膜、 或含有氮的氧化绝缘膜等。另外，第一绝缘膜128设置有第一开口部 (图1中的第一开口部112)、第二开口部(图1中的第二开口部113)、 第三开口部(图1中的第三开口部114)、第四开口部(图1中的第 四开口部115)以及第五开口部(图1中的第五开口部II6)。
作为第一电极117至第四电极120,例如可以使用选自金、银、 钿、镍、硅、鴒、铬、钼、牵失、钴、铜、把、碳、铝、锰、钬、以及
钽等中的一种元素或含有多种上述元素的合金构成的材料，或者可以 使用上述材料的单层或叠层来形成。作为包含多种上述元素的合金， 例如可以应用包含铝和钛的合金、包含铝、钛和碳的合金、包含铝和 镍的合金、包含铝和碳的合金、包含铝、镍和碳的合金、或者包含铝 和钼的合金等。另外，还可以使用铟锡氧化物(ITO)、包含氧化硅的
19氧化铟锡(ITSO)、或者氧化铟锌(IZO)等的透光材料。此外，第一电 极117至第四电极120还可以分别使用不同的材料形成。另外，第一 电极117至第四电极120例如可以使用蒸镀法、溅射法、CVD法、印 刷法或液滴喷射法来形成。
作为第二绝缘膜129，例如可以应用氮化绝缘膜、氧化绝缘膜、 或者含有氮的氧化绝缘膜等。另外，在图7所示的半导体装置中，在 第二绝缘膜129中设置有第六开口部(图2中的第六开口部121)、 第七开口部(图2中的第七开口部122)、第八开口部(图2中的第 八开口部123)以及第九开口部(图2中的第九开口部124)。
作为第五电极125以及第六电极126，例如可以使用选自金、银、 柏、镍、硅、鴒、铬、钼、4失、钴、铜、4巴、碳、铝、锰、钬、以及 钽等中的一种元素或含有多种上述元素的合金构成的材料，或者可以 使用上述材料的单层或叠层来形成。作为包舍多种上述元素的合金， 例如可以应用包含铝和钬的合金、包含铝、钛和碳的合金、包含铝和 镍的合金、包含铝和碳的合金、包含铝、镍和碳的合金、或者包含铝 和钼的合金等。另外，还可以使用铟锡氧化物(ITO)、包含氧化硅的 氧化铟锡(ITSO)、或者氧化铟锌(IZO)等的透光材料。此外，第五电 极125以及第六电极126还可以分别使用不同的材料形成。另外，笫 五电极125以及第六电极126例如可以使用蒸镀法、溅射法、CVD 法、印刷法或液滴喷射法来形成。
另外，不局限于图6所示的结构，本实施方式的半导体装置还可 以采用使用半导体衬底并在半导体衬底的一部分上设置杂质区域的 结构。使用图7对具有使用半导体衬底并在半导体衬底的一部分上设 置杂质区域的结构的半导体装置的结构进^f亍说明。图7是示出图l至 图3所示的半导体装置的截面结构的截面示意图。
图7所示的半导体装置与图1至图3同样地由第一端子部100、 笫二端子部101以及功能电路102构成，更具体地，其包括半导体 衬底130;设置在半导体衬底130的一部分上的包括第一 n型杂质区 域106、第一电阻区域107以及第一 p型杂质区域108的第一半导体区域(图1中所示的第一半导体区域103);包括第二p型杂质区域 的109、第二电阻区域110以及第二n型杂质区域lll的第二半导体 区域(图1中所示的第二半导体区域104);功能电路105;覆盖第 一半导体区域、第二半导体区域以及功能电路105地设置的第一绝缘 膜128;选择性地设置在第一绝缘膜128上的第一电极117、第二电 极118、笫三电极119以及第四电极120;覆盖第一电极117至第四 电极120地设置的第二绝缘膜129;设置在第二绝缘膜129上的第五 电极125以及第六电极126。
作为半导体衬底130，例如可以使用具有n型或p型导电型的单 晶硅衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、 SiC衬底、蓝宝石衬底、或ZnSe村底等)、以及使用贴合法或SIMOX
(Separation by Implanted Oxygen;注入氧隔离)法来制造的SOI
(Silicon on Insulator;绝缘体上硅片)衬底等。
另外，在图7所示的半导体装置中，在第一绝缘膜128中设置有 第一开口部(图1中的第一开口部112)、第二开口部(图1中的第 二开口部113)、第三开口部(图1中的第三开口部114)、第四开 口部(图1中的第四开口部115)以及第五开口部(图1中的第五开 口部116)。
在第二绝缘膜129中设置有第六开口部(图2中的第六开口部 121)、第七开口部(图2中的第七开口部122)、第八开口部(图2 中的第八开口部123)以及第九开口部(图2中的第九开口部124)。
虽然为了方便没有进行图示，但是第五电极电连接到成为第一端 子的电极，并且第六电极电连接到成为第二端子的电极。
接下来，使用图8对本实施方式中的半导体装置的等效电路进行 说明。图8是示出图l至图3所示的半导体装置的等效电路的等效电 路图。
如图8所示，图1至图3所示的半导体装置的等效电路由端子 200、端子201、第一二极管202、第二二极管203以及功能电路204 构成。第一二极管202的第一端子电连接到端子201，第二端子电连接 到端子200。
第二二极管203的第一端子电连接到端子201，第二端子电连接 到端子200。
功能电路204具有多个第一端子以及多个第二端子，多个第一端 子电连接到端子200，多个第二端子电连接到端子201。注意，虽然 在图8中各示出六个第一端子及第二端子，但并不局限于六个。在本 实施方式中的半导体装置中，通过设置多个功能电路的端子部并使各 端子部的电阻均一，在过电压施加时功能电路可以抑制电势供给部的 一部分被局部地损坏，并可以提高本实施方式中的半导体装置的对过 电压的耐受性。
如图8所示，可以认为图l至图3所示的半导体装置具有以下结 构在端子200以及功能电路204的第一端子的连4妄部与端子201以 及功能电路204的第二端子的连接部之间设置有两个二极管。
接下来，使用图8对图1至图3所示的半导体装置的工作进行说明。
首先，对在正常情况下的半导体装置的工作进行说明。 在正常的情况下，在端子200和端子201之间施加电压(也称为 第一电压)。
此时，第一二极管202以及第二二极管203成为非导通状态，第 一电压施加到功能电路204的多个第一端子和多个第二端子之间。
在功能电路204中，施加第一电压而进行预定的工作。以上是在 正常情况下的工作。
接下来，对过电压施加时的半导体装置的工作进行说明。
在端子200和端子201之间施加有成为过电压的电压(也称为第 二电压)的情况下，第一二极管202以及第二二极管203成为导通状 态，所以不对功能电路施加第二电压。因此，功能电路不损坏。以上 是过电压施加时的工作。
如上所述，本实施方式的半导体装置由于在过电压施加时，通过使由第一二极管以及第二二极管构成的保护元件成为导通状态，可以 防止过电压以原有的值施加到功能电路，所以可以提高对过电压的耐 受性。
另外，在本实施方式的半导体装置中，设置电极的多个层，并通 过该电极的多个层使端子部电连接到功能电路部，与通过电极的单层 使端子部电连接到功能电路部的情况相比，可以抑制功能电路的输入 部的一部分损坏，所以可以提高对过电压的耐受性。
另外，本实施方式的半导体装置通过在端子部设置过电压保护电 路，可以抑制半导体装置的电路面积的增大。
实施方式2
在本实施方式中，作为本发明的一个方式的半导体装置的例子， 对具有光电转换电路的半导体装置进行说明。
首先，使用图9至图20对本实施方式中的半导体装置的制造方 法进行说明。图9至图20是示出本实施方式中的半导体装置的制造 方法的一个例子的平面示意图。另外，在本实施方式中，对具有由第 一电势供给部、第二电势供给部、放大电路以及光电转换元件构成的 光电转换电路部的半导体装置的例子进行说明。
首先，如图9所示，在衬底300上形成第一半导体层301、第二 半导体层302以及第三半导体层303。
作为衬底300，例如可以应用与能够用于图6所示的村底127的 衬底相同的衬底。在本实施方式中，作为一个例子使用厚度为0.5mm 的玻璃衬底(AN100)。
作为第一半导体层301至第三半导体层303，例如可以应用能够 用于上述实施方式1中的第一半导体层及第二半导体层的半导体材 料。在本实施方式中，作为一个例子，通过使非晶半导体膜晶化形成 多晶半导体层，来形成第一半导体层301至第三半导体层303。以下 示出多晶半导体层的制造方法。在本实施方式中，作为一个例子，对 通过使用催化元素的晶化方法来形成多晶半导体层的情况进行说明。
首先，在不接触于大气的情况下形成厚度为66nm的含有氢的非晶硅膜，并且使用旋转器对形成的非晶半导体膜添加包含重量换算为
10ppm的镍的醋酸镍溶液。注意，也可以采用使用溅射法在整个面散 布镍元素的方法代替添加溶液的方法。然后，在进行热处理(500°C， l小时)之后，进行实现晶化的热处理(550'C， 4小时)来形成多晶 硅膜。
接着，使用氟酸和纯水的混合液等去除多晶硅膜表面上的氧化 膜。此后，在大气中或在氧气氛中照射激光(XeCl:波长为308nm) 以便提高晶化率且修复在晶粒中残留有的缺陷。
作为激光使用波长为400 nm以下的受激准分子激光或YAG激 光器的二次谐波或三次谐波。在此，使用重复频率为10Hz至1000Hz 左右的脉冲激光，使用光学系统将该激光聚光成100 mJ/cn^至500 mJ/cm2，并且以90%至95%的重叠率进行照射而扫描硅膜表面即可。 在本实施方式中，在大气中以30Hz的重复频率及470 mJ/cm2的能量 密度照射激光。注意，因为在大气中或在氧气氛中进行激光照射，所 以通过激光照射在表面上形成氧化膜。
注意，虽然在本实施方式中示出作为脉沖激光器使用受激准分子 激光器的例子，但也可以使用连续振荡激光器(也称为CW激光器) 或10MHz以上的脉沖激光器。通过将CW激光或振荡频率(重复频率) 为lOMHz以上的脉冲激光处理为线状射束点，以使其边相对于半导 体膜进行扫描边进行照射，可以制成比通过照射受激准分子激光而制 成的结晶粒径更大的结晶。
在使用连续振荡激光器的情况下，使用非线形光学元件将从输出 为IOW的连续振荡YV04激光器发射的激光转换成高次谐波。或者， 也有在共振器中放入YV04晶体和非线形光学元件而发射高次谐波的 方法。而且，优选使用光学系统形成照射面为矩形形状或椭圆形状的 激光，而对处理的对象照射。此时的能量密度需要大约为0.01 MW/cm2至100 MW/cm2 (优选为0.1 MW/cm2至10 MW/cm2)。于 是，以大约为10cm/s至2000cm/s的速度相对于激光移动半导体膜而 进行照射即可。
24接着，除了上述通过照射激光而形成的氧化膜之外，使用臭氧水
对表面进行大约120秒的处理而形成由总计lnm至5nm的氧化膜构 成的阻挡层。形成该阻挡层以从膜中去除为了实现晶化而添加的催化 元素，例如镍(Ni)。虽然在此使用臭氧水形成阻挡层，但是也可以 使用在氧气氛中照射紫外线而使具有晶体结构的半导体膜的表面氧 化的方法；使用氧等离子体处理使具有晶体结构的半导体膜的表面氧 化的方法；等离子体CVD法；溅射法；蒸镀法等堆叠大约lnm至10nm 的氧化膜而形成阻挡层。另外，也可以在形成阻挡层之前去除通过照 射激光来形成的氧化膜。
然后J吏用溅射法在阻挡层上形成10nm至400nm(在此100nm ) 的成为吸杂位置的包含氩元素的非晶硅膜。在此以膜厚为100nm形成 膜。在此，包含氩元素的非晶硅膜使用硅靶在包含氩的气氛中形成。 当使用等离子体CVD法形成包含氩元素的非晶硅膜时，成膜条件为 如下将甲硅烷和氩的流量比(SiH4:Ar)设定为1:99，将成膜压力 设定为6.665Pa,将RF功率密度设定为0.087 W/cm2，并且将成膜温 度设定为350'C。
此后，放入加热到650。C的炉中且进行热处理而去除催化元素 (吸杂)。由此，降低具有晶体结构的半导体膜中的催化元素浓度。 也可以使用灯退火装置代替炉。
接着，在以阻挡层为蚀刻停止层来选择性地去除作为吸杂位置的
包含氩元素的非晶硅膜之后，使用氟酸和纯水的混合液选择性地去除 阻挡层。注意，当进行吸杂时，因为镍具有易移动到高氧浓度区域的 趋势，所以优选在进行吸杂之后去除由氧化膜构成的阻挡层。
注意，当不使用催化元素使半导体膜晶化时，就不需要上述工序 诸如形成阻挡层、形成吸杂位置、用于进行吸杂的热处理、去除吸杂 位置以及去除阻挡层等。
另外，作为图9所示的第一半导体层301至第三半导体层303 的制造方法，还可以^使用其他的制造方法来形成，而不局限于上述制 造方法。根据上述制造方法可以形成多晶半导体层。另外，第一半导体层
301成为第一电势供给部的一部分，第二半导体层302成为第二电势 供给部的一部分，第三半导体层303成为功能电路的一部分。
接下来，虽然为了方便在图9中没有进行图示，但是在第一半导 体层301至第三半导体层303上形成第一绝缘膜。
作为第一绝缘膜，例如可以应用氮化绝缘膜、氧化绝缘膜、含有 氮的氧化绝缘膜等。在本实施方式中，作为一个例子通过形成30nm 厚的氧氣化硅膜来形成第一绝缘膜。
接下来，虽然为了方便在图9中没有进行图示，但是作为第一杂 质元素的添加工序，隔着第一绝缘膜对第一半导体层301至第三半导 体层303添加p型杂质元素。在本实施方式中，作为一个例子在掺杂 浓度为2.0xl0"cm-3至4.0xl0"cm-3的范围内添加硼。
接下来，如图10所示，隔着第一绝缘膜在第三半导体层303的 一部分上形成成为第一电极的电极304。
作为电极304，例如可以使用由含有钽、鴒、钬、钼、铝、铜、 铬或铌等金属元素的材料(也称为金属材料)构成的膜(也称为金属 膜)来形成，或者层叠上述金属膜来形成。此外，还可以使用以上述
金属材料为主要成分的合金膜或含有上述金属元素的化合物来形成。 另外，作为电极304，还可以使用掺杂有赋予导电型的杂质元素(如 磷等)的半导体膜来形成。电极304还可以通过将上述列举的膜加工 (图案形成等)为预定的形状来形成。在本实施方式中，作为一个例 子以30nm的厚度形成氮化钽膜，并且在氮化钽膜上形成170nm厚的 钨膜来形成电极304。
接下来，如图ll所示，作为第二杂质元素的添加工序，通过对 第一半导体层301至第三半导体层303选择性地添加赋予n型导电型 的杂质元素(也称为n型杂质元素)，可以形成第一 n型杂质区域305、 第二n型杂质区域306以及第三n型杂质区域307。此时，作为n型 杂质元素，例如可以使用磚或砷等。此外，还可以对第一n型杂质区 域305、第二 n型杂质区域306以及第三n型杂质区域307之外添加在加速电压为 15kV、掺杂浓度为1.0xl0"cm-s的条件下添加磷来形成第一n型杂质 区域305至第三n型杂质区域307。
接下来，如图12所示，作为第三杂质元素的添加工序，通过对 第一半导体层301至第三半导体层303选择性地添加赋予p型导电型 的杂质元素(也称为p型杂质元素)，形成第一p型杂质区域308以 及第二p型杂质区域309。此时，作为p型杂质元素，例如可以使用 硼、铝或镓等。另外，至于在第三杂质元素的添加工序中的杂质元素 的添加浓度，优选高于上述第一杂质元素的添加工序中的杂质元素的 掺杂浓度。在本实施方式中，作为一个例子通过在加速电压为20kV、 掺杂浓度为3.0xl02Vm-3的条件下添加硼来形成第一 p型杂质区域 308以及第二 p型杂质区域309。
另外，在平面图中，第一p型杂质区域308设置在第一n型杂 质区域305的内周部，而第二n型杂质区域306设置在第二p型杂质 区域309的内周部。
另外，在第一 n型杂质区域305与第一 p型杂质区域308之间 设置有比第一 n型杂质区域305和第一 p型杂质区域308电阻值高的 区域。该区域在本实施方式中称为第一电阻区域，而在图12中表示 为第一电阻区域310。第一电阻区域310设置在第一 p型杂质区域308 的外周部，并设置在第一n型杂质区域305的内周部。此外，在第二 p型杂质区域309与第二 n型杂质区域306之间设置有比第二 p型杂 质区域309和第二n型杂质区域306电阻值高的区域。该区域在本实 施方式中称为第二电阻区域，而在图12中表示为第二电阻区域311。 第二电阻区域311设置在第二 n型杂质区域306的外周部，并设置在 第二p型杂质区域309的内周部。
作为第一电阻区域310和第二电阻区域311，优选其薄层电阻值 为lOkll以上。通过薄层电阻值为lOkil以上，在过电压施加时可以 进行更准确的保护工作。另外，当薄层电阻值为10kft以上时，可以 对第一电阻区域310和第二电阻区域311的一部分或整体添加n型杂质元素或p型杂质元素。
另外，当将第一n型杂质区域305和第一p型杂质区域308之 间的距离或第二 p型杂质区域309和第二 n型杂质区域306之间的距 离设定为L，并将第一电阻区域310或第二电阻区域311的周长设定 为W时，优选将L设定得较短，而将W设定为一定的长度以上。通 过将L设定得较短，可以将第一n型杂质区域305与第一p型杂质区 域308之间、以及第二p型杂质区域309与第二n型杂质区域306之 间的电阻值降低到所希望的能够进行过电压保护工作的程度，并且通 过将W设定为一定的长度以上，可以扩大进行过电压保护工作的部 分的面积。此外，当将L设定为短于一定的长度时产生泄漏电流。所 以，优选将L其长度设定为不产生泄漏电流的长度，具体地优选设定 为2nm SL54jim的范围内。在本实施方式中，作为一个例子设定为 L/W-4拜/2160nm。
此外，优选以在过电压供给时电势均一地供给到区域整体的方式 设计第一 n型杂质区域305、第一电阻区域310、第一p型杂质区域 308、第二p型杂质区域309、第二电阻区域311以及第二n型杂质区 域306的形状等。通过以电势均一地供给到区域整体的方式设计各区 域的形成，可以抑制各区域中的电场的集中。
通过采用在第一 n型杂质区域305的内周部"^置第一电阻区域 310，在第一电阻区域310的内周部设置第一 p型杂质区域308的结 构，当从电势供给端子供给电势时可以抑制在预定的部分中的电场的 集中。
另外，通过采用在第二p型杂质区域309的内周部设置第二电阻 区域311，在第二电阻区域311的内周部设置第二 n型杂质区域306 的结构，当从电势供给端子供给电势时可以抑制在预定的部分中的电 场的集中。
接下来，虽然为了方便没有进行图示，但是在电极304和第一绝 缘膜上形成第二绝缘膜。作为第二绝缘膜，例如可以应用能够用于上 述实施方式1所示的第一绝缘膜128的材料。在本实施方式中，作为一个例子通过形成厚度为165nm的氮氧化硅膜，并在氮氧化硅膜上形 成厚度为600nm的氧氮化硅膜来形成第二绝缘膜。
接下来，如图13所示，在第二绝缘膜中，在第一半导体层301 中的第一 n型杂质区域305上选择性地形成多个第一开口部312，并 在第一 p型杂质区域308上选择性地形成多个第二开口部313。
另外，在第二绝缘膜中，在第二p型杂质区域309上选择性地形 成多个第三开口部314，并在第二半导体层302中的第二ii型杂质区 域306上选择性地形成多个第四开口部315。
另外，在第二绝缘膜中，在第三半导体层303中的第三ii型杂质 区域307上选择性地形成多个第五开口部316。
另外，在第二绝缘膜中，在电极304上选择性地形成第六开口部
317。
此时，优选以通过电势供给端子供给的电势均一地供给于半导体 层的方式等间距地形成多个笫一开口部312至多个第四开口部315的 每一个。
另外，优选以通过电势供给端子供给的电势均一地供给于第三半 导体层303的方式等间距地形成多个第五开口部316的每一个。
接下来，如图14所示，以通过第一开口部312接触第一n型杂 质区域305并且通过第五开口部316接触第三半导体层303的方式形 成成为第二电极的电极318，以通过第二开口部313接触第一 p型杂 质区域308的方式形成成为第三电极的电极319。另外，以通过第三 开口部314接触第二p型杂质区域309的方式形成成为第五电极的电 极320，以通过第四开口部315接触第二 n型杂质区域306的方式形 成成为第四电极的电极321。并且以通过第五开口部316接触第三半 导体层303中的第三n型杂质区域307的方式形成成为第六电极的电 极322。另外，以通过第六开口部317接触电极304的方式形成成为 第七电极的电极323。
作为电极318至电极323，例如可以应用能够用于上述实施方式 1中的第一电极117至第四电极120的材料。在本实施方式中，作为一个例子通过形成厚度为400nm的钬膜来形成电极318至电极323。
另外，为了使供给到第三半导体层303的电势的值不成为使元件 损坏的高值，设置多个第二电极318与第三半导体层303中的第三n 型杂质区域307接触的部分(也称为第二电极318与第三n型杂质区 域307的连接部)、以及第六电极322与第三半导体层303中的第三 n型杂质区域307接触的部分(也称为第六电极322与第三n型杂质 区域307的连接部)，并且作为第二电极318与第三n型杂质区域307 的多个连接部，优选以电阻值均一的方式来设计其形状等，并且第六 电极322与第三n型杂质区域307的多个连接部优选以电阻值均一的 方式来设计其形状等。在本实施方式中，作为一个例子采用如下结构 将第二电极318与第三n型杂质区域307的连接部、以及第六电极322 与第三n型杂质区域307的连接部设计为梳状，其中每个梳以对第三 n型杂质区域307的电势供给都是均一的方式，即以电阻值均一的方 式设置有预定的间隔。
接下来，如图15所示地形成光电转换元件。光电转换元件通过 在电极323的一部分上形成光电转换层324来形成。光电转换层324 通过层叠p型导电型的p型半导体层、比p型半导体层和n型半导体 层电阻值都高的半导体层(也称为高电阻半导体层)、以及n型导电 型的n型半导体层来形成。
作为p型半导体层，例如可以使用包含属于元素周期表13族的 杂质元素如硼的非晶半导体膜、单晶半导体膜、微晶半导体膜、或通 过催化剂或激光晶化处理而形成的多晶半导体膜等。
另外，作为高电阻半导体层，例如可以使用非晶半导体膜、单晶 半导体膜、微晶半导体膜、或通过催化剂或激光晶化处理而形成的多 晶半导体膜等。
另外，作为n型半导体层，可以使用包含属于元素周期表15族 的杂质元素如砩的非晶半导体膜、单晶半导体膜、微晶半导体膜、或 通过催化剂或激光晶化处理而形成的多晶半导体膜等。
例如通过将使用微晶硅、单晶硅形成的光电转换层用于本实施方式的半导体装置，可以减少村底面内的特性的不均匀性。在本实施方
式中，作为一个例子通过使用等离子体CVD法形成厚度为100nm的 含有硼的微晶硅膜，并在含有硼的微晶硅膜上形成厚度为400nm的微 晶硅膜，然后在微晶硅膜上形成厚度为100nm的含有磷的微晶硅膜， 来形成光电转换层324。
接下来，虽然为了方便在图15中没有进行图示，但是在电极318 至电极323、光电转换层324以及第二绝缘膜上形成第三绝缘膜。
作为第三绝缘膜，例如可以应用能够用于上述实施方式1所示的 第二绝缘膜129的材料。在本实施方式中，作为一个例子通过形成厚 度为100nm的氮氧化珪膜，并且在氮氧化珪膜上形成厚度为800nm 的使用有正硅酸乙酯(简称TEOS化学式81(0<:2115)4)的氧化硅膜， 来形成第三绝缘膜。
接下来，如图16所示，在第三绝缘膜中，在电极318上选择性 地形成多个第七开口部325,在电极319上选择性地形成多个第八开 口部326。
另外，在第三绝缘膜中，在电极320上选择性地形成多个第九开 口部327，在电极321上选择性地形成多个第十开口部328。
另外，在第三绝缘膜中，在电极322上选择性地形成多个第十一 开口部329。
另外，在第三绝缘膜中，在光电转换层324上选择性地形成多个 第十二开口部330。
此时，优选以通过电势供给端子供给的电势均一地供给的方式等 间距地形成多个第七开口部325至多个第十二开口部330的每一个。
接下来，如图17所示，以通过笫八开口部326接触电极319并 通过第十一开口部329接触电极322，且通过第九开口部327接触电 极320的方式形成成为第八电极的电极331,以通过第七开口部325 接触电极318，并通过第十开口部328接触电极321,且通过第十二 开口部330接触光电转换层324中的n型半导体层的方式形成成为第 九电极的电极332。作为电极331至电极332，例如可以使用能够用于上述实施方式 1中的第五电极125及第六电极126的材料。在本实施方式中，作为 一个例子通过形成厚度为200nm的钛膜来形成电极331至电极332。
接下来，为了方便虽然在图17中没有进行图示，但是在村底300 上、电极3M上以及电极332上形成第四绝缘膜。通过形成第四绝缘 膜，可以防止水分或有机物等的杂质混入到光电转换层324等中。
接下来，如图18所示，在第四绝缘膜中，形成第十三开口部333 以及第十四开口部334。此时，第十三开口部333形成在位于电极331 上的第一半导体层301上的部分，并且第十四开口部334形成在位于 电极332上的第二半导体层302上的部分。
接下来，为了方便虽然在图18中没有进行图示，在衬底300上、 电极331上、电极332上以及第四绝缘膜上形成第五绝缘膜。
接下来，如图19所示，在第五绝缘膜中，形成第十五开口部335 以及第十六开口部336。此时，第十五开口部335通过第十三开口部 333形成在位于电极331上的第一半导体层301上的部分，并且第十 六开口部336通过第十四开口部334形成在位于电极332上的第二半 导体层302上的部分。
接下来，如图20所示，以通过第十五开口部335接触电极331 的方式形成电极337，并以通过第十六开口部336接触电极332的方 式形成电极338。
作为电极337和电极338，例如可以使用由含有钽、钨、钛、钼、 铝、金、铜、铬或铌等金属元素的材料(也称为金属材料)构成的膜 (也称为金属膜)来形成，或者层叠上述金属膜来形成。此外，还可 以使用以上述金属材料为主要成分的合金膜或利用含有上述金属元 素的化合物而形成的膜来形成。另外，作为电极337和电极338，还 可以使用掺杂有赋予导电性的杂质元素(如磷等)的半导体膜来形成。 电极337和电极338还可以通过将上述列举的膜加工(图案形成等) 为预定的形状来形成。
根据上述方法形成本实施方式的半导体装置。另外，使用图21对本实施方式的半导体装置的截面结构进行说 明。图21是示出根据图9至图20所示的制造方法制造的半导体装置 的一个例子的截面结构的截面示意图。另外，在图21的一部分中， 为了方便使用与实际不同的尺寸表示。在本实施方式中，作为一个例 子对在村底上设置有半导体层的结构进行说明。
图21所示的半导体装置由第 一 电势供给部339、放大电路部340 、 光电转换元件部341以及第二电势供给部342构成。另外，将放大电 路部340和光电转换元件部341综合称为光电转换电路部。
更具体地说，图21所示的半导体装置包括衬底300;设置在 衬底300上的第一半导体层(图9中的第一半导体层301);第二半 导体层(图9中的第二半导体层302);第三半导体层(图9中的第 三半导体层303);覆盖第一半导体层、第二半导体层以及第三半导 体层地设置的第一绝缘膜343;选择性地设置在第三半导体层上的第 一绝缘膜343上的电极304;设置在电极304以及第一绝缘膜343上 的第二绝缘膜344;电极318、电极319、电极320、电极321、电极 322以及电极323;与电极323的一部分接触地设置的光电转换层324; "没置在电极318、电极319、电极320、电极321、电极322、电极323、 光电转换层324以及第二绝缘膜344上的第三绝缘膜345;选择性地 i殳置在第三绝缘膜345上的电极331和电极332;覆盖电极331和电 极332地设置的第四绝缘膜346;设置在第四绝缘膜346上的第五绝
缘膜347;电极337和电极338。
在第一半导体层中，选择性地设置有第一n型杂质区域305、第 一电阻区域310以及第一 p型杂质区域308。
在第二半导体层中，选择性地设置有第二p型杂质区域309、第 二电阻区域311以及第二n型杂质区域306。
在第三半导体层中，选择性地设置有第三n型杂质区域307。
在第三半导体层上的第一绝缘膜343的一部分上选择性地设置 电极304。注意，上述第三n型杂质区域307设置在其上部没有形成 有电极304的第三半导体层的部分。另外，电极304虽然具有在氮化钽膜上设置鴒膜的两层结构，但是鵠膜设置在氮化钽膜的一部分上。
在第三半导体层303的上部设置有电极304的部分形成沟道区域。
另外，也可以在第三n型杂质区域307与沟道区域之间设置比第
三n型杂质区域307的n型杂质元素浓度低的区域(也称为低浓度杂
质区域)。作为低浓度杂质区域，例如从电极304上添加n型杂质元
素，并夹着上部没有设置有鸽膜的部分的氮化钽膜的一部分设置在第
三半导体层303中。
电极318通过设置在第 一绝缘膜343和第二绝缘膜344中的第一
开口部(图13中的第一开口部312)接触第一n型杂质区域305地设置。
电极319通过设置在第 一绝缘膜343和第二绝缘膜344中的第二 开口部(图13中的第二开口部313)接触第一p型杂质区域308地设 置。
电极320通过设置在第 一绝缘膜343和第二绝缘膜344中的第三 开口部(图13中的第三开口部314)接触第二p型杂质区域309地设置。
电极321通过设置在第 一绝缘膜343和第二绝缘膜344中的第四 开口部(图13中的第四开口部315)接触第二 n型杂质区域306地该: 置。
电极322通过设置在第 一绝缘膜343和第二绝缘膜344中的第五 开口部(图13中的第五开口部316)接触第三n型杂质区域307地设 置。
电极323通过设置在第 一绝缘膜343和第二绝缘膜344中的第六 开口部(图13中的第六开口部317)接触电极304地设置。
电极331通过设置在第二绝缘膜344和第三绝缘膜345中的第八 开口部(图16中的第八开口部326)接触电极319，并通过设置在第 二绝缘膜344和第三绝缘膜345中的第九开口部(图16中的第九开 口部327)接触电极320，且通过设置在第二绝缘膜344和第三绝缘 膜345中的第十一开口部(图16中的第H"—开口部329)接触电极322地设置。
电极332通过设置在第二绝缘膜344和第三绝缘膜345中的第七 开口部(图16中的第七开口部325)接触电极318，并通过设置在第 二绝缘膜344和第三绝缘膜345中的第十开口部(图16中的第十开 口部328)接触电极321,且通过设置在第二绝缘膜344和第三绝缘 膜345中的第十二开口部(图16中的第十二开口部330)接触光电转 换层324地设置。
电极337通过设置在第四绝缘膜346和第五绝缘膜347中的第十 三开口部(图18中的第十三开口部333)以及第十五开口部(图19 中的第十五开口部335)接触电极331的第一半导体层301上的部分 地i殳置。
作为电极338，以通过设置在第四绝缘膜346和第五绝缘膜347 中的第十四开口部(图18中的第十四开口部334)以及第十六开口部 (图19中的第十六开口部336)接触电极332的第二半导体层302上 的部分的方式设置。
另外，在本实施方式中，第一电势供给部339和第二电势供给部 342的配置位置不特别限定于图21所示的位置，例如在平面图中，通 过在衬底300的对角的一方设置笫一电势供给部339，而在对角的另 一方设置第二电势供给部342，可以在平面图中进一步拉长第一电势 供给部339与第二电势供给部342之间的距离，所以可以抑制彼此的 电势供给部的影响。
接下来使用图22对本实施方式中的半导体装置的等效电路进行 说明。图22是示出根据图9至图20所示的制造方法而制造的半导体 装置的一个例子的等效电路的等效电路图。
如图22所示，根据本实施方式的制造方法制造的半导体装置的 等效电路包括供给有相对地高电势一侧的电势(也称为Vdd)以及 相对地低电势一侧的电势(也称为Vss)的一方的笫一电势供给端子 400;供给有相对地高电势一侧的电势以及相对地低电势一侧的电势 的另一方的第二电势供给端子401;第一二极管402;第二二极管403;光电转换电路404。
另外，光电转换电路404包括光电转换元件405以及放大电路
406。
另外，放大电路406包括具备参照用晶体管407和输出用晶体管 组408的电流镜电路。
作为第一二极管402，其第一端子电连接到第二电势供给端子 401，且其第二端子电连接到第一电势供给端子400。
作为第二二极管403，其第一端子电连接到第二电势供给端子 401，且其第二端子电连接到第一电势供给端子400。
作为光电转换电路404,包括多个第一端子和多个第二端子，其 中多个第一端子电连接到第一电势供给端子400，且多个第二端子电 连接到第二电势供给端子401。注意，虽然在图22中各示出五个第一 端子及第二端子，但并不局限于五个。
更具体地说，在光电转换电路404中，光电转换元件405包括第 一端子和第二端子,其中第一端子连接到放大电路406，而第二端子 电连接到放大电路406和第一电势供给端子400。
更具体地说，在放大电路406中，参照用晶体管407包括栅极端 子、源极端子和漏极端子，其中栅极端子电连接到源极端子或漏极端 子的一方，源极端子或漏极端子的一方电连接到光电转换元件405的 第一端子，并且源极端子或漏极端子的另一方电连接到第二电势供给 端子401。
作为输出用晶体管组408,采用多个晶体管并联的结构，其中各 晶体管中的栅极端子与栅极端子、源极端子与源极端子、漏极端子与 漏极端子电连接。注意，对多个晶体管的个数没有限定，在本实施方 式中将其设定为N个(N是自然数)。通过增加晶体管的个数，根据 晶体管的个数光电转换元件405的输出电流(光电流)放大。例如， 将光电转换元件405的输出电流在放大电路406中放大100倍的情况 下，可以相对于一个参照用晶体管407,并联100个晶体管地构成输 出用晶体管组408。另外，作为输出用晶体管组408中的各个晶体管，其栅极端子电 连接到参照用晶体管407的栅极端子，而源极端子和漏极端子中的一 方通过光电转换元件405的第二端子和光电转换电路404的多个第一 端子电连接到第一电势供给端子400，且源极端子和漏极端子中的另 一方通过光电转换电路404的多个第二端子电连接到第二电势供给端 子401。
在光电转换元件405中，相应于入射的光的照度的光电流被输 出。另外，作为光电转换元件405，例如可以应用光电二极管或光电 晶体管等。
在放大电路406中，从光电转换元件405输出的光电流的值被放 大。另外，在本实施方式中，虽然对放大电路406由电流镜电路构成 的例子进行了说明，但是不局限于此，只要是能够进行同样的工作还 可以采用其他的结构。
另外，在图22中，虽然使用一个晶体管示出参照用晶体管407， 但是参照用晶体管407还可以采用由多个晶体管构成的结构。例如， 通过改变晶体管的个数，可以使在放大电路406中的放大率成为2倍 左右。
如图22所示，可以认为本实施方式中的半导体装置在第一电势 供给端子400和光电转换电路404的第一端子的连接部与第二电势供 给端子401和光电转换电路404的第二端子的连接部之间设置有两个 二极管。
接下来，使用图22对本实施方式中的半导体装置的工作进行说明。
首先，对其在正常情况下的工作进行说明。
在正常的情况下，在第 一 电势供给端子400和第二电势供给端子 401之间施加某种电压(也称为第一电压)。
此时，第一二极管402以及第二二极管403成为非导通状态，第 一电压施加到光电转换电路404的多个第一端子和多个第二端子之 间。光电转换电路404将放大并输出光电转换元件405中产生的电 流。以下示出光电转换电路404的工作。
当施加第一电压时，光电转换元件405施加有反向偏置电压，而 在光电转换元件405中产生对应于入射光的强度的光电流。此时，由 于放大电路406中的参照用晶体管407及输出用晶体管組408中的各 晶体管的栅极端子的电势分别成为相等的值，所以在输出用晶体管组 408中的各个晶体管中流过的电流与在参照用晶体管407中流过的电 ^危大致成正比。
在光电转换元件405中产生的光电流通过放大电路406被放大并 输出。以上是在正常情况下的工作。
接下来，对过电压施加时的工作进行说明。
第 一 电势供给端子400与第二电势供给端子401之间施加为过电 压的电压(也称为第二电压)。
此时，第一二极管402以及第二二极管403成为导通状态，光电 转换电路404的多个第一端子与多个第二端子之间不施加第二电压， 而施加低于第二电压值的电压，所以元件不损坏。
如上所述，作为本实施方式的半导体装置，由于在过电压施加时， 通过使由第一二极管以及第二二极管构成的过电压保护元件成为导 通状态，可以防止过电压以原有的值施加到光电转换电路，所以可以 提高对过电压的耐受性。
另外，本实施方式的半导体装置由于在电势供给部设置过电压保 护电路，所以可以抑制半导体装置的电路面积的增大。
另外，本实施方式的半导体装置设置有多个对光电转换电路的电 势供给部，通过使各个电势供给部中的电阻均一，可以抑制由于过电 压施加时的对光电转换电路的电势供给，而光电转换电路的输入部的 一部分损坏，例如，放大电路的晶体管等的元件损坏，所以可以提高 对过电压的耐受性。
另外，在本实施方式的半导体装置中设置电极的多个层，并通过 该电极的多个层使电势供给部电连接到光电转换电路部，与通过电极的单层使电势供给部电连接到光电转换电路部的情况相比，可以抑制 光电转换电路的输入部的一部分，例如放大电路的晶体管等的元件损 坏，所以可以提高对过电压的耐受性。
另外，本实施方式可以与其他的实施方式适当地组合。
实施方式3
在本实施方式中，对具备本发明的一个方式的半导体装置的电子 ^殳备的例子进行说明。
作为可以应用本发明的一个方式的半导体装置的电子设备，可以 举出例如电脑、显示器、手机、电视等。图23至图27B表示这些电 子设备的具体例子。图23至图27B是示出本实施方式中的电子设备 的结构的一个例子的图。
图23表示手机，该手机包括主体A500、主体B501、框体502、 操作键503、声音输入部504、声音输出部505、电路村底506、显示 面板A507、显示面板B 508、铰链509、透光材料部510、以及光电 转换装置511。本发明的一个方式的半导体装置可以用于光电转换装 置511。
在光电转换装置511中，感测透过透光材料部510的光，并且根 据所感测的外部光的照度控制显示面板A507及显示面板B508的亮 度。并且，根据光电转换装置511所获得的照度控制操作键503的照 明。由此可以抑制手才几的消耗的电流。
图24A及24B表示手机的另一例子。在图24A及24B中的手机 具有主体600、框体601、显示面板602 、操作键603、声音输出部 604、声音输入部605、光电转换装置606以及光电转换装置608。本 发明的一个方式的半导体装置可以用于光电转换装置606以及光电转 换装置608。
图24A所示的手机通过使用设置在主体600中的光电转换装置 606感测外部的光，可以控制显示面板602及操作键603的亮度。
另外，在图24B所示的手机中，除了图24A的结构以外，在主 体600的内部还设置有半导体装置的一个方式的光电转换装置608。通过使用光电转换装置608,也可以感测设置在显示面板602中的背 光灯的亮度。
图25A表示电脑，该电脑包括主体700、框体701、显示部702、 键盘703、外部连接端口 704、定位装置705等。
另外，图25B表示诸如电视接收机等之类的显示装置。图25B 中的显示装置由框体706、支撑台707、显示部708等构成。
至于设置在图25A的电脑的显示部702及图25B所示的显示装 置的显示部708，图26表示使用液晶面板时的详细结构。
图26所示的液晶面板800内置在框体801中，并且具有衬底802a 及衬底802b、衬底802a及衬底802b之间夹有的液晶层803、偏振滤 波片804a及偏振滤波片804b、以及背光灯805等。另外，在框体801 中形成有作为本发明的一个方式的半导体装置的光电转换装置806。
使用本发明的一个方式的半导体装置的光电转换装置806感测 来自背光灯805的光量，并且使该信息反馈而调节液晶面板800的亮 度。
图27A和27B表示将本发明的一个方式的半导体装置用作光电 转换装置安装在影像拍摄装置中例如数码相机中的实例。图27A是当 从正面看时的数码相机的透视图，而图27B是当从背面看时的数码相 机的透^L图。在图27A中，该数码相机具有释放按钮900、主开关901、 取景器窗口 902、闪光部分903、透镜904、照相机镜筒卯5、以及框 体906。
此外，在图27B中，具备取景器目镜窗口卯7、监视器908以及 操作按钮909。
当释放按钮900按到一半位置时，聚焦调整机制和爆光调整机制 工作，当释放按钮按到最低位置时，快门按钮开启。
通过按下主开关卯l或旋转主开关901，来切换数码相机的电源 的ON/OFF。
取景器窗口 902配置在数码相机的前透镜卯4的上部，它是用于 从图27B所示的取景器目镜窗口卯7确认照相范围或焦点位置的装置。
闪光部分903配置在数码相机的前表面的上部，当拍摄的对象亮 度低时，通过按下释放按钮，在快门按钮开启的同时照射辅助光。
透镜904配置在数码相机的正面。透镜由聚焦透镜、变焦透镜等 构成，并与未图示的快门按钮和光圏一起构成照相光学系统。此外， 在透镜的后面设置有成像元件，例如CCD(电荷耦合装置；Charge Coupled Device)等。
照相机镜筒卯5移动透镜位置以调节聚焦透镜、变焦透镜等的焦 点。当摄影时，通过将照相机镜筒滑出，使透镜904向前移动。此外， 当携带时，将透镜904向后移动成紧缩状态。注意，在本实施方式中 采用可以通过滑出照相机镜筒来缩放拍摄拍摄的对象的结构，然而， 本发明的结构不限于此，还可以为通过框体卯6内部的照相光学系统 的结构，不滑出照相机镜筒也可以缩放拍摄的数码相机的结构。
取景器目镜窗口 907提供在数码相机背面的上部，该取景器目镜 窗口卯7是为了当检查拍摄范風或焦点位置时通过它进行查看而提供 的窗口。
操作按钮909是提供在数码相机的背面的各种功能按钮，由调整 按钮、菜单按钮、显示按钮、功能按钮、以及选择按钮等构成。
通过将本发明的一个方式的半导体装置组装在图27A及27B所 示的照相机中，该一个方式的半导体装置作为光电转换装置可以感测 光的有无以及光的强度，由此可以进行照相机的曝光调整等。本发明 的一个方式的半导体装置可以不妨碍实际工作地起到过电压保护功 能。因此，可以制造对于工作不良可靠性高且光灵敏度好的电子设备。
本发明的一个方式的半导体装置也可以应用于其它电子设备，例 如，投影电视机和导航系统等。就是说，可以应用于需要检测光的任 何装置。
注意，本实施方式可以与其他实施方式适当地組合。 实施例1
在本实施例中，对实际制造的本发明的一个方式的半导体装置进行说明。
首先，对在本实施例中制造的半导体装置的结构进行说明。本实 施例的半导体装置是具有光电转换电路的半导体装置。本实施例的半
导体装置具有与上述实施方式2中的具有光电转换电路的半导体装置 相同的结构，其具有由第一电势供给部、第二电势供给部、放大电路 以及光电转换元件构成的光电转换电路。另外，由于本实施例的半导 体装置可以使用与上述实施方式2中的半导体装置相同的方法来制 造，所以省略说明。
接下来，对本实施例中的半导体装置的对过电压的耐受性进行说明。
为检查在本实施例中的半导体装置的对过电压的耐受性，进行第 一过电压施加测试(也称为静电测试)。另外，测试使用了 NOISE LABORATORY CO.， LTD.制造的半导体静电(放电)测试仪 ESS-606A，并使用Human Body Model (人体才莫式)测试方法来进行。 另外，当通过第一电势供给部和第二电势供给部施加电压后的输出电 流变动为初期输出电流的±20%时，判断出半导体装置损坏。另外， 该测试采用第一样品至第四样品的四个样品分别对以下半导体装置 进行了测试在电势供给部中，具有平面图中n型杂质区域、p型杂 质区域以及电阻区域呈四边形的半导体区域的半导体装置(也称为第 一半导体装置)；在电势供给部中，具有平面图中ii型杂质区域、p 型杂质区域以及电阻区域呈多边形的半导体区域的半导体装置(也称 为第二半导体装置)；在电势供给部中，不具有包括ii型杂质区域、 p型杂质区域以及电阻区域的半导体区域的半导体装置(第三半导体 装置)。注意，第一半导体装置的电势供给部中的电阻区域的L/W为 4/2080，第二半导体装置的电势供给部中的电阻区域的L/W为4/4320。
使用图28对上述第一过电压施加测试的结果进行说明。图28 是示出本实施例中的半导体装置的第一过电压施加测试结果的图。
如图28所示，第三半导体装置当施加有高于lkV的电压时损坏， 但是第一半导体装置和第二半导体装置到3kV为止没有发生损坏。由此可以确认本发明的半导体装置提高了对过电压的耐受性。另外，还
可以确认通过将W (图1中的第一电阻区域107或第二电阻区域110 的周长)设定为长于一定的值以上能够提高对过电压的耐受性。
再者，如上述实施方式中所述，本发明的半导体装置通过将L(图 1中的第一 n型杂质区域106和第一 p型杂质区域108之间的距离、 或者第二 p型杂质区域109和第二 n型杂质区域111之间的距离)设 定得较短可以进一步提高对过电压的耐受性。在本实施例中，为求出 L的最适范围，制造出与第一过电压施加测试所使用的样品不同结构 的样品来进行第二过电压施加测试。使用图29对另外的样品的示意 图进行说明。
另外的样品的结构如图29所示，包括第一电势供给端子1001、 第二电势供给端子1002、光电转换电路部1003以及过电压保护电路 部1004。其中光电转换电路部1003和过电压4呆护电路部1004电连接 到第一电势供给端子1001和第二电势供给端子1002。
另外，过电压保护电路部1004包括在平面图中设置在两个电极 1005之间的n型杂质区域1006、 p型杂质区域1007以及在平面图中 设置在n型杂质区域1006与p型杂质区域1007之间的电阻区域1008。 此时，将n型杂质区域1006与p型杂质区域1007之间的距离，即电 阻区域1008的短边方向的长度设定为L，将电阻区域1008的长边方 向的长度设定为W。另外，该测试与第一过电压施加测试相同，使用 NOISE LABORATORY CO.， LTD.制造的半导体静电(放电)测试仪 ESS-606A，并使用Human Body Model (人体模式)测试方法，并且将 正电势和负电势作为过电压分别施加到第一电势供给端子iooi。另
外，当通过第一电势供给端子1001和第二电势供给端子1002施加电 压后的输出电流变动为初期输出电流的±20%时，判断出半导体装置 损坏。另外，测定4吏用W为3000pm并且L各不相同的多个样品进 行。
首先，作为第一测试结果，L不同的多个样品中的第二过电压测 试结果使用图30来说明。图30是示出本实施例中的第二过电压测试结果的图。
如图30所示，在正电势施加时当L=4pm时，到2.5kV为止光 电转换电路部1003没有损坏。另外，当L=2^un时，到4kV为止光电 转换电路部1003没有损坏。由此可以确认L越短的样品对过电压的 耐受性越高。另外，当L-6jwn时，虽然到1.5kV为止光电转换电路 部1003没有损坏，但这与没有过电压保护电路部1004的情况下光电 转换电路部1003的绝缘耐压性基本相同，所以可以认为通过过电压 保护电路部1004的对过电压的耐受性的提高极低。所以，可以认为 为了提高对过电压的耐受性，优选将L设定为4]Lim以下。
接下来，作为第二测试的结果，过电压施加后的过电压保护电路 部1004的泄漏电流的测试结果使用图31来表示。
如图31所示，当L为2pm至6pm时,，泄漏电流的值小于10-6A, 当I^ljLim时，在施加lkV以上的过电压后泄漏电流急剧上升，高于 lxl(T6A。由此可知优选将L设定在2pm至6|am的范围内。
根据图30和图31，可知当考虑抑制泄漏电流并提高对过电压 的耐受性时，如上述实施方式所示，优选将L设定为2jtm以上且4nm 以下。
如上所述，可以确认本实施例中的半导体装置的对过电压的耐受 性变高。
本说明书根据2008年6月25日在日本专利局受理的日本专利申 请编号2008-165204而制作，所述申请内容包括在本说明书中。
权利要求
1.一种半导体装置，包括半导体区域；第一电极；第二电极；电连接到所述第一电极的第一端子；以及电连接到所述第二电极的第二端子，其中所述第一端子设置在所述半导体区域上，所述半导体区域包括具有n型和p型中的一种导电型的第一杂质区域；在平面图中设置在所述第一杂质区域的内周部的电阻区域；以及在所述平面图中设置在所述电阻区域的内周部的具有n型和p型中的另一种导电型的第二杂质区域，所述第一杂质区域电连接到所述第一电极，并且所述第二杂质区域电连接到所述第二电极。
2. 根据权利要求1所述的半导体装置，还包括功能电路， 其中所述功能电路的第一端子电连接到所述第一电极，并且所述功能电路的第二端子电连接到所述第二电极。
3. 根据权利要求2所述的半导体装置，其中所述功能电路包括光 电转换元件和放大电路。
4. 根据权利要求1所述的半导体装置，还包括功能电路， 其中设置有所述功能电路和所述第 一电极的多个连接部， 设置有所述功能电路和所述第二电极的多个连接部， 所述功能电路和所述第一电极的所述多个连接部具有均一的电阻值，并且所述功能电路和所述第二电极的所述多个连接部具有均一 的电阻值。
5. 根据权利要求4所述的半导体装置，其中所述功能电路包括光 电转换元件和放大电路。
6. 根据权利要求1所述的半导体装置，其中设置有所述第一杂质区域和所述第一电极的多个连接部， 设置有所述第二杂质区域和所述第二电极的多个连接部， 所述第一杂质区域和所述第一电极的所述多个连接部具有均一 的电阻值，并且所述第二杂质区域和所述第二电极的所述多个连接部具有 均一的电阻值。
7. 根据权利要求l所述的半导体装置，其中所述电阻区域的电阻 值高于所述第一杂质区域和所述第二杂质区域的电阻值。
8. —种半导体装置，包括 半导体区域； 第一电极；第二电极；电连接到所述第一电极的第一端子；以及电连接到所述第二电极的第二端子，其中所述第二端子设置在所述半导体区域上，所述半导体区域包括具有n型和p型中的一种导电型的第一杂质区域； 在平面图中设置在所述第一杂质区域的内周部的电阻区域；以及在所述平面图中设置在所述电阻区域的内周部的具有n型 和p型中的另一种导电型的第二杂质区域， 所述第一杂质区域电连接到所述第一电极， 并且所述第二杂质区域电连接到所述第二电极。
9. 根据权利要求8所述的半导体装置，还包括功能电路， 其中所述功能电路的第一端子电连接到所述第一电极，并且所述功能电路的第二端子电连接到所述第二电极。
10. 根据权利要求9所述的半导体装置，其中所述功能电路包括 光电转换元件和放大电路。
11. 根据权利要求8所述的半导体装置，还包括功能电路， 其中设置有所述功能电路和所述第一电极的多个连接部， 设置有所述功能电路和所述第二电极的多个连接部， 所述功能电路和所述第一电极的所述多个连接部具有均一的电阻值，并且所述功能电路和所述第二电极的所述多个连接部具有均一 的电阻值。
12. 根据权利要求11所述的半导体装置，其中所述功能电路包括 光电转换元件和放大电路。
13. 根据权利要求8所述的半导体装置，其中设置有所述第一杂质区域和所述第一电极的多个连接部， 设置有所述第二杂质区域和所述第二电极的多个连接部， 所述第一杂质区域和所述第一电极的所述多个连接部具有均一 的电阻值，并且所述第二杂质区域和所述第二电极的所述多个连接部具有 均一的电阻值。
14. 根据权利要求8所述的半导体装置，其中所述电阻区域的电 阻值高于所述第一杂质区域和所述第二杂质区域的电阻值。
15. —种半导体装置，包括 第一半导体区域；第二半导体区域；第一电极； 第二电极； 第三电极； 第四电极；电连接到所述第二电极和所述第三电极的第一端子；以及 电连接到所述第一电极和所述第四电极的第二端子，其中所述第 一端子设置在所述第 一半导体区域上， 所述第二端子设置在所述第二半导体区域上，所述第一半导体区域包括与所述第一电极接触的第一n型杂质区域； 在平面图中设置在所述第一 n型杂质区域的内周部的第一电阻区&戈；以及在所述平面图中设置在所述第 一电阻区域的内周部且与所述第二电极接触的第一p型杂质区域，所述第二半导体区域包括与所述第三电极接触的第二p型杂质区域； 在所述平面图中设置在所述第二 p型杂质区域的内周部的第二电阻区域；以及在所述平面图中设置在所述第二电阻区域的内周部且与所述第四电极接触的第二 n型杂质区域。
16. 根据权利要求15所迷的半导体装置，还包括功能电路， 其中所述功能电路的第一端子电连接到所述第一端子，并且所述功能电路的第二端子电连接到所述第二端子。
17. 根据权利要求16所述的半导体装置，其中所述功能电路包括 光电转换元件和放大电路。
18. 根据权利要求15所述的半导体装置，其中设置有所述第一 n型杂质区域和所述第一电极的多个连接部，设置有所述第二 n型杂质区域和所述第四电极的多个连接部， 所述第一 n型杂质区域和所述第一电极的所述多个连接部具有 均一的电阻值，并且所述第二 n型杂质区域和所述第四电极的所述多个连接部具有均一的电阻值。
19. 根据权利要求15所述的半导体装置，其中设置有所述第一 p型杂质区域和所述第二电极的多个连接部，设置有所述第二P型杂质区域和所述第三电极的多个连接部， 所述第一 p型杂质区域和所述第二电极的所述多个连接部具有 均一的电阻值，并且所述第二 p型杂质区域和所述第三电极的所述多个连接部 具有均一的电阻值。
20.根据权利要求15所述的半导体装置，其中所述第一电阻区域的电阻值高于所述第一 n型杂质区域和 所述第一p型杂质区域的电阻值，并且所述第二电阻区域的电阻值高于所述第二 n型杂质区域和 所述第二p型杂质区域的电阻值。
全文摘要
一种半导体装置，包括设置在第一端子部100中并包括第一n型杂质区域106、在平面图中设置在所述第一n型杂质区域106的内周部的第一电阻区域107、以及在平面图中设置在所述第一电阻区域107的内周部的第一p型杂质区域108的第一半导体区域103，设置在所述第二端子部101中并包括第二p型杂质区域109、在平面图中设置在所述第二p型杂质区域109的内周部的第二电阻区域110、以及设置在所述第二电阻区域110的内周部的第二n型杂质区域111的第二半导体区域104。
文档编号H01L27/142GK101615620SQ20091014963
公开日2009年12月30日 申请日期2009年6月17日 优先权日2008年6月25日
发明者早川昌彦, 福冈修, 肉户英明 申请人:株式会社半导体能源研究所