碳化硅半导体衬底及其制造方法

专利名称：碳化硅半导体衬底及其制造方法
技术领域：
本发明涉及一种碳化硅半导体衬底及其制造方法。
背景技术：
碳化硅(silicon carbide 、 SiC )与硅(Si)相比带隙(band gap)较大，绝缘击穿电场较大，因此，被期待应用于下一代的电力控制用的半导体装置(功率器件)中。已知碳化硅中具有大量的结晶结构，但其中用于制造实用的功率器件所使用的是，六方晶系的4H - SiC及6H - SiC。
大多数功率器件，由于必须向半导体装置内通入较大电流，因此具有在器件一侧的表面和背面分别设置电极、使主电流从两者之间流过的结构。另外，必须具有实现通过主电流的状态(导通状态)和阻断主电流的状态(阻断状态)的功能。在导通状态下通电电流中产生的电阻(导通电阻)较小意味着器件的损失减小，这一点十分重要，另外，在阻断状态下，对规定的施加电压来说，要求尽量减少泄漏电流。
为使碳化硅达到上述功率器件的功能， 一般情况下，碳化硅功率器件，是使用以低电阻的n型碳化硅单晶晶片(wafer)为基底衬底、通过外延生长在其上面形成具有规定的厚度和施主浓度的单晶的碳化硅层的功率器件。在此碳化硅外延层的内部形成了以pn接合等为代表的半导体器件的基本结构。对外延层进行最适化设计，使其为高电阻、其施主浓度和厚度满足作为器件标准的耐电压值、且使导通电阻降至极小。如上所述，在器件形成中使用设置在碳化硅单晶晶片上的外延层的原因在于，必需的高电阻碳化硅层的厚度为数微米至数十微米左右，仅是现有使用硅的器件所必需的高电阻层的十分之一左右，非常薄。
在碳化硅单晶晶片的开发中，为了实现大口径化及晶片结晶块的长尺寸化，必须使其表面为{0001}晶面。目前，在{0001}晶面上外延生长碳化硅单晶层时，具有混合存在与晶片晶型不同(多型)的碳化硅的问题，但通过使外延生长晶片的表面为从{0001}晶面开始倾斜数度的面，可以解决此问题，并且能够使与晶片具有相同多型的碳化硅单晶
层易于形成。目前市售的4H-SiC晶片是使{0001}晶面倾斜4度或者8
度的晶片。
在大口径化开发的同时，也在全力地进行改善碳化硅单晶晶片质量的尝试。然而，目前在碳化硅单晶晶片中每平方厘米具有1000个至10000个被称为位错的线状结晶结构缺陷。已知在碳化硅中存在3种位错。它们是，位错线的方向与{0001}晶面大致垂直的穿透螺旋位错和穿透刃型位错、及位错线的方向与{0001}晶面平行的基底面位错(Basalplanedislocation)。 一般情况下，结晶中的位错根据巴尔格矢量(Burgersvector)和位错线的方向判断。碳化硅中的穿透刃型位错和基底面位错的巴尔格矢量等同，因此两者是根据位错线方向的差异来区别的。
如果位错线的一端在晶片的表面露出，则在晶片上外延生长碳化硅单晶层时，碳化硅单晶晶片中的上述位错向外延生长层延续。晶片表面与{0001}晶面平行的情况下，基底面位错在晶片表面不露出，因此不延续到外延生长层。但是，如上所述，当{0001}晶面倾斜时，由于存在于此面上的基底面位错的 一部分在晶片表面露出，因此位错向外延生长层传播。此时，传播的大部分的基底面位错的位错线的方向变为与{0001}晶面垂直的方向，在外延生长层中形成穿透刃型位错，但在晶片表面露出的基底面位错的约10 ~ 20 %左右直接作为基底面位错延续到外延层中，上述内容记载于Journal of Crystal Growth 260巻的209页至216页(非专利文献l)。然而，该杂志中也记载了在晶片表面露出的穿透刃型位错几乎100 %作为穿透刃型位错向外延层传播，几乎不会从穿透刃型位错转换为基底面位错。
可靠性会产生何种的影响的研究。尽管至今为止还未完全明晰，但一般认为外延层中的基底面位错，使得pn接合二极管在长时间通电时导通电阻增加、金属氧化膜半导体型的场效应晶体管(MOSFET)的栅极氧化膜的可靠性变差。另一方面，据认为穿透螺旋位错的一部分对器件产 生影响，但其详细原因尚不清楚。另外，目前尚不能确认穿透刃型位错 对器件的影响。所以，在形成器件各结构的外延层中至少应尽可能地减 少基底面位错、如果可能的话达到完全没有基底面位错是理想状况。因 此，如能够显著地减少形成村底的碳化硅单晶晶片中的基底面位错则较 好，但是使位错密度减少还不能达到该目的。因此，在碳化硅单晶晶片 表面露出的基底面位错向外延生长层传播时，减少直接作为基底面位错 向外延层中延续的比例，换言之，在晶片的基底面位错向外延生长层传 播时提高转换为穿透刃型位错的转换效率成为重要的技术。
专利文献1特表2007 - 506289专利文献2特开2003 -318388号公报
非专利文献1Journal ofCrystalGrowth、 260巻、209页 216页非专利文献2Materials Science Forum、 527 — 529巻、243页~ 246
页
非专利文献3Materials Science Forum、 527 — 529巻、1329页~ 1334页
非专利文献4Materials Science Forum、 483 -485巻、89页~ 92
页
非专利文献5Physical Review Letters、 91巻、226107页

发明内容
作为提高晶片的基底面位错在外延层转换为穿透刃型位错的转换 效率、其结果使外延层中的基底面位错密度减小的方法，例如，如特表 2007 - 506289 (专利文献l)所示，为下述方法对在碳化硅单晶晶片 表面露出的基底面位错的部分选择性地实施蚀刻，形成以位错为中心的 凹部，在上述晶片上4吏外延层生长。如Materials Science Forum、 527 -529巻的243页至246页(非专利文献2)所示，在如上所述形成的外延层 中基底面位错密度显著减少。
然而，如Materials ScienceForum、 527 - 529巻的1329页至1334页(非专利文献3)所示，在上述外延层中形成的pn接合二极管中，虽然导通 状态的特性的可靠性确实因基底面位错密度的减少而提高，但是阻断状 态的特性反而变差。 一般认为上述情况产生的原因在于，由于在具有凹 陷的晶片上生长外延层，因此在凹陷部的周边产生了其它结晶缺陷。如 上所述，对在碳化硅单晶晶片表面露出的基底面位错的 一部分选择性实 施蚀刻形成凹部、并使外延层在上述晶片上生长的方法，在减小基底面
位错密度方面是有效的，但综合性考虑时认为该方法不适合作为用于形 成半导体装置的外延层的形成方法。必须需要一种对外延层的膜质不产
生丝毫影响的、减少外延层中的基底面位错密度的方法。
因此，本申请发明的目的在于提供一种在碳化硅半导体村底中不产 生损坏外延层的膜质等影响的前提下降低外延层中的基底面位错密度 的方法。
图l模式地表示作为本申请发明实施例的碳化硅半导体衬底的剖面 的概略和各构成层的施主浓度的大小，但本申请发明并不限定于此。本 申请发明是 一 种由碳化硅单晶晶片形成的基底村底11和在其 一 侧表面
在基底衬底ll和形成器件构成要件的碳化硅外延层(以下将其称为漂移 层)13之间，在碳化硅单晶晶片中的基底面位错传播至外延生长层中时 通过外延生长设置緩冲层(以下将其称为位错转换层)14,所述緩冲层 由转换成穿透刃型位错的转换效率高的碳化硅形成。
关于用于形成位错转换层的条件，本申请发明人等进行基础实验， 得到如下结果。第l,当基底衬底为低电阻的n型、即为高施主浓度碳化 硅单晶晶片时，外延层的施主浓度越小，在晶片的基底面位错向外延层 传播时转换成穿透刃型位错的比例越大。第2,由基底面位错向穿透刃 型位错的转换，是在基底村底和外延生长层之间的界面附近产生的现 象，在外延生长中不发生转换。
基底面位错在高施主浓度的碳化硅单晶晶片和低施主浓度的外延 层之间的界面传播时，转换为穿透刃型位错，外延层的施主浓度的差越 小，其转换的比例越 7过置换至碳化硅中的碳位，成为施主，但相对于碳的四面体配位共价键
半径为0.077nm,氮的此共价键半径较小，为0.070 nm。所以，随着氮 的掺杂，碳化硅的结晶缩小。基底衬底的施主浓度通常为10"cm—3左右， 而外延层的施主浓度为1014~ 1017cm —3,因此，由于在施主浓度大的衬 底一侧的结晶缩小，因此压缩应力在与衬底的界面附近的外延层发挥了 作用。 一般认为基底面位错向穿透刃型位错的转换受此压缩应力的影 响。即，通常认为在外延层中存在压缩应力时，从衬底传播来的基底面 位错难以直接在此状态下传播，而是受到来自外延层的作用如使其弯曲 转换成穿透刃型位错。由于外延层的施主浓度越小，与村底的施主浓度 差越大，所以，外延层中的压缩应力也变大。由此可知，外延层的施主 浓度越小，在晶片的基底面位错向外延层传播时转换成穿透刃型位错的 比例越大。
以上，是对在碳化硅单晶晶片上形成碳化硅外延层时的、基底面位 错从晶片向外延层传播的见解和探讨， 一般认为对在碳化硅外延层上形 成施主浓度不同的第2外延层的情况也同样。即推测为，当在高施主浓 度的碳化硅外延层上形成低施主浓度的外延层时，从高施主浓度的碳化 硅外延层侧向低施主浓度的外延层传播的基底面位错转换成穿透刃型 位错，两者的施主浓度差越大，转换的效率越高。
本申请发明中，为了进一步提高从基底面位错向穿透刃型位错的转 换效率，其特征在于，位错转换层至少由2层以上的碳化硅层构成；以 及在各层之间的界面、即在漂移层和构成位错转换层的碳化硅层的界 面、位错转换层内的碳化硅层之间的界面、构成位错转换层的碳化硅层 和基底衬底的界面中，存在施主浓度的阶差，界面的漂移层侧具有与基 底衬底侧相比较低的施主浓度。图1是位错转换层14由3层碳化硅层141 、 142、 143构成的例子。此时，碳化硅层141、 142、 143的施主浓度按此 顺序依次降低，最靠近漂移层侧的碳化硅层143与所接触的漂移层13相 比施主浓度较高，最靠近基底衬底侧的碳化硅层141与所接触的基底衬 底ll相比施主浓度变得较低。其结果 如图l所示，在基底衬底ll和构 成位错转换层的最靠近基底衬底侧的碳化硅层141的界面15 、位错转换层14内的碳化硅层之间的界面16、 17、构成位错转换层的最靠近漂移层 侧的碳化硅层与漂移层之间的界面18中，存在施主浓度的阶差，界面的 漂移层侧与基底衬底侧相比施主浓度降低。
本申请发明的碳化硅半导体衬底中，在基底衬底与构成位错转换层 的碳化硅层的界面、位错转换层内的各碳化硅层之间的界面、构成位错 转换层的碳化硅层与漂移层的界面，存在施主浓度的阶差。基底面位错 通过上述界面进行传播时，在此界面中有效地被转换成穿透刃型位错。 在基底衬底上直接形成漂移层时，由于上述界面为一个，因此转换仅进 行1次。但是，本发明中，由于在基底衬底与漂移层之间设置了2层以上 的碳化硅层，所以，从基底衬底至漂移层之间的界面为3面以上。因此， 基底面位错向穿透刃型位错的转换的机会变有3次以上，转换效率极大 地提高。图1是此界面有4层的例子。
本申请发明的图l的实施例，是在基底衬底11与漂移层13之间，设 置了2层以上碳化硅层，所述碳化硅层具有与漂移层13相比较大、且与 基底衬底ll相比较小的施主浓度，并且施主浓度从基底衬底侧向漂移层 侧依次降低，例如，如特开2003 - 318388号公报(专利文献2)公开了 在基底衬底和漂移层之间设置由l层构成的緩沖层，所述緩沖层具有与 漂移层相比较大、且与基底村底相比较小的施主浓度的技术内容。此技 术的一例如图2所示。根据该公报，设置緩沖层23的目的是，在半导体 装置处于阻断状态时，使从漂移层22的上部向下部衬底21方向延伸的耗 尽层难以到达基底衬底21 ，但緩冲层23也可能具有作为位错转换层的功 能。然而，此时，由于緩冲层23为1层，基底面位错传播的界面是24、 25的2面，所以基底面位错向穿透刃型位错的转换的机会为2次。本发明 改良了此技术，提高了基底面位错向穿透刃型位错的转换效率。
如上所述， 一般认为从高施主浓度的碳化硅外延层(或者碳化硅单 晶晶片)向低施主浓度的外延层传播的、基底面位错向穿透刃型位错的 转换，两者的施主浓度差越大，则转换效率越大，另外，引起转换的界 面的数量越多，转换的机会越多。因此， 一般认为，在构成位错转换层 的碳化硅层中，在厚度方向上并不将施主浓度形成为相同，为了使界面中的施主浓度差变得更大，使其具有从碳化硅层内的下部向上部施主浓 度緩緩变大的浓度梯度，由此可以有效提高转换效率。上述实施例如图
3A及B所示。
图3A中，构成位错转换层33的碳化硅层为3层，与图1的实施例相同。 但是，构成位错转换层33的碳化硅层331、 332、 333内的施主浓度在各 层内沿着厚度方向不一样，从基底衬底31侧向漂移层32侧设置增大的浓 度梯度。其结果，界面34、 35、 36、 37中的施主浓度差与图1的实施例 的情况相比增大。
图3B中，构成位错转换层303的碳化硅层为2层。构成位错转换层303 的碳化硅层3032内的施主浓度在各层内沿着厚度方向相同，但是在碳化 硅层3031内设置了从基底衬底301侧向漂移层302侧增大的施主浓度梯 度。如上所述，也可以将构成位错转换层的碳化硅层内的厚度方向的施 主浓度相同的情况和设置梯度的情况适当地组合。
从高施主浓度的碳化硅外延层(或者基底衬底)向低施主浓度的外 延层传播的基底面位错向穿透刃型位错的转换，两者的施主浓度差越大 转换效率越大，利用上述知识可以对作为现有技术的图2的碳化硅半导 体衬底施加改良。图4是上述发明的实施例。图4中，构成位错转换层43 的碳化硅层为l层，与图2的现有例相同。但是，构成位错转换层43的碳 化硅层内的施主浓度在各层内沿着厚度方向不相同，设置有如从基底衬 底41侧向漂移层42侧增大的浓度梯度。其结果，界面44、 45中的施主浓 度差与图2的现有例的界面24、 25相比分别增大。如上所述，即使层结 构与现有例相同，通过增大界面的施主浓度差，也能够与现有例相比降 低漂移层内的基底面位错密度。
本申请发明中，由2层以上的碳化硅层构成的位错转换层及漂移层， 可以使用化学气相堆积(CVD)法或分子束外延(MBE)法使碳化硅在 由碳化硅单晶晶片构成的基底衬底上依次外延生长而形成。例如， 一般 采用不使生长停止地、 一边阶段性替换生长条件一边连续地生长的方 法，即在基底衬底上开始位错转换层内的第l碳化硅层的生长，经过规 定的生长时间后不停止原料气体的供给，即不中断生长，立刻替换成形成施主的氮气的添加量，开始位错转换层内的第2碳化硅层的生长。另 一方面，也可以采用断续的生长方法，即在基底衬底上形成位错转换层 内的第1碳化硅层的外延生长层达到所期望的厚度后暂时中断生长，停 止原料气体的供给，在1400。C以上1600。C以下的气氛中暂时地保持，然 后，开始形成第2碳化硅层的外延层的生长，此外延生长层达到所期望 的厚度后，再次中断生长，反复上述工序。该后述的断续生长方法，由 于通过在下一步外延层生长开始前在高温气氛中保持，将已有外延层的 表面进行处理至最适状态，因此能够进一步提高基底面位错在各个界面 中向穿透刃型位错的转换。作为此生长中断时的气氛条件， 一般为在氢 气流中，但也可以考虑氢和丙烷等烃气体的混合气氛。
如上所述，利用本发明，不使漂移层中生成新的缺陷，且能够降低 漂移层内的基底面位错的密度。另外，本发明采用的带有外延层的碳化 硅单晶晶片(碳化硅外延晶片)与现有的碳化硅外延晶片完全相同，可
以用于器件形成。即。根据本发明，能够在显著减少基底面位错密度的 漂移层内形成二极管或晶体管等半导体器件。
通过在本发明的碳化硅半导体衬底的漂移层的上部或者漂移层内 设置含有p型杂质的p型层，配备与此p型层接触而设置的上部电极和与 基底衬底接触而设置的下部电极，由此能够获得阻断状态的特性不被破 坏、且导通状态的可靠性得以提高的pn接合二极管。
另外，通过在本发明的碳化硅半导体衬底的漂移层的上部或者漂移 层内设置含有p型杂质的p型层，配备与此漂移层及p型层接触而设置的 上部电极和与基底衬底接触而设置的下部电极，由此能够获得阻断状态 的特性不被破坏、且导通状态的可靠性得以提高的肖特基势垒和pn接合 的复合二极管。
另外，通过在本发明的碳化硅半导体衬底的漂移层的上部或者漂移 层内设置含有p型杂质的作为通道而发挥功能的p型层，配备在此p型层 的表面设置的栅极绝缘膜、在栅极绝缘膜上设置的栅极电极、在p型层 的上部或者p型层内设置的与漂移层相比施主浓度高的n型的源极层和 与源极层接触设置的源极、和与基底村底接触设置的漏极，由此能够提高纵型结构的MOSFET的可靠性。
根据本申请发明的方案之一 ，可以提供一种在由碳化硅半导体单晶
构成的基底衬底上具有基底面位错密度小的半导体层的碳化硅半导体衬底。
进而，通过使用上述碳化硅半导体衬底，可以提供一种基底面位错 密度小的漂移层，在此层内形成半导体器件。


图1是表示本发明实施例涉及的萄 面图和表示施主浓度的厚度方向的变化的简图。
图2表示公知技术的碳化硅半导体衬底的结构的剖面图和表示 施主浓度的厚度方向的变化的简图。
图3A是表示本发明实施例涉及的石友化^ 面图和表示施主浓度的厚度方向的变化的简图
图3B是表示本发明头孢1列'/: 面图和表示施主浓度的厚度方向的变化的简图
图4是表示本发明实施例涉及的S 面图和表示施主浓度的厚度方向的变化的简图
图5A是表示本发明第1实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图5B是表示本发明第1实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图5C是表示本发明第1实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图5D是表示本发明第1实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图5E是表示本发明第1实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图6A是表示比较例l涉及的碳化硅半导体衬底的制造工序的剖
12面图。 面图。
图7A是表示比较例2涉及的碳化硅半导体村底的制造工序的剖面图。
图7B是表示比较例2涉及的碳化硅半导体衬底的制造工序的剖
面图。 面图。
图8A是表示本发明第2实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图8B是表示本发明第2实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图8C是表示本发明第2实施例涉及的碳化硅半导体衬底的制造
工序的剖面图。
图8D是表示本发明第2实施例涉及的碳化硅半导体衬底的制造
工序的剖面图。
图8E是表示本发明第2实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图9A是表示本发明第3实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图9B是表示本发明第3实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图9C是表示本发明第3实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图9D是表示本发明第3实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图9E是表示本发明第3实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。图9F是表示本发明第3实施例涉及的碳化硅半导体村底的施主 浓度的厚度方向的变化的简图。
图IOA是表示本发明第4实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图IOB是表示本发明第4实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图10C是表示本发明第4实施例涉及的碳化硅半导体衬底的制造 工序的剖面图。
图IOD是表示本发明第4实施例涉及的碳化硅半导体衬底的施主 浓度的厚度方向的变化的简图。
具体实施例方式
以下，使用图详细地阐述实施例。实施例1
作为本发明的第1实施例，对图1中给出剖面结构的碳化硅半导体衬 底的制造方法进行说明。
图5A E，是表示本实施例涉及的碳化硅半导体衬底的制造工序的
剖面图。
首先，采用图5A所示的工序，准备由碳化硅单晶晶片构成的基底衬 底51。碳化硅单晶晶片，是直径50mm、沿着[11 - 20 ]方向倾斜8度的 (0001 ) Si面的n型4H-SiC,施主浓度为5xlO"cm—3。 {0001}面的碳 化硅单晶晶片具有面极性， 一面，最表面为由硅原子构成的Si面(记作 (OOOl)Si面)，另一面，最表面是由碳原子构成的C面(记作(OO-1 ) C面)。本实施例中使用Si面侧。使用C面侧时，虽然生长条件多少有些 不同，但是碳化硅半导体衬底的制造工序本身与使用Si面时相同。所用 晶片的Si面侧的表面，在机械性地进行镜面研磨后，实施CMP处理。
需要说明的是，本实施例中使用的碳化硅单晶晶片，如上述所述， 是使用倾斜8度的{0001}晶面。增大基底的晶片村底的倾斜角，具有 能够容易地得到表面状态良好的外延膜的优点，但另一方面具有在衬底表面露出的基底面位错增多的缺陷。目前为止，有报道在{0001}晶面
最大倾斜至45度的衬底面上外延生长的实验例(参见非专利文献4)。
但是，有报道指出倾斜13至14度时表面自由能变得极小(参见非专 利文献5)。据此，保持{0001 }晶面的倾斜小于15度是能得到良好的
外延膜的条件。
接下来，采用图5B所示的工序，对图5A的基底衬底51进行RCA洗 涤后，将其设置在热壁型CVD装置的反应炉内的基座中。然后，将反应 炉减压至3xlO」Pa以下的真空度。然后，利用气体供给体系，以20slm 的流量供给作为载体气体的氢，使反应炉的压力为13.3kPa。在维持氢气 流量的状态下。使用高频诱导加热装置，加热基座。
基座达到1400。C后，在氢气流中、于此温度下保持5分钟。经过5分 钟后再次升高基座的温度，达到1500。C后在此温度下保持。然后，向反 应炉内供给0.9sccm的丙烷气体。然后，同时向反应炉内供给3.0sccm曱 硅烷气体和10sccm氮气。通过供给甲硅烷气体，碳化硅氮外延膜开始生 长。在此状态下保持7分钟，由此厚度约0.5nm的碳化硅层531在基底衬 底51的Si面上外延生长。根据预先进行的预备实验的结果，预测碳化硅 层531的施主浓度为lxlO"cm—3。
接下来，采用图5C所示的工序，在经过用于使碳化硅层531生长的 保持时间后立即使氮气的流量为1.5sccm。氮气流量变更所需的时间为1 秒左右。其它生长条件不变。通过在此状态下保持7分钟，厚度约0.5pm 的碳化硅层532在碳化硅层531上外延生长。根据预先进行的预备实验的 结果，可以预测碳化硅层532的施主浓度为lxl0"cm—3。
接下来，采用图5D所示的工序，在经过用于使碳化硅层532生长的 保持时间后，立即使氮气的流量为0.3sccm。氮气流量变更所需的时间 为1秒左右。其它生长条件不变。通过在此状态下保持7分钟，厚度约 0.5(im的碳化硅层533在碳化硅层532上外延生长。根据预先进行的预备 实验的结果，可以预测碳化硅层533的施主浓度为2xl0"cm—3。碳化硅层 531、 532、 533构成位错转换层53。
接下来，采用图5E所示的工序，在用于使碳化硅层533生长的保持时间经过后，立即使甲硅烷的流量为6.0sccm，使丙烷的流量为2.4sccm, 使氮气的流量为1.0sccm。曱硅烷气体流量、丙烷气体流量及氮气流量 变更所需的时间为l秒左右。其它生长条件不变。通过在此状态下保持 120分钟，厚度约20nm的漂移层52在碳化硅层533上外延生长。
形成漂移层后，停止曱硅烷气体及氮气的供给。接下来，停止丙烷 气体的供给。接着，也停止高频加热，在氢气流中冷却。
基座的温度充分地降低后，停止氢的供给，将反应炉内排气后，取 出衬底。此漂移层的施主浓度为5xlO"cnT3。
通过以上工序，形成了本实施方案涉及的碳化硅半导体衬底。用氢 氧化钾熔融液，使此碳化硅半导体衬底形成蚀痕，求出基底面位错密度， 结果为23cnT2。
作为本实施例的比较例，不设置位错转换层，形成漂移层。以此为 比较例1 。图6A ~ B是表示比较例1的碳化硅半导体衬底的制造工序的剖面图。
首先，采用图6A所示的工序，准备由碳化硅单晶晶片构成的基底村 底61。碳化硅单晶晶片，是直径50mm、沿着[11 - 20 ]方向倾斜8度的 (0001 ) Si面的n型4H-SiC,施主浓度为5xlO"cnT3。此晶片的Si面侧 的表面经机械镜面研磨后，实施CMP处理。
接下来，采用图6B所示的工序，将图6A的基底衬底61进行RCA洗 涤后，设置在热壁型CVD装置的反应炉内的基座上，将反应炉减压至 3xlO」Pa以下的真空度。然后，利用气体供给体系，以20slm的流量供 给作为载体气体的氢，使反应炉的压力为13.3kPa。在维持氢气流量的状 态下，使用高频诱导加热装置对基座进行加热。
基座达到1400。C后，在氢气流中、于此温度下保持5分钟。基座达 到150(TC后，保持在此温度下，向反应炉内供给2.4sccm的丙烷气体。 然后，同时向反应炉内供给6.0sccm甲硅烷气体和1.0sccm氮气。通过供 给曱硅烷气体，开始碳化硅氮外延膜的生长。通过在此状态下保持120 分钟，在基底村底61上形成厚度约20pm的漂移层62。
形成漂移层后，停止曱硅烷气体及氮气的供给。然后，停止丙烷气体的供给。然后，也停止高频加热，在氢气流中冷却。
基座的温度充分降低后，停止氢的供给，将反应炉内排气后，取出
衬底。此漂移层的施主浓度为5xl0"cm—3。
通过以上工序，形成本实施方案涉及的碳化硅半导体衬底的比较例 1。使用氢氧化钾熔融液，使此碳化硅半导体衬底形成蚀痕，求出基底 面位4晉密度，结果为113cm—2。
作为本实施例的其他比较例，在由1层构成的位错转换层上形成漂 移层。将其作为比较例2。图7A C是表示比较例2的碳化硅半导体衬底 的制造工序的剖面图。
首先，采用图7A所示的工序，准备由碳化硅单晶晶片构成的基底衬 底71。碳化硅单晶晶片，是直径50mm、沿着[11 - 20 ]方向倾斜8度的 (0001 ) Si面的n型4H-SiC,施主浓度为5xl0"cm—3。此晶片的Si面侧 的表面进行机械镜面研磨后，进行CMP处理。
接下来，采用图7B所示的工序，将图7A的基底衬底71进行RCA洗 涤后，设置在热壁型CVD装置的反应炉内的基座上，将反应炉减压至 3xlO — SpA以下的真空度。然后，利用气体供给体系，以20slm流量供给 作为载体气体的氢，使反应炉的压力为13.3kPa。在维持氢气流量的状态 下，使用高频诱导加热装置，对基座进行加热。
基座达到1400。C后，在氢气流中、于此温度下保持5分钟。基座达 到1500。C后，保持在此温度下，向反应炉内供给0.9sccm的丙烷气体。 然后，同时向反应炉内供给3.0sccm甲硅烷气体和10sccm氮气。通过供 给曱硅烷气体，碳化硅氮外延膜开始生长。通过在此状态下保持7分钟， 在基底衬底71上形成厚度约0.5pm的位错转换层73。
接下来，采用图7C所示的工序，经过用于使位错转换层73生长的保 持时间后，立即使曱硅烷的流量为6.0sccm、丙烷的流量为2.4sccm、氮 气的流量为1.0sccm。甲硅烷气体流量、丙烷气体流量及氮气流量变更 所需的时间为l秒左右。其它生长条件不变。在此状态下保持120分钟， 由此在位错转换层73上外延生长约20jim厚度的漂移层72。
形成漂移层后，停止曱硅烷气体及氮气的供给。然后，停止丙烷气
17体的供给。然后，也停止高频加热，在氢气流中冷却。
基座的温度充分降低后，停止氢的供给，将反应炉内排气后，取出
衬底。此漂移层的施主浓度为5xl0"cm—3。
通过以上工序，形成本实施方案涉及的碳化硅半导体衬底的比较例 2。使用氢氧化钾熔融液使此碳化硅半导体村底形成蚀痕，求出基底面 位错密度，结果为87cm—2。
如上所述，通过设置本发明的图5A E的位错转换层53，能够与不 设置位错转换层的情况及如现有例所示地设置由 一层构成的位错转换 层(緩沖层)的情况相比，显著地降低了漂移层的基底面位错密度。
实施例2
作为本发明第2实施例，对图1中给出剖面结构的碳化硅半导体衬底 的、与实施例l不同的制造方法进行说明。
图8A ~ E是表示本实施例涉及的碳化硅半导体衬底的制造工序的
剖面图。
首先，采用图8A所示的工序，准备由碳化硅单晶晶片构成的基底衬 底81。碳化硅单晶晶片是直径50mm、沿着[11-20]方向倾斜8度的 (0001 ) Si面的n型4H-SiC，施主浓度为5xl0"cm —3。此晶片的Si面侧 的表面进行机械镜面研磨后，进行CMP处理。
接下来，采用图8B所示的工序，将图8A的基底衬底81进行RCA洗 涤后，设置在热壁型CVD装置的反应炉内的基座上。然后，将反应炉减 压至3xlO"Pa以下的真空度。然后，利用气体供给体系，以20slm流量 供给作为载体气体的氢，使反应炉的压力为13.3kPa。在维持氢气流量的 状态下，使用高频诱导加热装置，对基座进行加热。
基座达到140(TC后，在氢气流中、于此温度下保持5分钟。经过5 分钟后再次提高基座的温度，达到150(TC时保持在此温度下。然后向反 应炉内供给0.9sccm丙烷气体。然后，同时向反应炉内供给3.0sccm曱硅 烷气体和10sccm氮气。通过供给曱硅烷气体，碳化硅氮外延膜开始生长。 通过在此状态下保持7分钟，在基底衬底81的Si面上外延生长厚度约0.51im的碳化硅层831。根据预先进行的预备实验的结果，可以预测碳化 硅层831的施主浓度为lxlO"cm一3。
接下来，采用图8C所示的工序，经过用于使碳化硅层831生长的保 持时间后，停止曱硅烷气体、丙烷气体、氮气的供给，在氢气流中、于 1500。C下保持30秒。然后，向反应炉内供给0.9sccm丙烷气体。然后， 同时向反应炉内供给3sccm曱硅烷气体和1.5ccm氮气。通过供给曱硅烷 气体，碳化硅氮外延膜再次开始生长。通过在此状态下保持7分钟，在 碳化硅层831上外延生长厚度约0.5pm的碳化硅层832。根据预先进行的 预备实验的结果，可以预测碳化硅层832的施主浓度为1 x 1017cnT3。
接下来，采用图8D所示的工序，经过用于使碳化硅层832生长的保 持时间后，停止甲硅烷气体、丙烷气体、氮气的供给，在氢气流中、于 150(TC下保持30秒。然后，向反应炉内供给0.9sccm丙烷气体。然后， 同时向反应炉内供给3.0sccm甲硅烷气体和0.3sccm氮气。通过供给曱硅 烷气体，碳化硅氮外延膜再次开始生长。通过在此状态下保持7分钟， 在碳化硅层832上外延生长厚度约0.5pm的碳化硅层833。根据预先进行 的预备实验的结果，可以预测碳化硅层833的施主浓度为2xlO"cm—3。碳 化石圭层831、 832、 833构成位错转换层83。
接下来，采用图8E所示的工序，经过用于使碳化硅层833生长的保 持时间后，停止甲硅烷气体、丙烷气体、氮气的供给，在氢气流中，于 1500。C下保持30秒。然后，向反应炉内供给2.4sccm丙烷气体。然后， 同时向反应炉内供给6.0sccm曱硅烷气体和1 .Osccm氮气。通过供给曱硅 烷气体，碳化硅氮外延膜再次开始生长。通过在此状态下保持120分钟， 在碳化硅层833上外延生长约2(Him厚度的漂移层82。
形成漂移层后，停止甲硅烷气体及氮气的供给。然后，停止丙烷气 体的供给。然后，也停止高频加热，在氢气流中冷却.
基座的温度充分降低后，停止氢的供给，将反应炉内排气后，取出 衬底。此漂移层的施主浓度为5xl0"cm—3。
通过以上工序，形成本实施方案涉及的碳化硅半导体衬底。使用氢 氧化钾熔融液使此碳化硅半导体村底形成蚀痕，求出基底面位错密度，结果为llcnT2。
如上所述，本实施方案在实施例l中使用的方法是各层没有连续地 生长、暂时中断生长、将生长层在氢气氛中保持后再接着进行下一层生 长的方法。通过使用上述断续的生长方法，能够进一步降低漂移层的基
底面位错密度。
实施例3
作为本发明第3实施例，对图3A中给出剖面结构的碳化硅半导体衬 底的制造方法进行说明。
图9A ~ E是表示本实施例涉及的碳化硅半导体衬底的制造工序的
剖面图。
首先，采用图9A所示的工序，准备由碳化硅单晶晶片构成的基底衬 底91。碳化硅单晶晶片，是直径50mm、沿着[11 - 20 ]方向倾斜8度的 (0001 ) Si面的n型4H-SiC,施主浓度为5xlO"cnT3。此晶片的Si面侧 的表面经机械地镜面研磨后，进行CMP处理。
接下来，采用图9B所示的工序，将图9A的基底衬底91进行RCA洗 涤后，设置在热壁型CVD装置的反应炉内的基座上。然后，将反应炉减 压至3xlO"Pa以下的真空度。然后，利用气体供给体系，以20slm流量 供给作为载体气体的氢，使反应炉的压力为13.3kPa。在维持氢气流量的 状态下，使用高频诱导加热装置，对基座进行加热。
基座达到1400。C后，在氢气流中、于此温度下保持5分钟。经过5 分钟后再次升高基座的温度，达到1500。C后在此温度下保持。然后向反 应炉内供给0.9sccm丙烷气体。然后，同时向反应炉内供给3.0sccm甲硅 烷气体和1.5sccm氮气。通过供给曱硅烷气体，碳化硅氮外延膜开始生 长。通过在此状态下保持7分钟，在基底衬底91的Si面上外延生长厚度 约0.5iam的碳化硅层931。氮气的供给量在供给开始时为1.5sccm,随着 时间的变化同样地使其增大，7分钟后使其为20sccm。
接下来，采用图7C所示的工序，经过用于使碳化硅层931生长的保 持时间后，停止曱硅烷气体、丙烷气体、氮气的供给，在氢气流中、于150(TC下保持30秒，由此中断外延生长。然后，向反应炉内供给0.9sccm 丙烷气体。然后，同时向反应炉内供给3.0sccm曱硅烷气体和0.6sccm氮 气。通过供给曱硅烷气体，碳化硅氮外延膜再次开始生长。通过在此状 态下保持7分钟，在碳化硅层931上外延生长厚度约0.5nm的碳化硅层 932。氮气的供给量在供给开始时为0.6sccm,但随着时间的经过同样地 使其增加，7分钟后变为8sccm。
接下来，采用图9D所示的工序，经过用于使碳化硅层932生长的保 持时间后，停止曱硅烷气体、丙烷气体、氮气的供给，在氢气流中、于 1500。C下保持30秒。然后，向反应炉内供给0.9sccm丙烷气体。然后， 同时向反应炉内供给3.0sccm曱硅烷气体和0.2sccm氮气。通过供给曱硅 烷气体，碳化硅氮外延膜再次开始生长。通过在此状态下保持7分钟， 在碳化硅层932上外延生长厚度约0.5iam的碳化硅层933。氮气的供给量 在供给开始时为0.2sccm，随着时间的经过也同样地使其增加，7分钟后 变为3.5sccm。碳化硅层931、 932、 933构成位错转换层93。
接下来，采用图9E所示的工序，用于使碳化硅层933生长的保持时 间经过后，停止甲硅烷气体、丙烷气体、氮气的供给，在氢气流中、于 150(TC下保持30秒。然后，向反应炉内供给2.4sccm丙烷气体。然后， 同时向反应炉内供给6.0sccm曱硅烷气体和1 .Osccm氮气。通过供给曱硅 烷气体，碳化硅氮外延膜再次开始生长。通过在此状态下保持120分钟， 在碳化硅层933上外延生长厚度约20pm的漂移层92。
形成漂移层后，停止甲硅烷气体及氮气的供给.然后，停止丙烷气体 的供给.然后，也停止高频加热，在氢气流中冷却.
基座的温度充分降低后，停止氢的供给，将反应炉内排气后，取出 衬底。此漂移层的施主浓度为5xl0"cm—3。
通过以上工序，形成本实施方案涉及的碳化硅半导体衬底。使用氢 氧化钾熔融液使此碳化硅半导体衬底的 一部分形成蚀痕，求出基底面位 错密度，结果为6cm —2。
通过二次离子质量分析法测定经以上工序引起的碳化硅半导体衬 底的氮浓度在厚度方向上的变化。根据其分析结果求出的施主浓度分布的简图如图9F所示。 一般认为此氮浓度与室温中的碳化硅中的施主浓度 几乎相等。构成位错转换层93的碳化硅层931、 932、 933的各层内，随 着移至漂移层侧，施主浓度增大。其结果是，各层的界面94、 95、 96、 97中的施主浓度差分别比实施例2的界面84、 85、 86、 87中的施主浓度
差变较大。
如上所述，本实施方案中，构成位错转换层的碳化硅层的数量、即、 发生位错转换的界面的数量与实施例2相同，但通过增大界面中的施主 浓度差，提高了各界面中基底面位错的转换效率，由此能够进一步降低 漂移层的基底面位错密度。实施例4
作为本发明第4实施例，对图4中所示剖面结构的碳化硅半导体衬底 的制造方法进行说明。
图10A ~ C是表示本实施例涉及的碳化硅半导体衬底的制造工序的
剖面图。
首先，采用图10A所示的工序，准备由碳化硅单晶晶片构成的基底 衬底IOI。碳化硅单晶晶片，是直径50mm、沿着[11-20]方向倾斜8 度的(0001 ) Si面的n型4H-SiC，施主浓度为5xlO m—3。此晶片的Si 面侧的表面经机械地镜面研磨后，进行CMP处理。
接下来，采用图10B所示的工序，将图10A的基底衬底101进行RCA 洗涤后，设置在热壁型CVD装置的反应炉内的基座上。然后，将反应炉 减压至3xl0 — spa以下的真空度。然后，利用气体供给体系，以20slm流 量供给作为载体气体的氢，使反应炉的压力为13.3kPa。在维持氢气流量 的状态下，使用高频诱导加热装置，对基座进行加热。
基座达到1400。C后，在氢气流中、于此温度下保持5分钟。经过5 分钟后再次升高基座的温度，达到1500。C后在此温度下保持。然后向反 应炉内供给0.9sccm丙烷气体。然后，同时向反应炉内供给3.0sccm曱硅 烷气体和1.5sccm氮气。通过供给曱硅烷气体，碳化硅氮外延膜开始生 长。通过在此状态下保持7分钟，在基底村底101的Si面上外延生长厚度 约0.5pm的位错转换层103。氮气的供给量在供给开始时为1.5sccm，但随着时间的变化也同样增加，7分钟后变为20sccm。
接下来，采用图10C所示的工序，经过用于使碳化硅层103生长的保 持时间后，停止甲硅烷气体、丙烷气体、氮气的供给，在氢气流中、于 150(TC下保持30秒。然后，向反应炉内供给2.4sccm丙烷气体。然后， 同时向反应炉内供给6.0sccm曱硅烷气体和1.0sccm氮气。通过供给甲珪 烷气体，碳化硅氮外延膜再次开始生长。通过在此状态下保持120分钟， 在碳化硅层103上外延生长厚度约20pm的漂移层102。
形成漂移层后，停止曱硅烷气体及氮气的供给。然后，停止丙烷气 体的供给。然后，也停止高频加热，在氢气流中冷却。
基座的温度充分降低后，停止氢的供给，将反应炉内排气后，取出 衬底。此漂移层的施主浓度为5xlO"cnT3。
通过以上工序，形成本实施方案涉及的碳化硅半导体衬底。使用氢 氧化钾熔融液使此碳化硅半导体衬底的一部分形成蚀痕，求出基底面位 错密度，结果为45cnT2。
通过二次离子质量分析法测定经以上工序引起的碳化硅半导体衬 底的氮浓度在厚度方向上的变化。由此结果求出的施主浓度分布的简图 如图1 OD所示。 一般认为此氮浓度与室温下的碳化硅中的施主浓度几乎 相同。在位错转换层103中随着移至漂移层侧，施主浓度增大。其结果， 各层的界面104、 105中的施主浓度差与实施例1的现有例2的界面74、 75 中的施主浓度差相比变得较大。
如上所述，本实施方案中，构成位错转换层的碳化硅层的数量即发 生位错转换的界面的数量与现有例2相同，但通过增大界面中的施主浓 度差，提高各界面中的基底面位错的转换效率，由此能够进一步降低漂 移层的基底面位错密度。
权利要求
1、一种碳化硅半导体衬底，其特征在于，具有由碳化硅单晶形成的基底衬底和设置在该基底衬底一侧表面上的碳化硅外延生长层，所述碳化硅外延生长层由具有第1施主浓度分布的第1半导体层、和设置在所述第1半导体层与所述基底衬底之间的具有第2施主浓度分布的第2半导体层构成，所述第2施主浓度分布，在所述第2半导体层与所述第1半导体层连接的第1界面高于所述第1半导体层具有的施主浓度，在所述第2半导体层与所述基底衬底连接的第2界面低于所述基底衬底具有的施主浓度，从所述第1界面开始至所述第2界面施主浓度单调减少，所述第1界面的所述第1半导体层的施主浓度被设定为低于所述第2界面的所述基底衬底的施主浓度。
2、 如权利要求l所述的碳化硅半导体衬底，其特征在于，所述基底 衬底的形成所述外延生长层的表面由{0001}晶面开始最大倾斜15度， 所述基底衬底为n型，施主浓度为lxlO"cm—3以上。
3、 一种碳化硅半导体衬底，其特征在于，具有由碳化硅单晶形成的基底衬底和设置在该基底衬底一侧表面 上的碳化硅外延生长层，所述碳化硅外延生长层具有第l半导体层、和设置在所述第l半导体 层与所述基底衬底之间的、n层依次层合形成的第2半导体层，其中n为2 以上的整数，所述第2半导体层从所述第l半导体层至所述基底衬底依次层合具 有第i施主浓度分布的第i层，其中i为2至n的整数，从所述第i - 1层与所述1层连接的第1界面至所述第1层与所述第1+ 1 层连接的第i+l界面，所述第i施主浓度分布单调减少，所述第i界面中的所述i层的施主浓度低于所述第i + l界面中的所述i + l层的施主浓度，在所述第l半导体层与所述第2层连接的界面中的所述第l半导体层 的施主浓度被设定为低于在所述基底衬底与所述第n层连接的界面中的 所述基底衬底的施主浓度。
4、 如权利要求3所述的碳化硅半导体衬底，其特征在于，所述基底 衬底的形成所述外延生长层的表面由{0001}晶面开始最大倾斜15度， 所述基底衬底为n型，施主浓度为lxlO"cm —3以上。
5、 如权利要求3所述的碳化硅半导体衬底，其特征在于，从所述第 1界面至所述第1+ l界面的所述第i施主浓度分布是固定的。
6、 如权利要求3所述的碳化硅半导体衬底，其特征在于，从所述第 1界面至所述第1+ l界面的所述第i施主浓度分布中的至少一个是固定 的，其它为单调减少的浓度分布。
7、 一种碳化硅半导体衬底的制造方法，其特征在于，包括以下工序准备由碳化硅单晶形成的基底衬底的工序；在所述基底衬底上多次进行外延生长使碳化硅外延生长层生长的 工序；在所述基底衬底侧生长的下级外延生长层达到所期望的厚度后，暂 时中断所述外延生长，然后，在所述下级外延生长层上进行新的外延层 生长。
8、 如权利要求7所述的碳化硅半导体衬底的制造方法，其特征在于， 在所述外延生长中断时，所述基底衬底在氢气氛中保持在1400°C至 160(TC的温度。
全文摘要
本发明提供一种能够减少碳化硅外延层中的基底面位错的碳化硅半导体衬底和其制造方法。在形成漂移层的第1半导体层和由碳化硅单晶晶片形成的基底衬底之间，通过外延生长设置由与漂移层为相同传导型的2层以上的半导体层构成的缓冲层，所述漂移层为用于制作成半导体装置的构成要件的层。在漂移层和此缓冲层的界面，构成缓冲层的半导体层之间的界面，上述缓冲层和基底衬底的界面，设置施主浓度的阶差，使漂移层侧的施主浓度低于基底衬底侧的施主浓度，由此与漂移层为单层相比，或者与设置由1层构成的缓冲层相比，能够将更多基底面位错转换为穿透刃型位错。
文档编号H01L29/36GK101599428SQ20091020310
公开日2009年12月9日 申请日期2009年5月27日 优先权日2008年6月4日
发明者后藤肇, 大野俊之, 横山夏树 申请人:日立电线株式会社