专利名称：具有改进的高-k栅极电介质和金属栅极界面的栅极结构的制作方法
技术领域：
本发明通常涉及一种集成电路器件，具体来说，涉及一种金属栅极结构及其制造 方法。
背景技术：
随着技术节点的减少，半导体制造过程已经引入具有高介电常数(例如，高-k电 介质)的栅极电介质材料来保持性能。高-k电介质比传统使用的二氧化硅有更高的介电 常数；这允许使用更厚的电介质层来获得类似的等效氧化层厚度(E0Ts)。引入的金属栅极 结构的电阻比传统的多晶硅栅极结构低，这也对制造过程有利。 然而，高-k栅极结构可能导致相关器件阈值电压(Vt)的负向转换。这种转换，尤 其是PMOS器件中的转换，可能是由费米能级钉扎(FLP)导致的。FLP通常由氧空位理论确 定，氧空位理论描述了电子释放到p型金属(PMOS器件栅极的功函数金属)的过程，这将提 高P型金属栅极的阈值电压，导致FLP。
因此，需要一种改进的栅极结构和制造方法。
图1是形成高_k电介质金属栅极结构的方法的实施例的流程图。
图2，3，4，5是图1方法的过程步骤中相应的半导体衬底的横断面图。
图6是制造金属栅极结构的多个实施例的示意图。
图7是具有高_k金属栅极结构的半导体器件的横断面图。
具体实施例方式
本发明通常涉及形成集成电路器件，具体来说，涉及半导体器件(例如，集成电路 的FET器件)的高-k金属栅极结构。然而，很明显，下述公开提供了很多不同的实施例，或 例子，来执行本发明的不同特性。下面描述组成部分和布置的详细实例简化本发明。这些 当然仅仅是例子，不局限于此。另外，本公开可能在不同的例子中重复相同的标号和/或者 字母。这种重复是为了简单明了 ，本质上不意味着不同实施例和/或者配置之间存在关系。 进一步，本公开中包含了在第二层或特征"之上"或"上覆"的第一层或特征的描述(或类 似的描述)。这些术语包括第一和第二层是直接接触的实施例，也包括那些一层或更多层或 特征插入第一层和第二层之间的实施例。更进一步，典型实施例仅是为了说明，并不进行限 制，例如，高_k金属栅极结构的许多配置已经为本领域所熟知，包含那些可能在此特别描 述或者不进行特别描述的层，但是将被本领域技术人员所知晓。
在例如，PM0S器件中使用高-k栅极电介质和金属栅极电极，可能包含一些缺点。 一个缺点是在高-k电介质中由氧空位导致的费米能级钉扎。Akasaka等人所著的《导致延 伸到P型金属钉扎的费米能级钉扎模型的改进氧空位》中描述了导致费米能级钉扎模型的 氧空位，此处引入作为参考。在处理过程中，半导体(例如，硅)衬底可能会吸收氧气。这 可能导致电子转移到金属电极从而导致P型金属(栅极电极)费米能级钉扎，以及P+多晶 硅钉扎。在Akasaka等人所著的参考文献中，p+多晶硅费米能级钉扎是通过在高-k电介质 的顶部和底部插入一个厚的氧化硅层来释放的，因此表明如果不阻止氧气转移到电极和衬 底，就不能抑制费米能级钉扎。厚二氧化硅层也被添加到相关器件的E0T。
参考图1，图1示出了形成栅极结构的一种方法100的实施例的流程图。方法100 可能包含在集成电路的形成过程或其部分中，可能包括静态随机存取存储器(SRAM)和/或 者其它逻辑电路，无源元件例如电阻、电容器和电感，和有源元件例如P沟道场效应晶体管 (PFET) ， N沟道场效应晶体管(NFET)，金属氧化物半导体场效应晶体管(M0SFET)，互补金属 氧化物半导体(CMOS)晶体管，双极晶体管，高压晶体管，高频晶体管，其它记忆单元，其组 合和/或者其它半导体器件。 方法100开始于步骤102，其中提供了一个衬底(例如，晶片)。在实施例中，衬底 包括晶体结构中的硅衬底。如本领域所知晓的，根据设计要求衬底可包括各种不同的掺杂 配置(例如，P型衬底或者n型衬底)。衬底的其它例子包括其它元素半导体，例如锗和金 刚石。或者，衬底可包括化合物半导体，例如，碳化硅，砷化镓，砷化铟，或者磷化铟。进一步， 为了提高性能，衬底可选择性地包括一个外延层(印i层)，和/或者硅绝缘体(SOI)结构。 更进一步，衬底可包括形成在其上的多种特征，包括有源区域，有源区域中的源极和漏极区 域，隔离区域(例如，浅沟槽隔离(STI)特征)，和/或者本领域已知的其它特征。参考图2 的例子，提供了一个衬底202。 方法100然后进行到步骤104，形成了栅极电介质层。栅极电介质层可包括高-k材 料(例如，和氧化硅相比，具有高介电常数的材料)。高-k电介质的例子包括氧化铪(Hf02)， 氧化铪硅(HfSi0)，氮氧化铪硅(HfSiON)，氧化铪钽(HfTaO)，氧化铪钛(HfTiO)，氧化铪锆 (HfZr0)，其组合，和/或者其它适当的材料。栅极电介质层的形成可包括多个层，包括那些 在形成nM0S晶体管栅极结构和/或者pM0S晶体管栅极结构中使用到的层。栅极电介质层 可通过原子层沉积(ALD)形成。实施例中，栅极电介质的厚度大约在10埃到30埃(A)之 间；这仅是示例，不局限于此。实施例中，高-k电介质层(例如，Hf0》大约是16埃(例如， 在32nm技术节点处理中)。 参考图3的例子，提供了高-k电介质层302。实施例中，高-k电介质层302是 Hf02。高-k电介质层302可通过ALD形成。实施例中，高_k电介质层包括一个包含铪源 脉冲和氧源脉冲(例如，分别为HfCl4和H20)的子循环的ALD过程来形成Hf-0层(例如， HfOx如Hf02) 。 ALD处理可能包括氮载气，并介入一个吹扫过程。 方法100接着进行到步骤106，形成界面层。界面层可直接形成在高_k电介质层 上。实施例中，界面层包括铪和氮(Hf-N)。界面层可小于6埃，只是作为示例，不局限于此。 实施例中，界面层包括1到3个分子层(例如，形成于ALD过程中)。界面层可使用ALD过 程形成。如下面参考图6的详细描述，步骤106和104(全部或者部分)使用相同的平台或 者不同的平台执行。界面层提供了一个介于高-k栅极电介质层和后来形成的层(例如，下面参考步骤108描述的金属栅极电极)之间的交界结构。 参考图4的例子，界面层402形成在高-k栅极电介质层302之上。实施例中，界 面层402可包括Hf-N(以任意合适的比例，如HfxNy)。界面层402可能使用ALD过程形成。 实施例中，界面层402包括一个包含HfCl4和NH3的子循环的ALD过程来形成Hf-N层。子 循环可包括氮(N2)载气，并介入一个吹扫过程。子循环可重复任意次数，实施例中，循环重 复三次或更少的次数来形成Hf-N组成的三个或者更少个分子层。 方法100继续进行到步骤108，其中在衬底上形成金属栅极(例如，金属栅极电 极)。金属栅极包含为栅极结构提供功函数的金属栅极电极层。金属栅极可提供PMOS器 件的功函数。金属栅极可包括提供这种功函数的P型金属。实施例中，P型金属是TiN。 金属栅极层厚度在大约50埃到IOO埃之间。金属栅极可能使用"栅极第一"或者"栅极最 后"过程(例如，包括一个牺牲多晶硅栅极)形成。在图案化形成金属栅极电极或其部分 时，金属栅极可包含一层或多层。金属栅极可包括包含Ti， TiN， TaN， Ta， TaC， TaSiN， W， WN， MoN，MoON，Pu(^，和/或其它适当的材料的一层或多层。金属栅极可包括通过物理气相沉积 (PVD) ， CVD， ALD，电镀，和/或者其它适当的工艺形成的一层或多层。 参考图5的例子，金属栅极电极层502形成在界面层402上。金属层502可提供 栅极结构的功函数。实施例中，金属层502是TiN。金属层502可使用ALD或者PVD形成。 实施例中，金属层502的制造是通过使用一个包含钛源脉冲(如TiCl4脉冲)和氮源脉冲 (如NHs脉冲)的子循环的ALD过程来形成TiN层。子循环可包括氮载气，并介入一个吹扫 过程。子循环可重复任意次来产生任意适当厚度的层。金属层502可能在和参考图6描述 的层302和/或402相同的或者不同的ALD处理平台中形成。 方法100可包括在栅极结构中提供附加层的处理步骤(例如，高-k电介质层下的 界面层，缓冲层，封盖层)，和/或者形成在衬底上的其它特征，例如，互连(线和/或孔)， 触点，隔离特征，源极/漏极特征，和/或本领域已知的其它特征。 界面层(结构)提供改进的高-k栅极电介质和金属栅极界面。实施例中，形成 Hf-N-Ti界面。这个界面比传统的以金属栅极电极为基底的栅极电介质提供的Hf-O-Ti界 面(例如，HfOx和TiN层界面)有所改进。使用方法100形成的界面(如Hf-N-Ti)能够阻 止氧气扩散和/或者避免氧空位。这可通过在上述参考图6描述的步骤104， 106和108中 的一个或多个层的形成过程中，由具有整体真空的ALD过程提供。平台包括避免衬底氧化 的集成真空环境。方法100的一个或者多个实施例可提供EOT维持，FLP縮减，和/或成本 节约。 参考图6，说明上述描述的图1的方法100中形成栅极结构的多个实施例。具体来 说，图6示出了形成栅极堆叠的方法的四个实施例。这些实施例只是示例并不限于此。而 且，图6示出了包括Hf-0栅极电介质和Ti-N功函数层，以及具有介入在Hf-0层和Ti-N层 之间的Hf-N界面层的栅极堆叠的形成过程。提供的构成结构只是示例不局限于此。本领 域的技术人员能够根据本发明公开的处理过程有益地获得其它栅极堆叠。更进一步，此处 描述的ALD处理包括同样不局限于此的脉冲成分。 图6描述了包括栅极电介质层，界面层和栅极电极层的栅极结构的制造。示范实 施例示出了包含铪和氧(Hf-0)的栅极电介质层，包含铪和氮(Hf-N)的界面层，和包含钛和 氮(TiN)的栅极电极层，然而其它实施例也是可能的。这些层可能基本上分别和上述参考图1， 3， 4和5描述的栅极电介质层302，界面层402，和金属层502类似。 部分602示出了 ALD过程，包括描述栅极电介质层(例如包含Hf_0)形成的ALD过
程604，描述界面层(例如包含Hf-N)形成的ALD过程606，和描述金属栅极电极层(例如包
含Ti-N)形成的ALD过程608。每个ALD过程包含氮载气(可用来吹扫脉冲间的室)。如上
所述，所提供的脉冲成分只是示例，本领域的技术人员可容易地认可其它源(例如，铪，氧，
氮，钛)。 ALD过程604 (例如，形成栅极电介质层)包括一个包含铪源(HfCl4)的第一脉冲 和一个包含氧源(H20)的第二脉冲。吹扫可跟在铪源脉冲后引入氧源脉冲前，也可跟在氧 源脉冲后，此处，反应产物和/或者额外反应物被清除出室。ALD过程604的第一和第二脉 冲可重复任意次数。 ALD过程606 (例如，形成界面层)包括一个包含铪源(HfCl4)的第一脉冲和一个 包含氮源(NH3)的第二脉冲。吹扫可跟在铪源脉冲后引入氮源脉冲前，也可跟在氮源脉冲 后，此处，反应产物和/或者额外反应物被清除出室。ALD过程606的脉冲可重复任意次数。 如上所述，ALD过程606可提供一个包含一个或者多个原子层的Hf-N层。
ALD过程608 (例如，形成金属栅极电极层)包括一个包含钛源(TiCl4)的第一脉 冲和一个包含氮源(NH3)的第二脉冲。吹扫可跟在钛源脉冲后引入氮源脉冲前，也可跟在 氮源脉冲后，此处，反应产物和/或者额外反应物被清除出室。ALD过程608的脉冲可重复 任意次数来产生一个适当的厚度。 图6的部分610示出编号为A，B，C和D的多个实施例。这些实施例只是示例不局 限于此。部分610示出ALD过程604， 606，和/或608的执行平台(例如，过程604,606和 608可能是顺序执行的)。平台可指定ALD设备的一个室。平台也可包括ALD设备的多个 室，衬底通过这多个室生成而不破坏(释放)真空环境。换句话说，平台包括一个设备或设 备的一部分，其中的真空环境在处理过程中被保持。示例平台包括本领域已知的商业名称 为EmerALD 3000和Pulsar 3000的ALD设备。 实施例A包括在平台ALD-A中执行的ALD过程604和在独立平台ALD-B中执行的 ALD过程606。这样，ALD过程604和ALD过程606能够不破坏真空环境而执行。实施例A 中，ALD过程608在单独的平台ALD-B中执行。因此，ALD过程606和ALD过程608 (或者界 面层和金属栅极电极)之间的真空可能被破坏。实施例A中，在ALD过程604执行过程中 提供一个室。这个室可包含额外的气体管线来提供包含氮(如NH》的吹扫来执行ALD过 程606 ，并在室中形成Hf-N层。 ALD过程604的示范工艺条件适用于任意实施例A，B，C或D，包括当分别提供HfCl4 的铪源脉冲和H20的氧源脉冲时，在大约150-300C和0. 1-4托尔的条件下执行ALD过程。 实施例中，这些工艺条件也用于ALD过程606和/或ALD过程608中。在另一实施例中，ALD 过程604的第一脉冲包含TEMAH作为铪源和03脉冲作为氧源。ALD过程604的TEMAH和03 脉冲可在大约150-300C和大约0. 1到4托的压强下产生。实施例中，这些工艺条件可能用 于ALD过程606和/或608。 实施例B包括在平台ALD-C中执行ALD过程604，同时在ALD-C平台中执行ALD过 程606的一部分。在ALD-C平台中执行的ALD过程606的一部分可包括执行ALD过程606 的一个或多个循环(例如，铪源脉冲和氮源脉冲)。ALD过程606和ALD过程608的一部分(例如，一个或多个脉冲和/或者脉冲的一个或多个循环)在独立的平台中执行，标记为
ALD-D。因此，在ALD过程604和ALD过程606的部分过程之间，真空环境可能被保持。然
后，真空环境可能被破坏，在另一平台中，继续ALD过程606，并执行ALD过程608。 实施例C包括在标记为ALD-E的单一 ALD平台中执行ALD过程604和ALD过程
606。这可能基本上类似于上述描述的参考实施例A。然而，金属栅极电极层是使用物理气
相沉积(PVD)过程制造的。因此，在栅极电极层形成之前，真空环境可能被破坏。 实施例D包括在标记为ALD-F的单一 ALD平台中执行全部ALD过程604， 606和
608。实施例D中，在形成栅极电介质层，界面层和金属栅极电极层的过程中都可能保持真
空环境。 参考图7，说明半导体器件700。半导体器件700使用方法100形成，分别参考图1 描述。半导体器件700包括衬底202，浅沟槽隔离(STI)特征704，源极/漏极区域706，间 隔710，和栅极结构702。而且很多其它实施例也是可行的。栅极结构702包括界面层708， 栅极电介质层302，界面层402，金属栅极电极502，填充金属712。然而栅极结构702的很 多其它配置是可行的，包括所提供层的省略，和/或者一个或者多个层的添加。
衬底202基本上上类似于上述参考图2的描述。STI特征704形成于衬底202中。 STI特征704可能包括氧化硅，氮化硅，氮氧化硅，氟掺杂的硅酸盐玻璃(FSG)，和/或低-k 电介质材料。其它隔离方法和/或者特征可代替或添加到STI特征。STI特征704可使用 如衬底202的反应离子蚀刻(RIE)过程来形成以形成沟槽，其在CMP处理后使用沉积工艺 在沟槽中填充绝缘材料。STI特征704可定义衬底202的有源区域，在其中可形成nMOS或 者pMOS器件。 源极/漏极区域706可包括轻掺杂源极/漏极区域和/或者重掺杂源极/漏极区 域，并配置在衬底202上，邻接(并连接到)栅极结构702。根据所要求的晶体管配置，源极 /漏极区域706可通过在衬底202中注入p型或n型掺杂或杂质来形成。源极/漏极特征 706可能通过其它方法形成，包括光刻，离子注入，扩散，和/或者其它适当的工艺。
间隔710形成在栅极结构702的两个侧壁上。间隔710可由氧化硅，氮化硅，氮氧 化硅，碳化硅，氟掺杂的硅酸盐玻璃(FSG)，低-k电介质材料，其组合，和/或者其它适当的 材料形成。间隔710可有多层结构，例如，包括一个或者多个衬垫层(liner layer)。衬垫 层可包含电介质材料，例如氧化硅，氮化硅，和/或者其它适当的材料。间隔710也可通过 其它方法形成，包括适当电介质材料的沉积和蚀刻该材料来形成间隔710的外形。
栅极结构702可和场效应晶体管器件连接，例如，nMOS或者pMOS器件。界面层708 包含氧化物成分。界面层708可包含硅，氧，和/或者氮。实施例中，界面层708是二氧化 硅。界面层708的厚度大约是5埃到10埃，尽管各种不同的厚度也是合适的。界面层708 可能通过热氧化，原子层沉积(ALD)，和/或者其它适当的工艺形成。 栅极电介质层302可包含高-k电介质材料。实施例中，高-k电介质材料包含氧 化铪(Hf02)。其它高-k电介质材料的例子包括氧化铪硅(HfSiO)，氮氧化铪硅(HfSiON)， 氧化铪钽(HfTaO)，氧化铪钛(HfTiO)，氧化锆铪(HfZrO)，其组合，和/或者其它适当材料。 高-k栅极电介质层302可通过ALD和/或者其它适当工艺形成。栅极电介质层302的形 成可如上述参考图1的方法100的步骤104和/或图6的实施例所述。
界面层402基本上类似于上述参考图4的描述。例如，实施例中，界面层是Hf-N。界面层402的形成可如上述参考图1的方法100的步骤106和/或图6的实施例所述。
金属层502可形成栅极结构702的金属栅极电极，或其一部分。金属层502可包 括一层或多层，包含Ti， TiN， TaN， Ta， TaC， TASiN， W， WN， MoN， MoON， Ru0"禾口 /或者其它适 当的材料。金属层502可通过物理气相沉积(PVD) ，CVD，ALD，电镀，和/或者其它适当工艺 形成。实施例中，金属层502包含功函数金属，使得它能够提供金属栅极的N型金属功函数 或P型金属功函数。实施例中，金属层502包含TiN的p型金属。金属层502的形成可如 上述参考图1的方法100的步骤108和/或图6的实施例所述。填充金属712可配置在金 属层502上，包含一个或者多个衬垫层或浸润层。实施例中，填充金属层712包含铝。
从而提供半导体器件700。具有栅极结构702的半导体器件700包括介入栅极电 介质层302和金属层502之间的界面层402。界面层402可提供一个Hf-N-Ti界面。界面 层402可用来阻止氧气扩散和/或者避免氧空位。 虽然前面显示和描述了一个或者多个实施例，本领域的普通技术人员应该知道在 不背离本发明的精神和范围的前提下，可以进行各种形成过程和细节的改变。因此，权利要 求应该以广泛的方式解释，同本公开保持一致。
权利要求
一种半导体器件栅极的制造方法，包括在半导体衬底上形成栅极电介质层；在栅极电介质层上形成界面层；在界面层上形成功函数金属层。
2. 根据权利要求1所述的方法，其中界面层使用原子层沉积过程形成。
3. 根据权利要求1所述的方法，其中界面层包含铪和氮。
4. 根据权利要求l所述的方法，其中栅极电介质层的形成是在第一原子层沉积(ALD)平台上执行的，并且至少一部分界面层的形成是在第一 ALD平台上执行的；优选地，整个界面层是在第一 ALD平台上执行的；并且其中功函数金属形成于第二 ALD平台。
5. 根据权利要求l所述的方法，其中界面层的形成包括原子层沉积(ALD)过程，其包括提供包含HfCh的第一脉冲和包含朋3的第二脉冲，并且其中界面层的形成包括第一和第二脉冲的一到三次循环。
6. 根据权利要求1所述的方法，其中栅极电介质和界面层的形成在真空环境中进行，并且真空环境在形成栅极电介质和界面层之间不被破坏。
7. —种半导体器件，包括衬底；配置在衬底上的栅极电介质层，其中栅极电介质层包括高-k电介质；配置在栅极电介质层上的界面层；以及配置在界面层上的金属栅极电极。
8. 根据权利要求7所述的半导体器件，其中栅极电介质层包含铪和氧。
9. 根据权利要求7所述的半导体器件，其中界面层包含铪和氮。
10. 根据权利要求7所述的半导体器件，其中金属栅极电极包含TiN。
11. 根据权利要求7所述的半导体器件，其中界面层厚度小于大约6埃。
12. —种方法，包括提供半导体衬底；在衬底上形成界面氧化层；在第一平台上使用第一原子层沉积(ALD)过程形成栅极电介质层；以及执行第二 ALD过程，其中所述第二 ALD过程的至少一部分是在第一平台上执行的，并且其中第二 ALD过程包括包含铪的第一脉冲和包含氮的第二脉冲。
13. 根据权利要求12所述的方法，其中第一ALD过程包括第三脉冲和第四脉冲，其中，第三脉冲包含铪，第四脉冲包含氧，并且执行第三ALD过程，其中所述ALD过程包括第五脉冲和第六脉冲，其中第五脉冲包含钛，第六脉冲包含氮。
14. 根据权利要求12所述的方法，其中第二ALD过程提供一个包含铪、氮和钛(Hf-N-Ti)的界面。
15. 根据权利要求12所述的方法，其中第一 ALD过程和第二 ALD过程的至少一部分是在不破坏过程之间的真空的条件下进行的。
全文摘要
本发明提供一种制造半导体器件栅极的方法。实施例中，本方法包括在半导体衬底上形成栅极电介质层。在栅极电介质层上形成界面层。实施例中，栅极电介质层包含HfO2，界面层包含Hf-N。功函数金属层可形成在界面层上。本发明同时提供了一种器件。
文档编号H01L21/285GK101740372SQ20091020672
公开日2010年6月16日 申请日期2009年10月21日 优先权日2008年11月6日
发明者杨棋铭, 林思宏, 林进祥, 陈其贤 申请人:台湾积体电路制造股份有限公司