专利名称：半导体发光器件的制作方法
技术领域：
本发明实施方案涉及半导体发光器件。
背景技术：
III-V族氮化物半导体已经广泛用于光学器件例如蓝色和绿色发光二极管 (LED)、高速开关器件、例如M0SFET(金属-半导体场效应晶体管)和HEMT(异质结场效应 晶体管)以及照明器件或者显示器件的光源。 氮化物半导体主要用于LED或者LD(激光二极管)，已经持续进行研究来改善氮化 物半导体的制造工艺或者光效率。
发明内容
本发明实施方案提供一种能够分离芯片而无需实施隔离蚀刻工艺的半导体发光 器件。 本发明实施方案提供一种能够防止在发光结构的外壁中产生层间短路的半导体 发光器件。 —个实施方案提供一种半导体发光器件，包括含有多个化合物半导体层的发光 结构；在发光结构上的电极层；在电极层上的导电支撑构件；沿发光结构上表面的周边部 分形成的导电层，以及在导电层上的绝缘层。 —个实施方案提供一种半导体发光器件，包括含有第一导电半导体层、在第一导 电半导体层上的有源层以及在有源层上的第二导电半导体层的发光结构；在第二导电半导 体层上的含有反射电极的电极层；在电极层上的导电支撑构件；沿第二导电半导体层上表 面的周边部分形成的导电层；沿导电层上表面的周边部分形成的绝缘层；以及在第一导电 半导体层下的电极。 —个实施方案提供一种半导体发光器件，包括含有多个化合物半导体层的发光 结构；在发光结构上的电极层；沿发光结构上表面的周边部分形成的透明导电层；沿透明 导电层上表面的周边部分形成的透明绝缘层；在电极层上的导电支撑构件；以及在发光结 构下的电极。 在附图和以下的描述中阐述一个或多个实施方案的细节。通过说明书和附图以及 通过权利要求可使其它特征变得显而易见。
图1是显示根据一个实施方案的半导体发光器件的侧面剖视图；禾口
图2 9是显示制造半导体发光器件的工序的截面图。
具体实施例方式以下，将参考附图来描述根据一个实施方案的半导体发光器件。在实施方案的描
述中，将参考附图来描述表述每层的"上"或者"下"，每层的厚度不限于附图中显示的厚度。 在实施方案的描述中，应理解，当层(或膜)、区域、图案或者结构称为在另一衬
底、另一层(或膜)、另一区域、另一垫或另一图案'上'或者'下'时，其可"直接地"或者"间
接地"在所述另一衬底、层(或者膜)、区域、垫或者图案上。
图1是显示根据一个实施方案的半导体发光器件的侧面剖视图。 参考图l，半导体发光器件100包括发光结构135、电极181、导电层140、绝缘层
145、电极层150和导电支撑构件160。 半导体发光器件100包括化合物半导体，例如基于III-V族化合物半导体的 LED (发光二极管)，所述LED可包括发出蓝色光、绿色光或者红色光的彩色LED或者UV (紫 外线)LED。在实施方案的技术范围内可以不同地实现LED的发光。 发光结构135包括第一导电半导体层110、有源层120和第二导电半导体层130。
第一导电半导体层110可包括选自GaN、 A1N、 AlGaN、 InGaN、 InN、 InAlGaN、 Al InN、 AlGaAs、 GaP、 GaAs、 GaAsP和AlGalnP中的一种，其为掺杂有第一导电掺杂剂的III-V族元 素的化合物半导体。当第一导电半导体层IIO为N型半导体层时，第一导电掺杂剂包括N 型掺杂剂，例如Si、Ge、Sn、Se或Te。第一导电半导体层110可具有单层或者多层。然而， 实施方案不限于此。 电极181在第一导电半导体层110下形成，并可设置具有预定图案。第一导电半 导体层110可在其下表面上提供有粗图案。 有源层120在第一导电半导体层IIO上形成并可具有单量子阱结构或者多量子阱 结构。有源层120可具有使用III-V族元素的化合物半导体材料的阱层和势垒层的周期结 构。例如，有源层120可具有InGaN阱层和GaN势垒层的周期结构。导电覆层可在有源层 12上和/或下形成，并可包括GaN-基层。 第二导电半导体层130在有源层120上形成，并可包括选自GaN、 A1N、 AlGaN、 InGaN、 InN、 InAlGaN、 AlInN、 AlGaAs、 GaP、 GaAs、 GaAsP和AlGalnP中的一种，其为掺杂有第 二导电掺杂剂的III-V族元素的化合物半导体。当第二导电半导体层120是P型半导体层 时，第二导电掺杂剂包括P型掺杂剂例如Mg和Zn。第二导电半导体层120可具有单层或者 多层。然而，实施方案不限于此。 发光结构135可包括在第二导电半导体层120上的N型半导体层或者P型半导体 层。此外，第一导电半导体层110可设置为P型半导体层，第二导电半导体层130可设置为 N型半导体层。发光结构135可包括N-P结结构、P-N结结构、N-P-N结结构和P_N_P结结 构中的至少一种。 导电层140和电极层150在发光结构135上部的周边形成。 导电层140和电极层150在第二导电半导体层130上形成。导电层140沿第二导
电半导体层130上表面的周边部分形成为带状、环状或者框状(frame shape)。 导电层140可包括透明导电材料。例如，导电层140可包括选自氧化铟锡(ITO)、氧化铟锌(IZ0)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、氧化铟镓锌(IGZO)、氧化铟镓锡 (IGTO)、氧化铝锌(AZO)、氧化锑锡(ATO)、氧化镓锌(GZO) 、IrOx、RuOx、RuOx/ITO、Ni/IrOx/ Au和Ni/IrOx/Au/ITO中的至少一种。导电层140可具有约0. 02 y m至约2 y m的厚度，导 电层140的厚度在所述实施方案的技术范围内可进行改变。 电极层150形成在第二导电半导体层130上表面的内侧并用于供给第二极的功 率。 电极层150的外周边部分可在导电层140上形成。然而，实施方案不限于此。
电极层150可包括欧姆接触层、反射层和粘合层中的至少一种。
欧姆接触层可形成为层状或者多个图案状。欧姆接触层可包括金属材料和氧化物 材料中的至少一种。欧姆接触层可包括选自IT0、 IZ0、 IZT0、 IAZ0、 IGZ0、 IGT0、 AZ0、 AT0、 GZ0、 Ir0x、 Ru0x、 Ru0x/IT0、 Ni/Ir0x/Au、 Ni/Ir0x/Au/IT0、 Pt、 Ni 、 Au、 Rh和Pd中的至少一 种。欧姆接触层可具有约10l 约lym的厚度。然而，实施方案不限于此。反射层可形成 为至少一层并由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf以及由这些元素的选择性组 合所构成的材料中的至少一种形成。粘合层可形成为至少一层并由Ti、Au、Sn、Ni、Cr、Ga、 In、Bi、Cu、Ag和Ta以及由这些元素的选择性组合所构成的材料中的至少一种形成。电极 层150可用作镀敷工艺的籽层(seed layer)。籽层可由Ti、 Cr、 Ta、 Cr/Au、 Cr/Cu、 Ti/Au、 Ta/Cu以及Ta/Ti/Cu中的至少一种形成。 绝缘层145沿导电层140上表面的周边部分形成。绝缘层145可为带状、环状或 者框状。此外，绝缘层145可连续形成如闭环或者可不连续地形成。例如，绝缘层145可包 括选自Si02、Si3N4、Si0x、SiNx、Al203和Ti02中的一种。 例如，绝缘层145可具有约10 ii m 约100 y m的厚度Tl或者高度，并可具有约 10 ii m 约20 ii m的宽度Wl 。绝缘层145的厚度Tl等于或者大于电极层150的厚度并小 于导电支撑构件160的厚度T2。绝缘层145的宽度Wl等于或小于导电层140的宽度。
绝缘层145必须具有至少10iim的厚度以防止碎屑朝向发光结构135的外壁移 动，该碎屑在激光划片工艺期间异常冲击施加于导电支撑构件160时由导电支撑构件160 所产生。绝缘层145具有足以稳定地保持绝缘层的粘附状态的宽度。 导电支撑构件160在电极层150上形成。导电支撑构件160可用作芯片的基础衬 底并用于供给第二极的功率。电极层150和/或导电支撑构件160可设置为层或者多个图 案。 导电支撑构件160可包括Cu、Au、Ni、Mo、Cu-W，以及载体晶片(carrier wafer)例 如Si、Ge、GaAs、ZnO、SiC、SiGe和GaN。导电支撑构件160可通过电镀方案形成或者可以以 板的形式制备。然而，实施方案不限于此。导电支撑构件160可具有约30iim 约150iim 的厚度T2。然而，实施方案不限于此。 绝缘层145沿导电支撑构件160的下周边部分设置。绝缘层145可设置在导电支 撑构件160的两个或者所有侧面上。 绝缘层145外表面的延长线Ll和导电支撑构件160外表面的延长线L2可设置在 相同的线上或者延长线Ll可从延长线L2向外设置。 图2 9是显示根据实施方案制造半导体发光器件的工序的截面图。 参考图2，在生长设备上装载衬底101并且在衬底101上形成II VI族元素的化合物半导体层。 生长设备可包括电子束沉积设备、物理气相沉积(PVD)设备、化学气相沉积(CVD) 设备、等离子体激光沉积(PLD)设备、双型热蒸发器、溅射设备和金属有机化学气相沉积 (M0CVD)设备。然而，实施方案不限于此。 衬底101可包括选自蓝宝石(Al203)、GaN、SiC、Zn0、Si、GaP、InP、Ga203、导电衬底 和GaAs中的一种。衬底101可提供有凹凸图案。此外，可在衬底101上形成使用II VI 族元素的化合物半导体的层或者图案。例如，Zn0层(未显示)、缓冲层(未显示)和未掺 杂的半导体层(未显示)中的至少一种可在衬底101上形成。 缓冲层和未掺杂的半导体层可包括III-V族元素的化合物半导体。缓冲层减小与 衬底101的晶格常数差异，未掺杂的半导体层可包括未掺杂的GaN-基半导体层。
在衬底101上形成含有化合物半导体层的发光结构135。第一导电半导体层110 在衬底101上形成，有源层120在第一导电半导体层110上形成，第二导电半导体层130在 有源层120上形成。 第一导电半导体层110可包括选自GaN、 A1N、 AlGaN、 InGaN、 InN、 InAlGaN、 Al InN、 AlGaAs、 GaP、 GaAs、 GaAsP和AlGalnP中的一种，其是掺杂有第一导电掺杂剂的III-V族元 素的化合物半导体。当第一导电半导体层110为N型半导体层时，第一导电掺杂剂包括N 型掺杂齐U，例如Si、Ge、Sn、Se或Te。第一导电半导体层110可为单层或者多层。然而，实 施方案不限于此。 有源层120在第一导电半导体层110上形成并可具有单量子阱结构或者多量子阱
结构。有源层120可具有使用III-V族元素的化合物半导体材料的阱层和势垒层的结构。
例如，有源层120可具有InGaN阱层和GaN势垒层的结构。 导电覆层可在有源层12上和/或下形成，并可包括GaN-基层。 第二导电半导体层130在有源层120上形成，并可包括选自GaN、 A1N、 AlGaN、
InGaN、 InN、 InAlGaN、 AlInN、 AlGaAs、 GaP、 GaAs、 GaAsP和AlGalnP中的一种，其是掺杂有第
二导电掺杂剂的III-V族元素的化合物半导体。当第二导电半导体层120是P型半导体层
时，第二导电掺杂剂包括P型掺杂剂例如Mg和Zn。第二导电半导体层120可为单层或者多
层。然而，实施方案不限于此。 第一导电半导体层110、有源层120和第二导电半导体层130可定义为发光结构 135。第三导电半导体层例如N型半导体层或者P型半导体层可在第二导电半导体层130 上形成。发光结构135可包括N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的 至少一种。 参考图2，可在第二导电半导体层130或者第三导电半导体层上形成导电层140。 具体地，导电层140沿第二导电半导体层130上表面的周边部分设置。带状、环状或者框状 的导电层140可在第二导电半导体层130上沿每个芯片的内部区域141的周边表面形成。 导电层140可连续地形成为或者可以制备为闭环状。 导电层140可包括透明导电材料。例如，导电层140可包括选自ITO、 IZO、 IZTO、 IAZO、 IGZO、 IGTO、 AZO、 ATO、 GZO、 IrOx、 RuOx、 Ru0x/IT0、 Ni/IrOx/Au和Ni/IrOx/Au/ITO中 的至少一种。 例如，导电层140可具有约0. 02 ii m 约2 ii m的厚度。导电层140可用作镀敷工艺的籽层。 参考图2和3，在导电层140上形成绝缘层145。基于各个芯片，沿导电层140的 上表面的周边部分设置绝缘层145。 绝缘层145可为带状、环状或者框状。此外，绝缘层145可连续形成为例如闭环或 者可不连续地形成。基于芯片的四个侧面，绝缘层145可设置在导电层140的两个或者全 部侧面上。 绝缘层145可包括选自作为透明绝缘材料的Si02、 Si03N4、 SiOx、 SiNx、 A1203和 Ti02中的至少一种。例如，绝缘层145可具有约10iim 约100iim的厚度Tl，并可具有约 10iim 约20iim的宽度Wl。绝缘层145的宽度W1小于导电层140的宽度。
参考图3和4，在第二导电半导体层130的上表面的内侧上形成电极层150。在导 电层140的上表面上形成电极层150的外侧。 电极层150可包括具有欧姆和反射特性的材料并用作籽层。 可在导电层140上形成电极层150的外周边部分。然而，实施方案不限于此。电
极层150可用作反射电极层并具有约50 %或更大的反射率。 电极层150可包括欧姆接触层、反射层和粘合层中的至少一种。 欧姆接触层可形成为层状或者多个图案状。欧姆接触层可包括金属材料和氧化物
材料中的至少一种。欧姆接触层可包括选自ITO、 IZO、 IZTO、 IAZO、 IGZO、 IGTO、 AZO、 ATO、
GZO、 IrOx、 RuOx、 Ru0x/IT0、 Ni/IrOx/Au、 Ni/IrOx/Au/ITO、 Pt、 Ni 、 Au、 Rh和Pd中的至少一
种。欧姆接触层可具有约io^ 约iym的厚度。然而，实施方案不限于此。反射层可形成
为至少一层并由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf以及由这些元素的选择性组 合所构成的材料中的至少一种形成。粘合层可形成为至少一层并由Ti、Au、Sn、Ni、Cr、Ga、 In、Bi、Cu、Ag和Ta以及由这些元素的选择性组合所构成的材料中的至少一种形成。电极 层150可用作镀敷工艺的籽层。籽层可由Ti、Cr、Ta、Cr/Au、Cr/Cu、Ti/Au、Ta/Cu以及Ta/ Ti/Cu中的至少一种形成。 电极层150可用作反射电极层并具有约50%或更大的反射率。
电极层150的厚度可等于或小于绝缘层145的厚度。 参考图5，在电极层150上形成导电支撑构件160。导电支撑构件160可具有预定 厚度，例如约30 ii m 约150 ii m，并可用作芯片的基础衬底。 导电支撑构件160可包括Cu、 Au、 Ni、 Mo、 Cu-W、以及载体晶片例如Si、 Ge、 GaAs、 ZnO、SiC、SiGe和GaN。导电支撑构件160可通过电镀方案形成或者可以板的形式制备。然 而，实施方案不限于此。 导电支撑构件160可在绝缘层145的内侧或者在绝缘层145的内侧和上表面上形 成。即，根据导电支撑构件160的厚度，导电支撑构件160可位于绝缘层145的内侧或者位 于绝缘层145上。然而，实施方案不限于此。 此外，芯片之间的边界区域162可用作相邻芯片的导电支撑构件160彼此间隔的 间隙。边界区域162可为沟道区域。在这种情况下，绝缘层145的外表面的延长线L1从导 电支撑构件160的外表面的延长线L2向外设置。此外，导电支撑构件160可彼此结合。
参考图5和6，在基底上设置导电支撑构件160之后，将衬底101移除。可使用物 理方法和/或化学方法移除衬底101。根据称为激光剥蚀(LLO)的物理方法，具有预定波长范围的激光辐照到衬底101上，这样衬底101与第一导电半导体层110分离。根据化学方
法，当另外的半导体层(例如缓冲层)在衬底101和第一导电半导体层110之间形成时，使
用湿蚀刻溶液移除缓冲层，所以衬底101与第一导电半导体层110分离。 参考图7，电极181在芯片单元中的发光结构135的第一导电半导体层110下形成
并具有预定图案。具体地，相对于发光结构135芯片之间的边界区域(即沟道区域)实施
电极形成工艺而无需实施隔离蚀刻工艺(例如ICP)，使得芯片制造工艺得到改善。 参考图8和9，将半导体发光器件100分为芯片单元。具体地，使用激光划片设备
将激光辐照到芯片之间的边界区域上，将芯片边界区域分开。然后，通过断开工艺来实施芯
片分离。即使导电支撑构件160已经彼此结合，但是导电支撑构件160可由于断开工艺期
间的压力而断开并彼此分开。 激光可辐照直至导电层140。由于导电层140可包括透明材料例如ITO，所以当激 光通过导电层140时没有碎屑或者片段产生，所以可防止在发光结构135的外壁中发生层 间短路。 在激光辐照期间，当冲击异常地施加于导电支撑构件160时，可由导电支撑构件 160产生片段或者碎屑。绝缘层145可防止碎屑或者片段朝向发光结构135移动，使得可防 止在发光结构135的外壁中发生层间短路。 绝缘层145必须具有至少10 ii m的厚度以防止碎屑或者片段朝向发光结构135的 外壁移动，该碎屑或者片段在激光划片工艺期间在异常冲击施加于导电支撑构件160时由 导电支撑构件160所产生。 根据激光划片工艺和断开工艺，芯片可彼此分开而无需对导电支撑构件160施加 冲击，所以可以以清洁状态来提供导电支撑构件160的侧面。 —种制造半导体发光器件的方法，该方法包括以下步骤使用化合物半导体层在 衬底上形成发光结构；沿发光结构上表面的周边部分形成导电层；在导电层上形成透明绝 缘层；在发光结构上表面的内侧上形成电极层；在电极层上形成导电支撑构件；和移除衬 底之后在发光结构下形成电极。 根据该实施方案，没有实施使用感应耦合等离子体(ICP)设备的MESA蚀刻工艺或 者隔离蚀刻工艺，所以芯片制造工艺可得到改善。 根据实施方案，可防止由导电支撑构件产生的金属碎屑朝向发光结构外侧移动。
根据实施方案，导电支撑构件与发光结构间隔开，所以可改善芯片可靠性并且可 简化制造工艺。 根据实施方案，可改善垂直半导体发光器件的可靠性。 根据实施方案，没有实施使用ICP设备的隔离蚀刻工艺，所以芯片制造工艺可得 到改善。此外，导电支撑构件的侧面未进行激光工艺，所以可防止由导电支撑构件产生碎屑。 该实施方案可提供半导体发光器件例如LED。
该实施方案可改善半导体发光器件的电学可靠性。
该实施方案可改善半导体发光器件的光效率。 根据该实施方案，封装有半导体发光器件的光源可用于照明、指示和显示等领域。
虽然已经参考大量说明性实施例描述了实施方案，但是应理解，本领域技术人员可设计很多的其它改变和实施方案，这些也将落入本公开的原理的精神和范围内。更具体 地，在说明书、附图和所附的权利要求的范围内，在本发明主题组合排列的构件和/或布置 中可能具有各种的变化和改变。除构件和/或布置的变化和改变之外，对本领域技术人员 而言，可替代的用途也会是显而易见的。
权利要求
一种半导体发光器件，包括含有多个化合物半导体层的发光结构；在所述发光结构上的电极层；在所述电极层上的导电支撑构件；沿所述发光结构上表面的周边部分所形成的导电层；和在所述导电层上的绝缘层。
2. 根据权利要求1所述的半导体发光器件，其中所述导电层的一部分与所述电极层接触。
3. 根据权利要求1所述的半导体发光器件，其中所述导电层和所述绝缘层具有带状、 环状和框状中的至少一种形状，并设置为连续图案。
4. 根据权利要求1所述的半导体发光器件，其中所述绝缘层的外侧面设置于所述导电 支撑构件侧面的外侧。
5. 根据权利要求1所述的半导体发光器件，其中所述绝缘层的厚度等于或小于所述导 电支撑构件的厚度。
6. 根据权利要求1所述的半导体发光器件，其中所述电极层包括欧姆接触层、反射层 和粘合层中的至少一种。
7. 根据权利要求1所述的半导体发光器件，包括在所述发光结构下面的电极。
8. 根据权利要求1所述的半导体发光器件，其中所述发光结构包括 第一导电半导体层；在所述第一导电半导体层上的有源层；禾口 在所述有源层和所述电极层之间的第二导电半导体层。
9. 根据权利要求l所述的半导体发光器件，其中所述导电层包括选自氧化铟锡(IT0)、 氧化铟锌(IZ0)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、氧化铟镓锌(IGZO)、氧化铟镓锡 (IGTO)、氧化铝锌(AZO)、氧化锑锡(ATO)、氧化镓锌(GZO) 、IrOx、RuOx、RuOx/ITO、Ni/IrOx/ Au和Ni/IrOx/Au/ITO中的至少一种。
10. —种半导体发光器件，包括包含第一导电半导体层、在所述第一导电半导体层上的有源层以及在所述有源层上的 第二导电半导体层的发光结构；在所述第二导电半导体层上的包含反射电极的电极层； 沿所述第二导电半导体层上表面的周边部分所形成的导电层； 沿所述导电层上表面的周边部分所形成的绝缘层；禾口 在所述第一导电半导体层下的电极。
11. 根据权利要求io所述的半导体发光器件，其中所述导电层与所述电极层接触并具有带状、环状和框状中的至少一种形状。
12. 根据权利要求IO所述的半导体发光器件，其中所述导电层和所述电极层包括选自 IT0、 IZ0、 IZT0、 IAZ0、 IGZ0、 IGT0、 AZ0、 AT0、 GZ0、 Ir0x、 Ru0x、 Ru0x/IT0、 Ni/Ir0x/Au和Ni/ Ir0x/Au/IT0中的至少一种，所述绝缘层包括选自Si02、Si3N4、Ti02和A1203中的至少一种。
13. 根据权利要求IO所述的半导体发光器件，其中所述绝缘层在不同于所述导电支撑 构件的上表面的平面上对齐。
14. 根据权利要求10所述的半导体发光器件，其中所述绝缘层的厚度为约10ym 约 100 m，并且所述绝缘层的厚度等于或小于所述导电支撑构件的厚度。
15. 根据权利要求IO所述的半导体发光器件，其中所述发光结构包括在所述第二导电 半导体层上的N型半导体层或者P型半导体层。
16. 根据权利要求IO所述的半导体发光器件，其中所述绝缘层的宽度为约10ym 约 20 m，并且所述绝缘层的宽度小于所述导电层的宽度。
17. 根据权利要求10所述的半导体发光器件，其中所述电极层接触所述绝缘层的至少 一个侧面。
18. —种半导体发光器件，包括 包含多个化合物半导体层的发光结构； 在所述发光结构上的电极层；沿所述发光结构上表面的周边部分所形成的透明导电层； 沿所述透明导电层上表面的周边部分所形成的透明绝缘层； 在所述电极层上的导电支撑构件；禾口 在所述发光结构下的电极。
19. 根据权利要求18所述的半导体发光器件，其中所述发光结构包括N型半导体层； 在所述N型半导体层上的有源层；禾口在所述有源层上的P型半导体层。
20. 根据权利要求18所述的半导体发光器件，其中所述透明绝缘层和所述电极层沿所 述导电支撑构件和所述发光结构之间的周边部分设置。
全文摘要
本发明公开了一种半导体发光器件。所述半导体发光器件包括包含多个化合物半导体层的发光结构、在发光结构上的电极层、在电极层上的导电支撑构件、沿发光结构上表面的周边部分形成的导电层、以及在导电层上的绝缘层。
文档编号H01L33/44GK101728471SQ200910207049
公开日2010年6月9日 申请日期2009年10月27日 优先权日2008年10月27日
发明者丁焕熙 申请人:Lg伊诺特有限公司