专利名称：绝缘栅双极型晶体管芯片制造方法及装置的制作方法
技术领域：
本发明涉及半导体电力电子器件制造领域，尤其是涉及一种绝缘栅双极型晶体管 芯片制造方法及一种绝缘栅双极型晶体管芯片制造方法装置。
背景技术：
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件是当前 国际上新型电力电子器件中最重要的代表性器件之一，广泛应用于电机控制、工业调速、家 用电器、照明、网络通信、计算机、汽车电子、国防、航空航天等多个领域，是现代电力电子技 术的基础核心器件。IGBT是一个包括设计、制造、封装(含模块)、测试、应用等在内的一个完整的 产业链，其中IGBT芯片的加工制造是产业链中最重要的环节之一。目前，国际上IGBT 器件的主流设计技术大都采用NPT(非穿通型，Non-punch-through)或SPT(软穿通型， Soft-punch-through)结构，而与之相对应的通行IGBT芯片制造方法都是先完成芯片已抛 光的正面的全部工艺，然后再完成减薄、注入、退火、背金等未抛光的背面加工工艺。然而由 于减薄后的硅片(即硅衬底)已非常薄(如中低压IGBT器件，要求硅衬底厚度必须减薄到 70 150um甚至更薄)，导致后续的背面注入、退火、背金、清洗等一系列加工过程中极易产 生硅衬底的变形、翘曲、破片等严重影响产品良率和加工效率的问题，从而大大增加了 IGBT 芯片的制造难度。除此之外，芯片背面的P型离子深结注入还必须要有专用高能大束流离子注入机 才能完成，且注入后的P型离子注入层中的杂质，如硼、砷、磷等元素的激活也是一个技术 难点。现有技术中，为解决上述技术问题并完成相应的工艺加工，需要购置价格高昂的 超薄片减薄机、高能大束流离子注入机等专业设备，还需要有专门用于超薄片处理的工夹 具和传送系统，也就是说，现有的IGBT芯片制造方法的实现难度较大，会耗费大量的资源。现以具体工艺为例进行说明，具体处理流程请参见图1 步骤101、准备硅衬底；步骤102、对硅衬底的正面进行P阱注入及P阱扩散操作；步骤103、对进行P阱注入及P阱扩散操作后的正面进行氧化层腐蚀、沟槽腐蚀、栅 氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积；步骤104、对硅衬底的背面进行研磨与抛光、P型离子注入与退火、及金属层溅积、 合金操作，生成IGBT芯片。如图1所示流程，步骤101在实施时，准备一个如图2所示的硅衬底。步骤102在 实施时，在图2所示的硅衬底上进行P阱注入及P阱扩散操作，P阱注入及P阱扩散是半导 体杂质注入或扩散的一种具体实例，进行P阱注入及P阱扩散操作后的硅衬底如图3所示。 步骤103在实施时，对进行P阱注入及P阱扩散操作后的正面进行腐蚀、栅氧化、多晶溅积、 源扩散、接触孔腐蚀及金属与钝化层溅积操作后，操作后的硅衬底及其正面的附加层如金属与钝化层，如图4所示，其中，金属为铝，在P阱注入及P阱扩散区域设置了源区、沟槽以 及保护环，当然也可以不设置沟槽，本例中使用设置沟槽的硅衬底。步骤104在实施时，如 图5所示，在硅衬底的背面进行研磨与抛光后，增加了 P型离子注入层与金属层(与正面的 金属层区分，也叫背金层)，本例中，背金层为钛Ti/镍Ni/银Ag背金层。
发明内容
本发明实施例提供了一种绝缘栅双极型晶体管芯片制造方法，用于解决现有技术 提供的IGBT芯片制造方法影响产品良率和加工效率，实现难度较大，会耗费大量的资源的 问题，该方法包括在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；对所述硅衬底未研磨或抛光的背面进行研磨或抛光；并在背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支 撑片或支撑层；对背面增加有所述衬底支撑片或支持层的硅衬底的正面进行腐蚀处理；控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在硅衬底中生成P 型离子扩散层；对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理，生成绝缘栅双 极型晶体管芯片。较佳的，对背面增加有所述衬底支撑片或支持层的硅衬底的正面进行腐蚀处理， 包括对背面增加有所述衬底支撑片或支持层的硅衬底的正面依次进行氧化层腐蚀、沟 槽腐蚀、栅氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。较佳的，所述对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理， 包括对生成P型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层 溅积、合金操作。较佳的，在背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的 衬底支撑片或支撑层，包括增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑片或支撑层。较佳的，所述衬底支撑片中掺杂有硼、磷和砷元素。较佳的，增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑 片或支撑层，包括利用硅键合SDB技术增加硅片作为所述衬底支撑片或支撑层；和/或利用薄膜溅积CVD Poly技术增加硅薄膜作为所述衬底支撑片或支撑层。较佳的，控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在硅衬底 中生成P型离子扩散层，包括通过加热操作控制所述P型离子扩散层的深度。较佳的，所述P型离子扩散层的深度由所述加热操作的温度及加热时间确定。本发明实施例还提供了另外一种绝缘栅双极型晶体管芯片制造方法，用于解决现 有技术提供的IGBT芯片制造方法影响产品良率和加工效率，实现难度较大，会耗费大量的资源的问题，包括在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；对进行半导体杂质注入或扩散操作后的正面进行腐蚀处理；对所述硅衬底未研磨或抛光的背面进行研磨或抛光；并在背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支 撑片或支撑层；控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在硅衬底中生成P 型离子扩散层；对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理，生成绝缘栅双 极型晶体管芯片。较佳的，对进行半导体杂质注入或扩散操作后的正面进行腐蚀处理，包括对进行半导体杂质注入或扩散操作后的正面依次进行氧化层腐蚀、沟槽腐蚀、栅 氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。较佳的，所述对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理， 包括对生成P型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层 溅积、合金操作。较佳的，在背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的 衬底支撑片或支撑层，包括增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑片或支撑层。较佳的，控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在硅衬底 中生成P型离子扩散层，包括通过加热操作控制所述P型离子扩散层的深度。本发明实施例还提供了一种绝缘栅双极型晶体管芯片制造装置，用于解决现有技 术提供的IGBT芯片制造方法影响产品良率和加工效率，实现难度较大，会耗费大量的资源 的问题，包括第一扩散单元，用于在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩 散操作；第一增加单元，用于对所述硅衬底未研磨或抛光的背面进行研磨或抛光，并在背 面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑 层；第一处理单元，用于对背面增加有所述衬底支撑片或支持层的硅衬底的正面进行 腐蚀处理；第二扩散单元，用于控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩 散，在硅衬底中生成P型离子扩散层；第一封装单元，用于对生成P型离子扩散层的衬底支撑片或支持层进行外层封装 处理，生成绝缘栅双极型晶体管芯片。较佳的，所述第一处理单元进一步用于对背面增加有所述衬底支撑片或支持层 的硅衬底的正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。较佳的，所述第一封装单元进一步用于对生成P型离子扩散层的衬底支撑片或 支持层依次进行研磨或抛光，以及金属层溅积、合金操作。较佳的，所述第一增加单元进一步用于增加电阻率不高于预设电阻率值的硅片 和/或硅薄膜作为所述衬底支撑片或支撑层。较佳的，所述第二扩散单元进一步用于通过加热操作控制所述P型离子扩散层 的深度。本发明实施例还提供了一种绝缘栅双极型晶体管芯片制造装置，用于解决现有技 术提供的IGBT芯片制造方法影响产品良率和加工效率，实现难度较大，会耗费大量的资源 的问题，包括第三扩散单元，用于在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩 散操作；第二处理单元，用于对进行半导体杂质注入或扩散操作后的正面进行腐蚀处理；第二增加单元，用于对所述硅衬底未研磨或抛光的背面进行研磨或抛光，并在背 面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑 层；第四扩散单元，用于控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩 散，在硅衬底中生成P型离子扩散层；第二封装单元，用于对生成P型离子扩散层的衬底支撑片或支持层进行外层封装 处理，生成绝缘栅双极型晶体管芯片。较佳的，所述第二处理单元进一步用于对进行半导体杂质注入或扩散操作后的 正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属 与钝化层溅积处理。较佳的，所述第二封装单元进一步用于对生成P型离子扩散层的衬底支撑片或 支持层依次进行研磨或抛光，以及金属层溅积、合金操作。所述第二增加单元进一步用于增加电阻率不高于预设电阻率值的硅片和/或硅 薄膜作为所述衬底支撑片或支撑层。较佳的，所述第四扩散单元进一步用于通过加热操作控制所述P型离子扩散层 的深度。在本发明实施例中，并不像现有技术中提到的，将硅衬底正面的所有工艺加工操 作完成后再进行背面的操作，而是在对硅衬底中已研磨或抛光的正面进行半导体杂质注入 或扩散操作后即对硅衬底的背面进行操作，在背面研磨或抛光后的硅衬底的背面增加电阻 率不高于预设电阻率值的衬底支撑片或支撑层，之后再转到背面增加有所述衬底支撑片或 支持层的硅衬底的正面进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与腐蚀、源扩散、接触 孔腐蚀及金属与钝化层溅积等相关操作，此时，由于衬底支撑片或支持层的存在，对背面抛 光后的硅衬底支撑及加厚，就可以避免在减薄后超薄的硅衬底上进行后续工艺加工带来的 极易产生硅衬底的变形、翘曲、破片等严重影响产品良率和加工效率的问题，能够在一定程 度上降低了 IGBT芯片的制造难度。并且，由于不需要在减薄后超薄的硅衬底上进行后续工 艺加工，也就不需要利用价格高昂的超薄片减薄机以及专门用于超薄片处理的工夹具和传送系统，能够节约大量的资源。进一步，在本发明实施例中，控制背面增加的衬底支撑片或支持层向硅衬底进行 扩散，在硅衬底中生成的P型离子扩散层与现有技术中利用专用高能大束流离子注入机注 入的P型离子注入层相比，提供的功能作用完全相同，但是不需要利用价格昂贵的专用高 能大束流离子注入机，节约大量的资源，另外，衬底支撑片中掺杂的硼、磷和砷元素等杂质 能够扩散过程中被激活，能够解决现有技术中提到的杂质难激活的问题。
图1是背景技术提供的IGBT芯片制造方法的具体流程图；图2、图3、图4及图5是背景技术IGBT芯片制造方法在实例中各步骤对应的状态 图；图6是本发明实施例提供的一种IGBT芯片制造方法的具体流程图；图7是本发明实施例提供的IGBT芯片制造方法制作芯片的具体实施例对应的流 程图；图8、图9及图10是本发明实施例提供的IGBT芯片制造方法在实例中各步骤对应 的状态图；图11是本发明实施例提供的另外一种IGBT芯片制造方法的具体流程图；图12是本发明实施例提供的一种IGBT芯片制造装置的结构示意图；图13是本发明实施例提供的另外一种IGBT芯片制造装置的结构示意图。
具体实施例方式为解决现有技术提供的IGBT芯片制造方法影响产品良率和加工效率，实现难度 较大，会耗费大量的资源的问题，本发明实施例提供了一种IGBT芯片制造方法，具体处理 流程如图6所示，包括步骤601、在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；步骤602、对硅衬底未研磨或抛光的背面进行研磨或抛光，并在背面研磨或抛光后 的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑层；步骤603、对背面增加有衬底支撑片或支持层的硅衬底的正面进行腐蚀处理；步骤604、控制背面增加的衬底支撑片或支持层向硅衬底进行扩散，在硅衬底中生 成P型离子扩散层；步骤605、对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理，生成 绝缘栅双极型晶体管芯片。如图6所示流程，步骤601在实施之后，不再继续对硅衬底的正面进行操作，而是 转到步骤602，对硅衬底的背面进行操作。如图6所示流程，步骤602在实施时，可以有多种实施方式用于增加电阻率不高于 预设电阻率值的衬底支撑片或支撑层，本例中提供了一种较佳的实施例为增加电阻率不 高于预设电阻率值的硅片和/或硅薄膜作为衬底支撑片或支撑层。当采用硅片和/或硅薄 膜作为衬底支撑片或支撑层时，较佳的，预设电阻率值可以取值为0. 005Q/cm，在具体实施 时，预设电阻率值可以根据实际情况取不同的值。当然，在具体实施时还可能存在其他较佳的实施例，能够为抛光后的硅衬底提供衬底支撑片或支撑层即可。实施时，衬底支撑片或支 撑层中掺杂有硼、磷和砷等元素。增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作 为衬底支撑片或支撑层能够提高衬底支撑片或支撑层的可支撑度。在实施时，可以有多种实施方式增加电阻率不高于预设电阻率值的硅片和/或硅 薄膜作为衬底支撑片或支撑层，在本发明实施例中提供了几种较优的实施方式，例如，可以 利用SDB(SiliCOn Wafer Direct Bonding，硅键合)技术增加硅片，也可以利用薄膜溅积 CVD Poly (Chemical Vapor Deposition Poly，薄膜溅积)技术增加硅薄膜，还可以结合SDB 技术与CVD Poly技术生成衬底支撑片，当然，在实施时，还可以采用其他技术，能够实现增 加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为衬底支撑片或支撑层的目的即可。如步骤602中提到的，增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为 衬底支撑片或支撑层之后，转到步骤603对背面增加有衬底支撑片或支持层的硅衬底的正 面进行腐蚀处理，通常是依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与腐蚀、源扩 散、接触孔腐蚀及金属与钝化层溅积处理，此时，由于衬底支撑片或支撑层的存在，对背面 研磨或抛光后的硅衬底支撑及加厚，就可以避免在减薄后超薄的硅衬底上进行后续工艺加 工带来的极易产生硅衬底的变形、翘曲、破片等严重影响产品良率和加工效率的问题，能够 在一定程度上降低了 IGBT芯片的制造难度。并且，由于不需要在减薄后超薄的硅衬底上进 行后续工艺加工，也就不需要利用价格高昂的超薄片减薄机以及专门用于超薄片处理的工 夹具和传送系统，能够节约大量的资源。步骤604在实施时，控制背面增加的衬底支撑片或支持层向硅衬底进行扩散，在 硅衬底中生成P型离子扩散层，在本例中，由于衬底支撑片或支持层与硅衬底是紧密接触 的，本领域技术人员公知，相接触的一侧分子或原子是不停运动的，就可以形成扩散现象， 但是，常温下的扩散现象通常是较缓慢的，为方便在短时间内形成需要的P型离子扩散层， 可以在步骤604实施时进行加热操作，加快扩散速度。当然，在具体实施时，也可能存在其 他操作，也能够控制生成的P型离子扩散层的深度，具体采用哪种操作根据具体情况而定。 在一个实施例中，采用加热操作控制P型离子扩散层的深度，可以通过控制加热操作的温 度及加热时间确定P型离子扩散层的深度。实施时，步骤603及步骤604之间并不存在绝对的执行顺序，先执行步骤603再执 行步骤604或先执行步骤604再执行步骤603均可。在本发明实施例中，步骤604生成的P型离子扩散层与现有技术中利用专用高 能大束流离子注入机注入的P型离子注入层相比，提供的功能作用完全相同，但是不需要 利用价格昂贵的专用高能大束流离子注入机，节约大量的资源，另外，衬底支撑片中掺杂的 硼、磷和砷元素等杂质能够扩散过程中被激活，能够解决现有技术中提到的杂质难激活的 问题。步骤605在实施时，对生成P型离子扩散层的衬底支撑片或支持层进行外层封装 处理，通常是依次进行磨或抛光，以及金属层溅积、合金操作。为更简洁明确地表明本发明实施例提供的IGBT芯片制作方法与现有技术的区 别，本发明实施例以与背景技术实施例中相同的芯片规格为例进行制造，具体步骤如图7 所示步骤701、准备硅衬底；
步骤702、对硅衬底的正面进行P阱注入及P阱扩散操作；步骤703、对硅衬底的背面进行研磨与抛光，利用SDB技术增加硅片作为衬底支撑 片；步骤704、对进行P阱注入及P阱扩散操作后的正面进行氧化层腐蚀、沟槽腐蚀、栅 氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理；步骤705、利用衬底支撑片对硅衬底进行扩散操作，在硅衬底中生成P型离子扩散 层；步骤706、对生成P型离子扩散层的衬底支撑片或支持层进行研磨或抛光，以及金 属层溅积、合金操作，生成IGBT芯片。步骤701及步骤702与现有技术完全相同，对应的参照图分别为图2及图3。步 骤703在实施时，请参见图8，在在抛光后的背面，增加了一层较厚的衬底支撑片，当然，步 骤703在实施时，也可以采用CVD Poly技术增加硅薄膜作为衬底支撑片。步骤704在实施 时，请参见图9，可以看出，步骤704涉及的工艺加工及生成的各部件均在增加了衬底支撑 片的硅衬底上进行，其他部件名称与背景技术中提到的相同。另外，步骤705在实施时，在 图9中，可以看出，衬底支撑片在硅衬底中进行扩散，生成了 P型离子扩散层。步骤706在 实施时，参见图10，在衬底支撑片不与硅衬底相连的一侧进行研磨及金属层溅积操作后，生 成所设计的IGBT芯片。对比图1及图7所流程，可以明显看出，两个流程中各步骤的执行顺序不同，且在 图7所示流程中增加了衬底支撑片，并利用衬底支撑片在硅衬底中进行扩散，生成了 P型离 子扩散层，并不需要专用高能大束流离子注入机、超薄片减薄机、专门用于超薄片处理的工 夹具和传送系统。基于同一发明构思，本发明实施例还提供了一种绝缘栅双极型晶体管芯片制造， 具体处理流程如图11所示，包括步骤1101、在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；步骤1102、对进行半导体杂质注入或扩散操作后的正面进行腐蚀处理；步骤1103、对硅衬底未研磨或抛光的背面进行研磨或抛光，并在背面研磨或抛光 后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑层；步骤1104、控制背面增加的衬底支撑片或支持层向硅衬底进行扩散，在硅衬底中 生成P型离子扩散层；步骤1105、对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理，生 成绝缘栅双极型晶体管芯片。如图11所示流程，步骤1102在实施时，通常对进行半导体杂质注入或扩散操作后 的正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金 属与钝化层溅积处理。步骤1103在实施时，可以有多种实施方式用于增加电阻率不高于预设电阻率值 的衬底支撑片或支撑层，本例中提供了一种较佳的实施例为增加电阻率不高于预设电阻 率值的硅片和/或硅薄膜作为衬底支撑片或支撑层。当采用硅片和/或硅薄膜作为衬底支 撑片或支撑层时，较佳的，预设电阻率值可以取值为0. 005 Ω/cm，在具体实施时，预设电阻 率值可以根据实际情况取不同的值。当然，在具体实施时还可能存在其他较佳的实施例，能够为抛光后的硅衬底提供衬底支撑片或支撑层即可。实施时，衬底支撑片或支撑层中掺杂 有硼、磷和砷等元素。增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为衬底支撑 片或支撑层能够提高衬底支撑片或支撑层的可支撑度。在实施时，可以有多种实施方式增加电阻率不高于预设电阻率值的硅片和/或硅 薄膜作为衬底支撑片或支撑层，在本发明实施例中提供了几种较优的实施方式，例如，可以 利用SDB技术增加硅片，也可以利用薄膜溅积CVD Poly技术增加硅薄膜，还可以结合SDB 技术与CVD Poly技术生成衬底支撑片，当然，在实施时，还可以采用其他技术，能够实现增 加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为衬底支撑片或支撑层的目的即可。步骤1104在实施时，控制背面增加的衬底支撑片或支持层向硅衬底进行扩散，在 硅衬底中生成P型离子扩散层，但是，常温下的扩散现象通常是较缓慢的，为方便在短时间 内形成需要的P型离子扩散层，可以在步骤1104实施时进行加热操作，加快扩散速度。当 然，在具体实施时，也可能存在其他操作，也能够控制生成的P型离子扩散层的深度，具体 采用哪种操作根据具体情况而定。在一个实施例中，采用加热操作控制P型离子扩散层的 深度，可以通过控制加热操作的温度及加热时间确定P型离子扩散层的深度。步骤1105在实施时，对生成P型离子扩散层的衬底支撑片或支持层进行外层封装 处理，通常对生成P型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属 层溅积、合金操作。基于同一发明构思，本发明实施例还提供了一种绝缘栅双极型晶体管芯片制造装 置，具体结构如图12所示，包括第一扩散单元1201，用于在对硅衬底中已研磨或抛光的正面进行半导体杂质注入 或扩散操作；第一增加单元1202，用于对硅衬底未研磨或抛光的背面进行研磨或抛光，并在 背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑 层；第一处理单元1203，用于对背面增加有衬底支撑片或支持层的硅衬底的正面进行 腐蚀处理；第二扩散单元1204，用于控制背面增加的衬底支撑片或支持层向硅衬底进行扩 散，在硅衬底中生成P型离子扩散层；第一封装单元1205，用于对生成P型离子扩散层的衬底支撑片或支持层进行外层 封装处理，生成绝缘栅双极型晶体管芯片。在一个实施例中，如图12所示装置，第一处理单元1203可以进一步用于对背面 增加有所述衬底支撑片或支持层的硅衬底的正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、 多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。在一个实施例中，如图12所示装置，第一封装单元1205可以进一步用于对生成 P型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层溅积、合金操作。在一个实施例中，如图12所示装置，第一增加单元1202可以进一步用于增加电 阻率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑片或支撑层。在一个实施例中，如图12所示装置，第二扩散单元1204可以进一步用于通过加 热操作控制所述P型离子扩散层的深度。
基于同一发明构思，本发明实施例还提供了一种绝缘栅双极型晶体管芯片制造装 置，具体结构如图13所示，包括第三扩散单元1301，用于在对硅衬底中已研磨或抛光的正面进行半导体杂质注入 或扩散操作；第二处理单元1302，用于对进行半导体杂质注入或扩散操作后的正面进行腐蚀处 理；第二增加单元1303，用于对硅衬底未研磨或抛光的背面进行研磨或抛光，并在 背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑 层；第四扩散单元1304，用于控制背面增加的衬底支撑片或支持层向硅衬底进行扩 散，在硅衬底中生成P型离子扩散层；第二封装单元1305，用于对生成P型离子扩散层的衬底支撑片或支持层进行外层 封装处理，生成绝缘栅双极型晶体管芯片。在一个实施例中，如图13所示装置，第二处理单元1302可以进一步用于对进行 半导体杂质注入或扩散操作后的正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与 腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。在一个实施例中，如图13所示装置，第二封装单元1305可以进一步用于对生成 P型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层溅积、合金操作。在一个实施例中，如图13所示装置，第二增加单元1303可以进一步用于增加电 阻率不高于预设电阻率值的硅片和/或硅薄膜作为衬底支撑片或支撑层。在一个实施例中，如图13所示装置，第四扩散单元1304可以进一步用于通过加 热操作控制所述P型离子扩散层的深度。在本发明实施例中，并不像现有技术中提到的，将硅衬底正面的所有工艺加工操 作完成后再进行背面的操作，而是在对硅衬底中已研磨或抛光的正面进行半导体杂质注入 或扩散操作后即对硅衬底的背面进行操作，在背面研磨或抛光后的硅衬底的背面增加电阻 率不高于预设电阻率值的衬底支撑片或支撑层，之后再转到背面增加有所述衬底支撑片或 支持层的硅衬底的正面进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与腐蚀、源扩散、接触 孔腐蚀及金属与钝化层溅积等相关操作，此时，由于衬底支撑片或支持层的存在，对背面抛 光后的硅衬底支撑及加厚，就可以避免在减薄后超薄的硅衬底上进行后续工艺加工带来的 极易产生硅衬底的变形、翘曲、破片等严重影响产品良率和加工效率的问题，能够在一定程 度上降低了 IGBT芯片的制造难度。并且，由于不需要在减薄后超薄的硅衬底上进行后续工 艺加工，也就不需要利用价格高昂的超薄片减薄机以及专门用于超薄片处理的工夹具和传 送系统，能够节约大量的资源。进一步，在本发明实施例中，控制背面增加的衬底支撑片或支持层向硅衬底进行 扩散，在硅衬底中生成的P型离子扩散层与现有技术中利用专用高能大束流离子注入机注 入的P型离子注入层相比，提供的功能作用完全相同，但是不需要利用价格昂贵的专用高 能大束流离子注入机，节约大量的资源，另外，衬底支撑片中掺杂的硼、磷和砷元素等杂质 能够扩散过程中被激活，能够解决现有技术中提到的杂质难激活的问题。显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变形属于本发明权利要求及其等同技术范围之 内，则本发明也意图包含这些改动和变形在内。
权利要求
1.一种绝缘栅双极型晶体管芯片制造方法，其特征在于，包括在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；对所述硅衬底未研磨或抛光的背面进行研磨或抛光；并在背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片 或支撑层；对背面增加有所述衬底支撑片或支持层的硅衬底的正面进行腐蚀处理；控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在硅衬底中生成P型离 子扩散层；对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理，生成绝缘栅双极型 晶体管芯片。
2.如权利要求1所述的方法，其特征在于，对背面增加有所述衬底支撑片或支持层的 硅衬底的正面进行腐蚀处理，包括对背面增加有所述衬底支撑片或支持层的硅衬底的正面依次进行氧化层腐蚀、沟槽腐 蚀、栅氧化、多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。
3.如权利要求1所述的方法，其特征在于，所述对生成P型离子扩散层的衬底支撑片或 支持层进行外层封装处理，包括对生成P型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层溅 积、合金操作。
4.如权利要求1所述的方法，其特征在于，在背面研磨或抛光后的硅衬底的背面增加 电阻率不高于预设电阻率值的衬底支撑片或支撑层，包括增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑片或支撑层。
5.如权利要求4所述的方法，其特征在于，所述衬底支撑片中掺杂有硼、磷和砷元素。
6.如权利要求4所述的方法，其特征在于，增加电阻率不高于预设电阻率值的硅片和 /或硅薄膜作为所述衬底支撑片或支撑层，包括利用硅键合SDB技术增加硅片作为所述衬 底支撑片或支撑层；和/或利用薄膜溅积CVD Poly技术增加硅薄膜作为所述衬底支撑片或支撑层。
7.如权利要求1所述的方法，其特征在于，控制背面增加的所述衬底支撑片或支持层 向硅衬底进行扩散，在硅衬底中生成P型离子扩散层，包括通过加热操作控制所述P型离 子扩散层的深度。
8.如权利要求7所述的方法，其特征在于，所述P型离子扩散层的深度由所述加热操作 的温度及加热时间确定。
9.一种绝缘栅双极型晶体管芯片制造方法，其特征在于，包括在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；对进行半导体杂质注入或扩散操作后的正面进行腐蚀处理；对所述硅衬底未研磨或抛光的背面进行研磨或抛光；并在背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片 或支撑层；控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在硅衬底中生成P型离 子扩散层；对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处理，生成绝缘栅双极型 晶体管芯片。
10.如权利要求9所述的方法，其特征在于，对进行半导体杂质注入或扩散操作后的正 面进行腐蚀处理，包括对进行半导体杂质注入或扩散操作后的正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、 多晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。
11.如权利要求9所述的方法，其特征在于，所述对生成P型离子扩散层的衬底支撑片 或支持层进行外层封装处理，包括对生成P型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层溅 积、合金操作。
12.如权利要求9所述的方法，其特征在于，在背面研磨或抛光后的硅衬底的背面增加 电阻率不高于预设电阻率值的衬底支撑片或支撑层，包括增加电阻率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑片或支撑层。
13.如权利要求1所述的方法，其特征在于，控制背面增加的所述衬底支撑片或支持层 向硅衬底进行扩散，在硅衬底中生成P型离子扩散层，包括通过加热操作控制所述P型离 子扩散层的深度。
14.一种绝缘栅双极型晶体管芯片制造装置，其特征在于，包括第一扩散单元，用于在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；第一增加单元，用于对所述硅衬底未研磨或抛光的背面进行研磨或抛光，并在背面研 磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑层；第一处理单元，用于对背面增加有所述衬底支撑片或支持层的硅衬底的正面进行腐蚀 处理；第二扩散单元，用于控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在 硅衬底中生成P型离子扩散层；第一封装单元，用于对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处 理，生成绝缘栅双极型晶体管芯片。
15.如权利要求14所述的装置，其特征在于，所述第一处理单元进一步用于对背面增 加有所述衬底支撑片或支持层的硅衬底的正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、多 晶溅积与腐蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。
16.如权利要求14所述的装置，其特征在于，所述第一封装单元进一步用于对生成P 型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层溅积、合金操作。
17.如权利要求14所述的装置，其特征在于，所述第一增加单元进一步用于增加电阻 率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑片或支撑层。
18.如权利要求14所述的装置，其特征在于，所述第二扩散单元进一步用于通过加热 操作控制所述P型离子扩散层的深度。
19.一种绝缘栅双极型晶体管芯片制造装置，其特征在于，包括第三扩散单元，用于在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作；第二处理单元，用于对进行半导体杂质注入或扩散操作后的正面进行腐蚀处理；第二增加单元，用于对所述硅衬底未研磨或抛光的背面进行研磨或抛光，并在背面研 磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑层；第四扩散单元，用于控制背面增加的所述衬底支撑片或支持层向硅衬底进行扩散，在 硅衬底中生成P型离子扩散层；第二封装单元，用于对生成P型离子扩散层的衬底支撑片或支持层进行外层封装处 理，生成绝缘栅双极型晶体管芯片。
20.如权利要求19所述的装置，其特征在于，所述第二处理单元进一步用于对进行半 导体杂质注入或扩散操作后的正面依次进行氧化层腐蚀、沟槽腐蚀、栅氧化、多晶溅积与腐 蚀、源扩散、接触孔腐蚀及金属与钝化层溅积处理。
21.如权利要求19所述的装置，其特征在于，所述第二封装单元进一步用于对生成P 型离子扩散层的衬底支撑片或支持层依次进行研磨或抛光，以及金属层溅积、合金操作。
22.如权利要求19所述的装置，其特征在于，所述第二增加单元进一步用于增加电阻 率不高于预设电阻率值的硅片和/或硅薄膜作为所述衬底支撑片或支撑层。
23.如权利要求19所述的装置，其特征在于，所述第四扩散单元进一步用于通过加热 操作控制所述P型离子扩散层的深度。
全文摘要
本发明公开了一种IGBT芯片制造方法在对硅衬底中已研磨或抛光的正面进行半导体杂质注入或扩散操作，在背面研磨或抛光后的硅衬底的背面增加电阻率不高于预设电阻率值的衬底支撑片或支撑层；对背面增加有衬底支撑片或支持层的硅衬底的正面进行腐蚀处理；控制背面增加的衬底支撑片或支持层进行扩散，在硅衬底中生成P型离子扩散层，并进行外层封装处理，生成绝缘栅双极型晶体管芯片。本发明还公开了另外一种IGBT芯片制造方法及两种IGBT芯片制造装置。采用本发明可以解决现有技术提供的IGBT芯片制造方法影响产品良率和加工效率，实现难度较大，会耗费大量的资源的问题。
文档编号H01L21/331GK102110605SQ200910243499
公开日2011年6月29日 申请日期2009年12月24日 优先权日2009年12月24日
发明者赵亚民 申请人:北大方正集团有限公司, 深圳方正微电子有限公司