专利名称：半导体封装及包括半导体封装的等离子体显示器件的制作方法
技术领域：
本发明涉及一种半导体封装及包括该半导体封装的等离子体显示器件，更具体 地，涉及一种具有优良的散热性能和优良的接地稳定性的半导体封装及包括该半导 体封装 的等离子体显示器件。
背景技术：
半导体封装正变得微型化和高度集成，并且半导体封装的结构根据包括在半导体 封装中的半导体芯片改善的性能而多样地改变。常规的膜上芯片(chip on film, C0F)半 导体封装表示这样的封装，该封装中至少一个半导体芯片附接到具有膜形状且其上形成有 信号线的柔性基板。这种COF半导体封装因为其柔性而被广泛地使用，并且因为不需要 印刷电路板(PCB)而具有简单的结构，而且COF半导体封装重量轻、薄且便宜，还适于引线 (lead)间的精细节距。COF半导体封装可以用于等离子体显示器件。一般而言，等离子体显示器件通过 气体放电实现预定图像，且包括例如布置成矩阵图案的多个显示单元和在显示单元中产生 放电的多个放电电极。而且，COF半导体封装可以设置在显示面板与组成信号发生器的电 路板之间，以便改变驱动信号且传送信号。然而，显示面板的结构现在正变得高度复杂和精 密，具体地，随着显示面板发展为全高清(HD)水平，显示单元的数量显著地增加。因此，COF 半导体封装的产量与分配到每个显示单元的电极的数量成比例地显著增加，从而需要用于 进行散热以防止恶化。而且，为了获得高的精度级和多功能性而使用了许多电路单元，因此 需要能够抵挡外部噪音且稳定地接地的新型封装结构。
发明内容
本发明提供了一种具有优良的散热性能和接地稳定性的半导体封装以及包括该 半导体封装的等离子体显示器件。根据本发明的一个方面，提供了一种半导体封装，该半导体封装包括膜基板，在 电路板与显示面板之间传送信号；半导体芯片，电连接到膜基板；加固板，膜基板和半导体 芯片直接附着到该加固板，且该加固板提供浮置接地；以及连接件，电连接加固板与半导体 芯片的接地电极以及电连接加固板与膜基板的接地电极。半导体芯片可以通过在半导体芯片与加固板之间设置导电附着层而附着到加固 板。连接件可以包括导线或者导电凸块。膜基板可以具有层叠结构，该层叠结构具有基膜、导电图案和辐射盖件，其中基膜 附着到加固板，导电图案设置在基膜上，辐射盖件覆盖导电图案。加固板可以包括比导电图案厚的金属板。根据本发明的另一个方案，提供了一种等离子体显示器件，该等离子体显示器件 包括等离子体显示面板，经由气体放电实现图像；至少一个电路板，产生等离子体显示面板的驱动信号；半导体封装，包括膜基板，在至少一个电路板与等离子体显示面板之间传送 信号；半导体芯片，电连接到膜基板；加固板，膜基板和半导体芯片直接附着到该加固板， 且该加固板提供浮置接地；以及连接件，电连接加固板与半导体芯片的接地电极以及电连 接加固板与膜基板的接地电极；以及底架，包括至少一个第一结合凸起，用于安装半导体封 装，其中至少一个第一结合凸起从底架突出。半导体芯片可以通过在半导体芯片与加固板之间设置导电附着层而直接附着到 加固板。连接件可以包括接合线或者导电凸块。膜基板可以具有层叠结构，该层叠结构具有基膜、导电图案和辐射盖件，其中基膜 附着到加固板，导电图案设置在基膜上，辐射盖件覆盖导电图案。加固板可以包括比导电图案厚的金属板。等离子体显示器件还可以包括形成在加固板中用于位置固定的至少一个连接孔； 以及结合件，穿透至少一个连接孔且结合到至少一个第一接合凸起。等离子体显示面板还可以包括形成在电路板中用于位置固定的至少一个连接孔； 第二结合凸起，在与至少一个连接孔对准的位置处从底架突出；以及结合件，穿透至少一个 连接孔且结合到第二结合凸起。等离子体显示器件还可以包括连接到膜基板的端子的连接器，其中该连接器形成 在电路板上。
通过参考附图详细描述本发明的示范性实施例，本发明的以上及其他特征和优点 将变得更明显，附图中图1是根据本发明的实施例，包括在半导体封装中的膜上芯片(COF)基板的平面 图；图2是根据本发明的实施例，包括图1的COF基板的半导体封装的平面图；图3是根据本发明的实施例，沿图2的线III-III剖取的半导体封装的垂直截面 图；图4是根据比较例1的半导体封装的垂直截面图；图5是根据比较例2的半导体封装的垂直截面图；以及图6是根据本发明的实施例的等离子体显示器件的分解透视图。
具体实施例方式下面将参考附图更充分地描述本发明，附图中示出了本发明的示范性实施例。图1是根据本发明的实施例，包括在半导体封装中的膜上芯片(COF)基板150的 平面图。半导体芯片(未示出)安装在COF基板150上由点线指示的位置S处，从而形成 COF半导体封装。例如，COF基板150设置在构成信号发生器的电路板与显示面板之间，改变 和传送信号。具体地，多个导电图案130从位置S沿相反方向延伸。在这点上，沿第一方向 延伸的导电图案130形成从电路板接收信号的输入导线130A的阵列，沿第二方向延伸的导 电图案130形成向显示面板传输信号的输出导线130B的阵列。沿每个导电图案130引出到位置S外部的内部引线130i通过线接合(wire bonding)或者导电凸块接合(conductive bump bonding)而电连接到半导体芯片的多个电极中的每个。这将在之后进行更详细地描 述。内部引线130i可以密集地以集成的形式布置在位置S上且可以具有微尺寸节距。图2是根据本发明的实施例，包括图1的COF基板150的半导体封装100的平面 图。参考图2，根据本实施例的半导体封装100包括彼此平行设置的至少两个半导体芯片 IC ；以及加固板110，为半导体芯片IC提供输入导线和输出导线的COF基板150附着到加 固板110。加固板110在结构上支撑COF基板150，具体地，在本发明中，其提供半导体芯片 IC的浮置接地，同时作为半导体芯片IC的散热板工作。随后将详细描述加固板110的这些 功能。同时，连接孔110’可以形成在加固板110的至少一个拐角(corner)中，且半导体封 装100可以通过使用穿过连接孔110’结合到底架(chassis)(未示出)的螺丝(未示出) 而被固定。
图3是根据本发明的实施例，沿图2的线III-III剖取的半导体封装100的垂直截 面图。参考图3，半导体封装100包括加固板110，提供结构支撑；COF基板150，设置在加 固板110上；以及半导体芯片IC，直接安装在加固板110上且电连接到COF基板150。COF 基板150可以具有多层结构，在该多层结构中堆叠有多个薄层。具体地，COF基板150包括 基膜120，是绝缘的且设置在加固板110上；导电图案130，设置在基膜120上；以及辐射盖 件(cover ray) 140，通过覆盖导电图案130来保护导电图案130。基膜120可以由聚合物 树脂材料诸如具有优良的电气绝缘和柔性的聚酰亚胺形成。设置在基膜120上的导电图案 130经由导电图案130的内部引线130i电连接到半导体芯片IC的集成电路，且经由图2 中沿半导体芯片IC的相反方向延伸的输入导线130A和输出导线130B电连接到电路板和 显示面板。导电图案130可以由具有良好导电性的金属形成，例如，可以是其上形成镀锡层 (tinning layer) 130c以便防止腐蚀的铜箔。基膜120和辐射盖件140可以分别附着到导 电图案130的底表面和顶表面，以便提供电绝缘环境，并且防止导电图案130由于外部振动 而被机械地损坏或者断开。导电图案130的内部引线130i可以经由以悬浮态(线结合) 悬挂的接合线180d连接到暴露在半导体芯片IC上的电极焊垫，且可以经由接合线180d传 输数据信号。在当前实施例中，内部引线130i与半导体芯片IC之间的互连经由线接合形 成，但是可选地，内部引线130i与半导体芯片IC可以通过在内部引线130i与半导体芯片 IC之间设置导电凸块(未示出)而电连接。已知这样的连接是导电凸块接合。同时，辐射 盖件140可以由绝缘的聚合物材料诸如阻焊剂(solder resist)形成，且可以覆盖导电图 案130的除了与半导体芯片IC接合的部分之外的部分。形成COF基板150的多层结构的 基膜120、导电图案130和辐射盖件140可以经由设置在其间的附着层105彼此结合。加固板110给整个半导体封装100提供结构强度，同时作为半导体芯片IC的散热 板工作。半导体芯片IC在运行期间产生大量的热，且通过与加固板110的热连接而具有合 适的散热结构。如图3所示，通过在半导体芯片IC与加固板110之间设置导电附着层115， 半导体芯片IC附着到加固板110的一侧，由此半导体芯片IC在运行期间产生的热直接传 输到加固板110，且传输到加固板110的热通过经由加固板110的外部表面与外界的对流而 消散。因此，半导体芯片IC的温度在运行期间保持在适当的范围内，且可以防止由热引起 的故障。结合半导体芯片IC和加固板110的导电附着层115可以是具有良好传热性的银 (Ag)膏。
加固板110通过与半导体芯片IC热结合而执行散热功能，而且提供整个半导体封 装100的接地区域。具体地，加固板110经由接地线180g连接到半导体芯片IC的接地电 极，而且经由另一个接地线180g连接到导电图案130。然而，本发明不限于这种连接结构， 如上所述，加固板110可以通过导电凸块接合连接到半导体芯片IC和导电图案130。因此， 通过利用加固板110提供接地，半导体芯片IC和导电图案130之间的公共接地电势被保 持。由加固板110提供的接地可以是在半导体封装100内限制地分享的浮置接地，例如，由 包括诸如显示面板或者电路板的外部电路的电路网分享的接地可以通过诸如底架的框架 结构来提供，且提供了宽阔的接地区域。加固板110可以由具有预定体积或更大体积的金 属导体形成，以便保持足够用于散热的热容量且同时保持足够用于使接地电压稳定的电容 量。这里，加固板Iio的厚度tl可以大于导电图案130的厚度t2(tl > t2)。同时，附着到加固板110的半导体芯片IC和COF基板150由诸如环氧树脂模塑料 (EMC, epoxy molding composite)的模制树脂160密封，以便形成集成的半导体封装100。 模制树脂160密封半导体芯片IC以及半导体芯片IC与内部引线130i之间的接合区域，并 且使密封部分与外界环境绝缘且保护密封部分免受外界环境的影响。图4是根据比较例1的半导体封装200的垂直截面图。参考图4，半导体封装200 采用加固板210作为支撑结构，加固板210上设置有膜基板(f ilmsubstrate) 250，而半导体 芯片IC安装在膜基板250上。在这点上，膜基板250具有包括基膜220、导电图案230以及 辐射盖件240的堆叠结构，其中基膜220、导电图案230以及辐射盖件240通过采用设置在 其间的附着层205彼此结合。半导体芯片IC通过采用接合线280d电连接到导线图案230。 半导体芯片IC通过接合线280d传送时变数据信号，并且通过接地线280g接收一致接地电 平的接地信号。半导体芯片IC不直接安装在加固板210上，而是安装在膜基板250上。换言之， 通过在半导体芯片IC与膜基板250之间设置附着层215，半导体芯片IC安装在膜基板250 中心的安装区域Wc上。而且，半导体芯片IC中在运行期间产生的热经由膜基板250上的 散热路径传递到加固板210，因此，散热效果非常低。具体地，包括散热路径的膜基板250基 本具有多层结构，因此，每层之间的热接触阻抗相对地高。而且，膜基板250不可避免地包 括具有绝热特性的材料，例如，诸如附着层205或者基膜220的绝缘材料，因此，散热发生延 迟，散热效率降低。然而，在根据本发明实施例的图3的半导体封装100中，半导体芯片IC 直接安装在加固板110上，从而可以直接热结合，而且半导体芯片IC中在运行期间产生的 热快速传输到加固板110。因此，散热效果显著增加。同时，在比较例1中，加固板210仅作为半导体芯片IC的散热板，不具有提供参考 电势的接地功能。具体地，半导体芯片IC通过接地线280g连接到且接地到外部接地区域 (未示出)。半导体芯片IC的接地线沿导电图案230延伸到外部接地区域，且接地线的阻 抗随着接地线长度的增加而增加。而且，由外部电路元件产生的电磁干扰(EMI)组分会作 为噪声元素混合入传输通过半导体封装的驱动信号，从而噪声组分(EMI组分)可能使驱动 信号失真，因此，半导体封装200易受噪声的影响。然而，在根据本发明实施例的图3的半 导体封装100中，半导体芯片IC通过加固板110直接接地，因而，接地线的长度减小，因此 可以相对于外部环境提供强的且稳定的接地电势。同时，图4中的附图标记260表示模制树脂，该模制树脂密封半导体芯片IC与设置在加固板210上的膜基板250且使半导体芯片IC与设置在加固板210上的膜基板250成一整体。图5是根据比较例2的半导体封装300的垂直截面图。在图5中，膜基板350设置在加固板310上，半导体芯片IC安装在膜基板350上。在这点上，膜基板350具有包括 基膜320、导电图案330和辐射盖件340的多层结构，其中基膜320、导电图案330和辐射盖 件340经由设置在其间的附着层305彼此结合。在图5中，其上安装半导体芯片IC的安装 区域Wc用于接地，因此，半导体芯片IC通过采用安装区域Wc而接地。换言之，半导体芯片 IC和导电图案330通过接合线380g电连接到安装区域Wc，以便保持共同的接地电势。然 而，考虑到提供安装区域Wc的导电图案330通常具有薄铜箔图案而因此不能提供足够的电 容量，而且在其间具有微小节距的导电图案330易受电磁干扰或外部噪声的影响，所以接 地电势会改变。在根据本发明实施例的图3的半导体封装100中，提供接地电势的加固板 110可以具有用于整个半导体封装100的结构稳定性的大面积，就散热特性而言可以具有 足够的热容量，且可以具有预定的或更大的体积从而具有足够的电容量，因此，半导体封装 100可以稳定地提供一致的参考电势。同时，图5的附图标记315表示用于将半导体芯片 IC固定到安装区域Wc的附着层，附图标记360表示密封树脂，该密封树脂通过密封半导体 芯片IC与膜基板350而将半导体芯片IC和膜基板350集成为半导体封装300。图6是包括根据本发明实施例的半导体封装100的等离子体显示器件的分解透视 图。参考图6，根据本实施例的等离子体显示器件包括等离子体显示面板415，通过利用气 体放电实现预定图像；底架450，结构上支撑等离子体显示面板415且支撑用于驱动等离子 体显示面板的多个电路板460 ；以及半导体封装100，用于传送和改变电路板460与等离子 体显示面板415之间的信号。等离子体显示面板415包括彼此面对地结合的前面板410和 后面板420。前面板410和/或后面板420包括阻挡肋(未示出)，用于定义多个放电单 元(未示出)；以及多个放电电极(未示出)，用于在每个放电单元中产生放电。放电电极 的端子连接到COF基板150，使得适当的驱动信号可以施加到放电电极。底架450结构上支撑易受外界振动影响的等离子体显示面板415，且用作其中累 积放电热的等离子体显示面板415的散热板。而且，底架450提供用于驱动等离子体显 示面板415的电路板460和半导体封装100的安装表面，因此，多个结合凸起(combining boss) 451可以从底架450的后表面突出。等离子体显示面板415和底架450可以通过在其 间设置传热片430和胶带440而以预定压力彼此结合。半导体封装100包括至少一个半导体芯片IC ；COF基板150，为至少一个半导体 芯片IC提供导线；以及加固板110，至少一个半导体芯片IC和COF基板150附着到加固板 110且该加固板110提供安装结构。当插入到形成在加固板110拐角处的结合孔中的螺丝 (screw) 455旋进从底架450突出的结合凸起451时，半导体封装100可以固定到底架450。 相似地，用于局部固定的连接孔可以形成在电路板460的拐角上，且当插入到连接孔的螺 丝455旋进从底架450突出的结合凸起451时，电路板460可以固定到底架450。半导体封 装100，具体为半导体芯片IC，电连接到形成在电路板460上的连接器，将来自电路板460 的输入信号转换成合适的驱动信号，且提供该驱动信号到等离子体显示面板415。已经参考 图1到3描述了半导体封装100的详细结构，因此将不再重复对其的说明。根据本发明，半导体芯片直接安装在加固板上，因此，半导体芯片和加固板彼此直 接热结合，半导体芯片中在运行期间产生的热迅速传输到加固板。因此，散热效应显著增力口，且防止了半导体芯片的恶化。而且，在本发明中，半导体芯片直接接地到加固板，从而可以减小接地线的长度。因此，防止了由于接地线阻抗而引起的电压改变，阻挡了由外部电路元件产生的诸如EMI 的噪声，从而，增加了接地稳定性。尽管已经参考示范性实施例具体示出和描述了本发明，但是本领域的技术人员应 该理解的是，这里可以进行形式和细节上的各种改变而不背离由所附权利要求限定的本发 明的精神和范围。本申请要求于2008年12月31日提交到韩国知识产权局的韩国专利申请 No. 10-2008-0138245的权益，其全部公开以参考方式合并在此。
权利要求
一种半导体封装，包括基板，在电路板与显示面板之间传送信号；半导体芯片，电连接到所述基板；加固板，所述基板和所述半导体芯片直接附着到该加固板，且该加固板提供浮置接地；以及连接件，电连接所述加固板与所述半导体芯片的接地电极，以及电连接所述加固板与所述基板的接地电极。
2.如权利要求1所述的半导体封装，其中所述半导体芯片通过在所述半导体芯片与所 述加固板之间设置导电附着层而附着到所述加固板。
3.如权利要求1所述的半导体封装，其中所述连接件包括导线或者导电凸块。
4.如权利要求1所述的半导体封装，其中所述基板具有堆叠结构，该堆叠结构具有基 膜、导电图案和辐射盖件，其中所述基膜附着到所述加固板，所述导电图案设置在所述基膜 上，所述辐射盖件覆盖所述导电图案。
5.如权利要求1所述的半导体封装，其中所述加固板包括比所述导电图案厚的金属板。
6.如权利要求1所述的半导体封装，其中所述基板形成为膜基板。
7.一种等离子体显示器件，包括等离子体显示面板，经由气体放电实现图像； 至少一个电路板，产生所述等离子体显示面板的驱动信号；半导体封装，包括基板，在所述至少一个电路板与所述等离子体显示面板之间传送信 号；半导体芯片，电连接到所述基板；加固板，所述基板和所述半导体芯片直接附着到该加 固板，且该加固板提供浮置接地；以及连接件，电连接所述加固板与所述半导体芯片的接地 电极，以及电连接所述加固板与所述基板的接地电极；以及底架，包括至少一个第一结合凸起，用于安装所述半导体封装，其中所述至少一个第一 结合凸起从所述底架突出。
8.如权利要求7所述的等离子体显示器件，其中所述半导体芯片通过设置在所述半导 体芯片与所述加固板之间的导电附着层而直接附着到所述加固板。
9.如权利要求7所述的等离子体显示器件，其中所述连接件包括接合线或者导电凸块。
10.如权利要求7所述的等离子体显示器件，其中所述基板具有堆叠结构，所述堆叠结 构具有基膜、导电图案和辐射盖件，其中所述基膜附着到所述加固板，所述导电图案设置在 所述基膜上，辐射盖件覆盖所述导电图案。
11.如权利要求7所述的等离子体显示器件，其中所述加固板包括比所述导电图案厚 的金属板。
12.如权利要求7所述的等离子体显示器件，还包括形成在所述加固板中用于位置固 定的至少一个连接孔；以及结合件，穿透所述至少一个连接孔且结合到所述至少一个第一结合凸起。
13.如权利要求7所述的等离子体显示器件，还包括形成在所述电路板中用于位置固 定的至少一个连接孔；第二结合凸起，在与所述至少一个连接孔对准的位置处从所述底架突出；以及结合件，穿透所述至少一个连接孔且结合到所述第二结合凸起。
14.如权利要求7所述的等离子体显示器件，还包括连接到所述基板的端子的连接器， 其中所述连接器形成在所述电路板上。
15.如权利要求7所述的等离子体显示器件，其中所述基板形成为膜基板。
全文摘要
本发明提供一种半导体封装及包括该半导体封装的等离子体显示器件。该半导体封装包括膜基板，在电路板与显示面板之间传输信号；半导体芯片，电连接到膜基板；加固板，膜基板和半导体芯片直接附着到该加固板，且该加固板提供浮置接地；以及连接件，电连接加固板与半导体芯片的接地电极以及电连接加固板与膜基板的接地电极。因此，半导体封装具有优良的散热性能和优良的接地稳定性。
文档编号H01L23/48GK101814472SQ20091026188
公开日2010年8月25日 申请日期2009年12月31日 优先权日2008年12月31日
发明者金大瑛 申请人:三星Sdi株式会社