专利名称：半导体装置及其布置方法
技术领域：
本发明涉及一种具有多个外部连接端子和多个感应器的半导体装置及其布置方 法。
背景技术：
最近，半导体应用产品应用于数码相机或便携式电话等各种移动设备中，其小型 化、薄型化、轻量化急剧发展。伴随于此，对半导体装置也有了小型化、高密度化的需求，已 提出了在俯视的状态下大小与半导体芯片大致相同的所谓芯片级封装(CSP)的半导体装置。下面，参照
目前被提出的半导体装置。图1为例示现有的半导体装置的 截面图。参照图1，现有的半导体装置100为所谓的芯片级封装(CSP)的半导体装置，包含 半导体芯片101、内部连接端子102、第一绝缘层103、配线图案104、第二绝缘层105、外部连 接端子106。半导体芯片101具有薄板化的半导体基板200、半导体集成电路201、电极极板 202、感应器203、保护膜204。半导体基板200为，例如薄板化的Si晶片被单一元件化的部 件。半导体集成电路201设置在半导体基板200的表面。半导体集成电路201由扩散 层、绝缘层、过孔以及配线(未图示)等构成。电极极板202和感应器203设置在半导体集 成电路201上。电极极板202和感应器203与设置在半导体集成电路201的配线(未图 示)电连接。保护膜204设置在半导体集成电路201上。保护膜204是用来保护半导体集 成电路201的膜。内部连接端子102设置在电极极板202上。内部连接端子102的上端部从第一绝 缘层103露出。内部连接端子102的上端部与配线图案104连接。第一绝缘层103被设置 为覆盖设有内部连接端子102—侧的半导体芯片101。配线图案104设置在第一绝缘层103 上。配线图案104与内部连接端子102连接。配线图案104通过内部连接端子102与电极 极板202电连接。第二绝缘层105被设置为覆盖配线图案104，并设置在第一绝缘层103上。第二绝 缘层105具有开口部10 ，开口部10 露出配线图案104的一部分。外部连接端子106设 置在开口部10 内的配线图案104上。外部连接端子106与配线图案104连接(参照日 本专利公开2006-3M572号公报)但是，现有的半导体装置100，由于感应器203的布置并没有最佳化，因此如图1所 示，感应器203与外部连接端子106在俯视的情况下可能位于重叠的位置。此时，向感应器 203流通电流而产生的磁通贯穿外部连接端子106，在外部连接端子106产生涡电流。结果， 感应器203与外部连接端子106之间产生磁性结合，发生感应器203的特性劣化的问题。这种问题可以通过增加感应器203的匝数来改善，但这并不是根本的解决方法。 因为，如果增加感应器203的匝数，会导致形成感应器203的部分的面积增加、感应器203中生成的阻抗成分增加、与涡电流的相互感应度增加等，因此会使感应器203的Q值劣化。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种可以防止由感应器与外部 连接端子之间的磁性结合引起的感应器的特性劣化的半导体装置及其布置方法。为了达到上述目的，第一发明为，具有多个外部连接端子16和多个感应器23且所 述外部连接端子16以预定的间隔(1)布置为格子状的半导体装置10的布置方法，包含确 定所述外部连接端子16的布置的第一步骤；确定所述感应器23的空心部23a的最大宽度 的第二步骤；划出第一虚线26a的第三步骤，该第一虚线^a通过第一方向上相邻的所述外 部连接端子16的大致中央；划出第二虚线^b的第四步骤，该第二虚线26b通过与所述第 一方向大致垂直的第二方向上相邻的所述外部连接端子16的大致中央；确定与所述感应 器23最近的所述第一虚线26a和所述第二虚线26b与所述感应器23中心2 之间的距离 na.nb的容许范围的第五步骤；布置所述感应器23的第六步骤，以使与所述感应器23最近 的所述第一虚线26a与所述感应器23中心2 之间的距离na和与所述感应器23最近的 所述第二虚线26b与所述感应器23中心2 之间的距离nb中任意的至少一个距离在所述 容许范围之内。第二发明为，具有多个外部连接端子16和多个感应器23且具有所述外部连接端 子16以第一间隔(I1)布置为格子状的第一区域和所述外部连接端子16以大于所述第一 间隔(I1)的第二间隔(I2)布置为格子状的第二区域的半导体装置40的布置方法，包含在 所述第一区域和所述第二区域确定所述外部连接端子16的布置的第一步骤；确定布置在 所述第一区域的所述感应器23的空心部23a的最大宽度和布置在所述第二区域的所述感 应器四的空心部29a的最大宽度的第二步骤；在所述第一区域划出第一虚线26a并在所述 第二区域划出第三虚线^c的第三步骤，该第一虚线26a通过第一方向上相邻的所述外部 连接端子16的大致中央，该第三虚线26c通过第一方向上相邻的所述外部连接端子16的 大致中央；在所述第一区域划出第二虚线并在所述第二区域划出第四虚线的第四 步骤，该第二虚线26b通过与所述第一方向大致垂直的第二方向上相邻的所述外部连接端 子16的大致中央，该第四虚线通过与所述第一方向大致垂直的第二方向上相邻的所述 外部连接端子16的大致中央；在所述第一区域确定与所述感应器23最近的所述第一虚线 26a和所述第二虚线26b与所述感应器23中心2 之间的距离皿Piib1的容许范围A，并在 所述第二区域确定与所述感应器四最近的所述第三虚线26c和所述第四虚线26d与所述 感应器四中心29b之间的距离Im2、！A2的容许范围B的第五步骤；在所述第一区域布置所 述感应器23并在所述第二区域布置所述感应器四的第六步骤，在所述第一区域使与所述 感应器23最近的所述第一虚线^a与所述感应器23中心2 之间的距离Im1和与所述感 应器23最近的所述第二虚线26b与所述感应器23中心2 之间的距离Iib1中任意的至少 一个距离在所述容许范围A之内，在所述第二区域使与所述感应器四最近的所述第三虚线 26c与所述感应器四中心29b之间的距离皿2和与所述感应器四最近的所述第四虚线26d 与所述感应器四中心29b之间的距离中任意的至少一个距离在所述容许范围B之内。第三发明为，具有多个外部连接端子16和多个感应器23且所述外部连接端子16 以预定的间隔(1)布置为格子状的半导体装置10，在所述外部连接端子16中，当将所述感应器23的空心部23a的最大宽度设为d，将通过第一方向上相邻的所述外部连接端子16的 大致中央的、与所述感应器23最近的第一虚线26a和所述感应器23的中心2 之间的距 离设为na，将通过与所述第一方向大致垂直的第二方向上相邻的所述外部连接端子16的 大致中央的、与所述感应器23最近的第二虚线^b与所述感应器23中心2 之间的距离 设为nb时，所述d满足式⑴，所述na和/或所述nb满足式⑵和/或式(3)，d ^ 1-r.................. (1)na 彡{l_(d+r)}/2............ O)nb ^ {l-(d+r)}/2............ (3)在此，1表示所述第一方向和所述第二方向上相邻的所述外部连接端子16的间 隔，r表示所述外部连接端子16在俯视状态的最大直径。第四发明为，具有多个外部连接端子16和多个感应器23J9且具有所述外部连接 端子16以第一间隔(I1)布置为格子状的第一区域和所述外部连接端子16以大于所述第 一间隔(I1)的第二间隔(I2)布置为格子状的第二区域的半导体装置40，在所述外部连接 端子16中，当将所述第一区域中的所述感应器23的空心部23a的最大宽度设为屯，将所述 第一区域中通过第一方向上相邻的所述外部连接端子16的大致中央的、与所述感应器23 最近的所述第一虚线26a和所述感应器23的中心2 之间的距离设为Iia1,将通过与所述 第一方向大致垂直的第二方向上相邻的所述外部连接端子16的大致中央的、与所述感应 器最近的所述第二虚线26b与所述感应器23中心2 之间的距离设为Iib1时，所述Cl1满足 式G)，所述nai和/或所述Iib1满足式(5)和/或式(6)，当将所述第二区域中的所述感应 器四的空心部29a的最大宽度设为d2，将所述第二区域中通过第一方向上相邻的所述外部 连接端子16的大致中央的、与所述感应器四最近的第三虚线26c和所述感应器四的中心 29b之间的距离设为，将通过与所述第一方向大致垂直的第二方向上相邻的所述外部连 接端子16的大致中央的、与所述感应器四最近的第四虚线^d与所述感应器四中心29b 之间的距离设为他2时，所述d2满足式(7)，所述Im2和/或所述满足式(8)和/或式
(9),(I1 ^ I1T.................. (4)M1 彡{lf^+r)}/〗............(5)Hb1 ^ (I1-(Cl^r)I/2............ (6)d2 ( l2-r.................. (7)na2 ( {12-(d2+r)}/2......... (8)nb2 彡{l2-(d2+r)}/2............ (9)在此，I1表示在所述第一区域中所述第一方向和所述第二方向上相邻的所述外部 连接端子16的间隔，I2表示在所述第二区域中所述第一方向和所述第二方向上相邻的所述 外部连接端子16的间隔，r表示所述外部连接端子16在俯视状态的最大直径。需要说明的是，上述参照符号是为了便于理解而记载的，属于本发明的一个例子， 本发明并不限定于图示的实施方式。根据本发明，可以提供可以防止由感应器与外部连接端子之间的磁性结合引起的 感应器的特性劣化的半导体装置及其布置方法
图1为例示现有的半导体装置的截面图。图2为例示本发明的第一实施方式的半导体装置的截面图。图3为例示形成有本发明的第一实施方式的半导体装置的半导体基板的平面图。图4为例示本发明的第一实施方式的半导体装置中的感应器与外部连接端子之 间的位置关系的图。图5为例示感应器中流通电流而产生的磁通的图。图6为例示外部连接端子和感应器的布置方法的流程图。图7为例示外部连接端子和感应器的布置方法的图(其一)。图8为例示外部连接端子和感应器的布置方法的图(其二)。图9为例示外部连接端子和感应器的布置方法的图(其三)。图10为例示外部连接端子和感应器的布置方法的图(其四)。图11为例示外部连接端子和感应器的布置方法的图(其五)。图12为例示感应器模型的图。图13为例示图12中示出的感应器模型的空心部内的磁通密度分布的图。图14为例示相邻的外部连接端子和感应器之间的位置关系的图(其一)。图15A为例示相邻的外部连接端子和感应器之间的位置关系的图(其二)。图15B为例示相邻的外部连接端子和感应器之间的位置关系的图(其三)。图16为例示本发明的第二实施方式的半导体装置中的感应器与外部连接端子之 间的位置关系的图。图17为例示感应器布置状态的图。图18为例示感应器不规则地布置的状态的图。主要符号说明10,40为半导体装置，11为半导体芯片，12为内部连接端子，13为第一绝缘层，14 为配线图案，15为第二绝缘层，1 为开口部，16为外部连接端子，20、30为半导体基板，21 为半导体集成电路，22为电极极板，23、23(1) 23 (η),28,29为感应器，23a、27a、28a、29a 为感应器的空心部，23b、23b(l) 23b(n)、29b为感应器的中心，24为保护膜，25为磁通， ^a 为虚线，27为感应器模型，A为半导体装置形成区域，B为划线区域，C为切 断位置，CUd^d2为最大宽度，I为电流，1、1ρ12为间隔，皿、!^、]! 、!^、]! 、!^、!^^) na(n)、nb⑴ nb(n)为距离，ρ为长度，r为直径。本发明的最佳实施方式下面，参照
本发明的实施方式。〈第一实施方式〉图2为例示本发明的第一实施方式的半导体装置的截面图。参照图2，半导体装置 10是具有半导体芯片11、内部连接端子12、第一绝缘层13、配线图案14、第二绝缘层15、外 部连接端子16的所谓的晶圆片级芯片规模封装(WLCSP)的半导体装置。晶圆片级芯片规 模封装(WLCSP)为芯片级封装(CSP)的一种，通过在形成半导体芯片的半导体基板(例如， 硅晶片等)上形成配线和外部连接端子等，然后将半导体基板单一元件化而形成。半导体芯片11具有半导体基板20、半导体集成电路21、电极极板22、感应器23、保护膜对。半导体基板20为用于形成半导体集成电路21的基板。半导体基板20被薄板 化。半导体基板20的厚度例如可以为100 μ π! 300 μ m。半导体基板20例如可以为将薄 板化的硅(Si)晶片单一元件化的物体。半导体集成电路21设置在半导体基板20的表面侧。半导体集成电路21由扩散 层、绝缘层、过孔以及配线(未图示)等构成。配线等(未图示)可以形成在多个层上。半 导体集成电路21上可以设有多个电极极板22和感应器23。电极极板22和感应器23与设 在半导体集成电路21上的配线(未图示)电连接。电极极板22和感应器23的材料可以 使用例如铜(Cu)或铝(Al)等。保护膜M为用于保护半导体集成电路21的膜，设在半导体集成电路21上。保护 膜对有时被称为钝化膜。作为保护膜M，例如可以使用SiN膜、PSG膜等。再者，可以在由 SiN膜或PSG膜等构成的层上再层叠由聚酰亚胺等构成的层.电极极板22的上端部由保护 膜对露出。内部连接端子12设在电极极板22上。内部连接端子12为将半导体集成电路21 与配线图案14电连接的单元。作为内部连接端子12可以使用例如金(Au)凸点等。内部 连接端子12的上端部从第一绝缘层13露出。内部连接端子12的上端部与配线图案14连接。第一绝缘层13用于保护半导体芯片11的电路形成面(主体面)，同时成为形成配 线图案14时的基础材料。第一绝缘层13被设置为覆盖除内部连接端子12上端部以外的 内部连接端子12以及半导体芯片11。绝缘层13的上表面与内部连接端子12的上表面大 致处于同一平面。作为第一绝缘层13可以使用例如具有黏接性的片状的绝缘树脂等。配线图案14设置在第一绝缘层13上。配线图案14与内部连接端子12连接。配 线图案14通过内部连接端子12与电极极板22电连接。配线图案14有时被称为所谓的再 配线。作为配线图案14的材料可以使用例如铜(Cu)等。第二绝缘层15设置在第一绝缘层13上，并覆盖配线图案14。第二绝缘层15具有 开口部15x，从开口部1 露出配线图案14的一部分。作为第二绝缘层15可以使用例如由 聚酰亚胺构成的绝缘性薄膜。外部连接端子16设置在开口部1 内的配线图案14上。外部连接端子16与配 线图案14连接。外部连接端子16为与设置在主板等安装基板(未图示)上的衬垫(pad) 电连接的端子。作为外部连接端子16的材料，可以使用含有铅(Pb)的合金、锡(Sn)和铜 (Cu)的合金、锡(Sn)和银(Ag)的合金等。外部连接端子16可以为例如柱状的端子。图3为例示形成有本发明的第一实施方式的半导体装置的半导体基板的平面图。 在图3中，30表示半导体基板，C表示切片机切断半导体基板30的位置(下面称为“切断位 置C”)。参照图3，半导体基板30具有多个半导体装置形成区域A和将多个半导体装置形成 区域A分离的划线区域B。多个半导体装置形成区域A为形成半导体装置10的区域。半导 体基板30为被薄板化且通过在切断位置C进行切断而成为上面说明的半导体基板20 (参 照图2)的基板。图4为例示本发明的第一实施方式的半导体装置中的感应器与外部连接端子之 间的位置关系的图。在图4中，与图2中相同的构成部分赋予相同的符号，并省略其说明。 图4表示从图2的Z+方向观察时的半导体装置10的感应器23与外部连接端子16之间的位置关系。在此，从Z+方向观察半导体装置10等的状态，有时称作“俯视状态”。在图4中，23a表示感应器23的空心部。这里所说的空心部是指被形成为螺旋状 的感应器23包围的部分。参照图4，在半导体装置10中，多个外部连接端子16布置为格子 状，朝χ方向和y方向相邻的外部连接端子16的间距为1。多个感应器23设置在空心部 23a在俯视状态不会与多个外部连接端子16重叠的位置。图5为例示感应器中流通电流而产生的磁通的图。在图5中，与图2中相同的构 成部分赋予相同的符号，并省略其说明。在图5中，25表示磁通，如图5所示，当感应器23 中电流朝预定方向流动时，产生磁通25。在半导体装置10中，不像图1中示出的半导体装置100那样感应器203与外部连 接端子106在俯视状态中处于重叠的位置，而是感应器23与外部连接端子16在俯视状态 布置于不重叠的位置(参照图4)，因此磁通25不会贯穿外部连接端子16。结果，感应器23 与外部连接端子16之间不会产生磁性结合，因此不会使感应器23的特性劣化。图6为例示外部连接端子和感应器的布置方法的流程图。参照图6说明布置外部 连接端子16和感应器23的方法。在此，根据需要，将会参照例示外部连接端子和感应器的 布置方法的图7 图11。在图7 图11中，与图2 图6相同的构成部分赋予相同的符 号，并省略其说明。最初，在步骤100中，确定半导体芯片11的大小、外部连接端子16的直径r以及 个数(S100)。外部连接端子16的直径r指在俯视状态的直径。在第一实施方式中，作为 例子而示出外部连接端子16在俯视状态为圆形，在俯视状态为圆形的部分的直径为r的情 况。当外部连接端子16在俯视状态不是圆形时，用最大直径代替直径r。例如，当外部连接 端子16在俯视状态为椭圆形时，俯视状态中椭圆形的部分的长径为最大直径。接着，在步骤101中，确定外部连接端子16的布置(SlOl)。如图7所示，外部连接 端子16可以布置为使χ方向和y方向相邻的外部连接端子16的间隔为1的格子状。接着，在步骤102，确定感应器23的空心部23a的最大宽度(S102)。如图8所示， 感应器23的空心部23a的最大宽度d是指空心部23a的χ方向和y方向的最长部分的长 度。空心部23a的形状与图8中示出的形状不同时也一样。例如，当空心部23a的形状在 俯视状态为圆形时，最大宽度d指在俯视状态下圆形部分的直径，当形状在俯视状态为椭 圆形或多角形时，最大宽度d为俯视状态下椭圆形或俯视状态下多角形部分的χ方向和y 方向的最长部分的长度。在步骤102，最大宽度d被确定为能满足式(数学式1)。[数学式1]d ^ 1-r在此，1表示在χ方向和y方向上相邻的外部连接端子16之间的间隔，r表示外部 连接端子16在俯视状态的直径。接着，在步骤103中，划出通过第一方向上相邻的外部连接端子16的大致中央的 第一虚线(S103)。如图9所示，例如，将第一方向设为χ方向，划出通过χ方向上相邻的外 部连接端子16的大致中央的第一虚线^^。接着，在步骤104中，划出通过与第一方向大致 垂直的第二方向上相邻的外部连接端子16的大致中央的第二虚线(S104)。如图10所示， 例如，将第二方向设定为与作为第一方向的χ方向大致垂直的y方向，划出通过y方向上相邻的外部连接端子16的大致中央的第二虚线^b。接着，在步骤105中，确定感应器23的中心和与感应器23最近的第一虚线26a的 距离以及感应器23的中心和与感应器23最近的第二虚线2 的距离的容许范围m(S105)。容许范围m被确定为满足式(数学式2)。[数学式2]m = {l-(d+r)}/2在此，1表示在χ方向和y方向上相邻的外部连接端子16之间的间隔，r表示外部 连接端子16在俯视状态的直径，d表示感应器23的空心部23a的最大宽度。接着，在步骤106中，如图11所示，确定感应器23的中心2 和与感应器23最近 的第一虚线^a的距离na，以及感应器23的中心2 和与感应器23最近的第二虚线2 的距离nb。距离na和nb被确定为距离na和/或nb满足式(数学式3)和/或式(数学 式4)。即，距离na和/或nb为容许范围m以下的任意值。并且，基于所确定的距离na和 nb布置感应器23(S106)。[数学式3]na ≤ m在此，m表示感应器23的中心2 和与感应器23最近的第一虚线^a的距离以 及感应器23的中心2 和与感应器23最近的第二虚线^b的距离的容许范围。[数学式4]nb ≤ m在此，m表示感应器23的中心2 和与感应器23最近的第一虚线^a的距离以 及感应器23的中心2 和与感应器23最近的第二虚线^b的距离的容许范围。在此，图11表示关于所有的感应器23，使感应器23的中心2 与最近的第一虚线 26a的距离na和感应器23的中心23b与最近的第二虚线^b的距离nb相同的例子。但 是，只要距离na和nb的任意一个为容许范围m以下的值，则针对每个感应器23可以取不 同的值。此时，感应器23相对于第一虚线26a和/或第二虚线26b不规则地布置。接着，对于式(数学式1) 式(数学式4)进行更详细的说明。向感应器流通电 流时产生的磁通集中在感应器的空心部，因此检查空心部内的磁通密度分布。图12为例示 感应器模型的图。如图12所示，感应器模型27构成闭环，其内侧具有一边长度为ρ的正方 形空心部27a。感应器模型27中沿箭头方向流通电流I，按照三指定则产生从纸张表面贯 穿背面的磁通。χ轴和y轴的交点为原点，位于感应器模型27的中心。磁通密度分布可以通过毕奥-萨伐尔定律求出。可以根据毕奥-萨伐尔定律导出 式(数学式5)。[数学式5]
权利要求
1.一种半导体装置的布置方法，该半导体装置具有多个外部连接端子和多个感应器， 所述外部连接端子以预定的间隔布置为格子状，所述半导体装置的布置方法的特征在于， 包含第一步骤，确定所述外部连接端子的布置情况； 第二步骤，确定所述感应器的空心部的最大宽度；第三步骤，划出第一虚线，该第一虚线通过第一方向上相邻的所述外部连接端子的大 致中央；第四步骤，划出第二虚线，该第二虚线通过与所述第一方向大致垂直的第二方向上相 邻的所述外部连接端子的大致中央；第五步骤，确定与所述感应器最近的所述第一虚线和所述第二虚线与所述感应器中心 之间的距离的容许范围；第六步骤，布置所述感应器，以使与所述感应器最近的所述第一虚线与所述感应器中 心之间的距离和与所述感应器最近的所述第二虚线与所述感应器中心之间的距离中任意 的至少一个距离在所述容许范围之内。
2.根据权利要求1所述的半导体装置的布置方法，其特征在于，当将所述最大宽度设 为d，将与所述感应器最近的所述第一虚线和所述感应器中心之间的距离设为na，将与所 述感应器最近的所述第二虚线与所述感应器中心之间的距离设为nb时，所述d满足式(1)， 所述na和/或所述nb满足式⑵和/或式(3)，d ^ 1-r.................. (1)na 彡{l-(d+r)}/2............ O)nb 彡{l-(d+r)}/2............ (3)在此，1表示所述第一方向和所述第二方向上相邻的所述外部连接端子的间隔，r表示 所述外部连接端子在俯视状态的最大直径。
3.一种半导体装置的布置方法，该半导体装置具有多个外部连接端子和多个感应器， 且具有所述外部连接端子以第一间隔布置为格子状的第一区域和所述外部连接端子以大 于所述第一间隔的第二间隔布置为格子状的第二区域，所述半导体装置的布置方法的特征 在于，包含第一步骤，在所述第一区域和所述第二区域确定所述外部连接端子的布置情况； 第二步骤，确定布置在所述第一区域的所述感应器的空心部的最大宽度和布置在所述 第二区域的所述感应器的空心部的最大宽度；第三步骤，在所述第一区域划出第一虚线并在所述第二区域划出第三虚线，该第一虚 线通过第一方向上相邻的所述外部连接端子的大致中央，该第三虚线通过第一方向上相邻 的所述外部连接端子的大致中央；第四步骤，在所述第一区域划出第二虚线并在所述第二区域划出第四虚线，该第二虚 线通过与所述第一方向大致垂直的第二方向上相邻的所述外部连接端子的大致中央，该 第四虚线通过与所述第一方向大致垂直的第二方向上相邻的所述外部连接端子的大致中 央；第五步骤，在所述第一区域确定与所述感应器最近的所述第一虚线和所述第二虚线与 所述感应器中心之间的距离的容许范围A，并在所述第二区域确定与所述感应器最近的所述第三虚线和所述第四虚线与所述感应器中心之间的距离的容许范围B ；第六步骤，在所述第一区域布置所述感应器并在所述第二区域布置所述感应器，在所 述第一区域使与所述感应器最近的所述第一虚线与所述感应器中心之间的距离和与所述 感应器最近的所述第二虚线与所述感应器中心之间的距离中任意的至少一个距离在所述 容许范围A之内，在所述第二区域使与所述感应器最近的所述第三虚线与所述感应器中心 之间的距离和与所述感应器最近的所述第四虚线与所述感应器中心之间的距离中任意的 至少一个距离在所述容许范围B之内。
4.根据权利要求3所述的半导体装置的布置方法，其特征在于，当将所述第一区域中 的所述最大宽度设为Cl1，将与所述感应器最近的第一虚线和所述感应器的中心之间的距离 设为Iia1，将与所述感应器最近的所述第二虚线与所述感应器中心之间的距离设为Iib1时， 所述Cl1满足式⑷，所述Iia1和/或所述Iib1满足式(5)和/或式(6)，当将所述第二区域 中的最大宽度设为d2，将与所述感应器最近的第三虚线和所述感应器中心之间的距离设为 na2，将与所述感应器最近的第四虚线与所述感应器中心之间的距离设为Iib2时，所述d2满 足式(7)，所述na2和/或所述nb2满足式(8)和/或式(9)，Cl1 ^ l「r..................Ha1 彡{^-((1^)1/2............(5)Hb1 彡{^-((1^)1/2............(6)d2 ( I2T.................. (7)na2 彡{l2-(d2+r)}/2............(8)nb2^ {l2-(d2+r)}/2............(9)在此，I1表示在所述第一区域中所述第一方向和所述第二方向上相邻的所述外部连接 端子的间隔，I2表示在所述第二区域中所述第一方向和所述第二方向上相邻的所述外部连 接端子的间隔，r表示所述外部连接端子在俯视状态的最大直径。
5.根据权利要求1或3所述的半导体装置的布置方法，其特征在于，所述感应器被布置 为所述感应器中心位于所述第一虚线或所述第二虚线上，或者位于所述第三虚线或所述第 四虚线上。
6.根据权利要求1或3所述的半导体装置的布置方法，其特征在于，所述感应器被布置 为所述感应器中心位于所述第一虚线和所述第二虚线的交点上，或者位于所述第三虚线和 所述第四虚线的交点上。
7.一种半导体装置，具有多个外部连接端子和多个感应器，所述外部连接端子以预定 的间隔布置为格子状，所述半导体装置的特征在于，在所述外部连接端子中，当将所述感应器的空心部的最大宽度设为d，将通过第一方向上相邻的所述外部连接端子的大致中央的、与所述感应器最近的第一 虚线和所述感应器中心之间的距离设为na，将通过与所述第一方向大致垂直的第二方向上相邻的所述外部连接端子的大致中央 的、与所述感应器最近的第二虚线与所述感应器中心之间的距离设为nb时， 所述d满足式⑴，所述na和/或所述nb满足式⑵和/或式⑶， d ^ 1-r.................. (1)na 彡{l-(d+r)}/2............ O)nb 彡{l-(d+r)}/2............ (3)在此，1表示所述第一方向和所述第二方向上相邻的所述外部连接端子的间隔，r表示 所述外部连接端子在俯视状态的最大直径。
8.一种半导体装置，具有多个外部连接端子和多个感应器，且具有所述外部连接端子 以第一间隔布置为格子状的第一区域和所述外部连接端子以大于所述第一间隔的第二间 隔布置为格子状的第二区域，所述半导体装置的特征在于，当将所述第一区域中的所述感应器的空心部的最大宽度设为屯， 将所述第一区域中通过第一方向上相邻的所述外部连接端子的大致中央的、与所述感 应器最近的第一虚线和所述感应器中心之间的距离设为na”将通过与所述第一方向大致垂直的第二方向上相邻的所述外部连接端子的大致中央 的、与所述感应器最近的第二虚线与所述感应器中心之间的距离设为Iib1时， 所述Cl1满足式(4)，所述Im1和/或所述Iib1满足式( 和/或式(6)， 当将所述第二区域中的所述感应器空心部的最大宽度设为d2， 将所述第二区域中通过第一方向上相邻的所述外部连接端子的大致中央的、与所述感 应器最近的第三虚线和所述感应器的中心之间的距离设为11 ，将通过与所述第一方向大致垂直的第二方向上相邻的所述外部连接端子的大致中央 的、与所述感应器最近的第四虚线与所述感应器中心之间的距离设为时， 所述d2满足式(7)，所述Im2和/或所述满足式(8)和/或式(9)，Cl1 ^ l「r..................Ha1 彡{^-((1^)1/2............(5)Hb1 彡{^-((1^)1/2............(6)d2 ( I2T.................. (7)na2 彡{l2-(d2+r)}/2............(8)nb2^ {l2-(d2+r)}/2............(9)在此，I1表示在所述第一区域中所述第一方向和所述第二方向上相邻的所述外部连接 端子的间隔，I2表示在所述第二区域中所述第一方向和所述第二方向上相邻的所述外部连 接端子的间隔，r表示所述外部连接端子在俯视状态的最大直径。
9.根据权利要求7或8所述的半导体装置，其特征在于，所述感应器被布置为所述感应 器中心位于所述第一虚线或所述第二虚线上，或者位于所述第三虚线或所述第四虚线上。
10.根据权利要求7或8所述的半导体装置，其特征在于，所述感应器被布置为所述感 应器中心位于所述第一虚线和所述第二虚线的交点上，或者位于所述第三虚线和所述第四 虚线的交点上。
11.根据权利要求7或8所述的半导体装置，其特征在于，所述感应器不规则地布置。
全文摘要
一种半导体装置的布置方法，该半导体装置具有多个外部连接端子和多个感应器，外部连接端子以预定的间隔布置为格子状，包含确定外部连接端子的布置的第一步骤；确定感应器的空心部的最大宽度的第二步骤；划出第一虚线的第三步骤，该第一虚线通过第一方向上相邻的外部连接端子的大致中央；划出第二虚线的第四步骤，该第二虚线通过与第一方向大致垂直的第二方向上相邻的外部连接端子的大致中央；确定与感应器最近的第一虚线和第二虚线与感应器中心之间的距离的容许范围的第五步骤；布置感应器的第六步骤，以使与感应器最近的第一虚线与感应器中心之间的距离和与感应器最近的第二虚线与感应器中心之间的距离中任意的至少一个距离在容许范围之内。
文档编号H01L21/82GK102089876SQ200980126659
公开日2011年6月8日 申请日期2009年6月30日 优先权日2008年7月8日
发明者小俣顺一, 林祐吾 申请人:三美电机株式会社