固态成像装置及电子设备的制作方法

专利名称：固态成像装置及电子设备的制作方法
技术领域：
本发明涉及M0S固态成像装置及例如照相机的具有固态成像装置的电子设备。
背景技术：
作为一种固态成像装置，公知以诸如CMOS(互补金属氧化物半导体)影像传感器之类的MOS影像传感器为代表的放大型固态成像装置。此外，还公知以CCD(电荷耦合装置)影像传感器为代表的电荷转移型固态成像装置。这些固态成像装置广泛地应用于数字照相机以及数字摄像机等。近年来，作为安装在诸如结合有照相机的移动电话或PDA(个人数字助理)的移动设备上的固态成像装置，MOS影像传感器比CCD影像传感器应用的更普遍，这是因为CMOS影像传感器在低电源电压以及低功耗等方面存在优势。
MOS固态成像装置具有多个像素布置为二维阵列的构造，其中每个像素均由起光电转换单元作用的光电二极管以及多个像素晶体管构成。近年来，随着像素的小型化，为了减小每一个像素的像素晶体管所占用的面积，提出了一种所谓多像素共有结构，其中多个像素共享像素晶体管的一部分。例如，日本未审查专利申请公开号2004/172950、2006/054276以及2006/157953描述了一种具有2像素共有结构的固态成像装置。

发明内容
但是，在MOS固态成像装置中，希望通过进一步使像素小型化来进一步增大分辨率。但是，进一步使像素小型化会导致受光部分的孔径面积的减小，由此导致灵敏度下降。因此，希望即使在使像素小型化时也可提高灵敏度。 因此，希望提供一种能够即使在使像素小型化时也可提高灵敏度的固态成像装置，以及具有该固态成像装置的电子设备。 根据本发明的实施例，提供了一种固态成像装置，其具有以下布局，其中一个共有单元包括沿水平方向及竖直方向分别具有2像素乘4Xn像素(n为正整数)的光电二极管阵列。 在根据本发明的实施例的固态成像装置中，因为一个共有单元包括沿水平方向及竖直方向分别具有2像素乘4Xn像素(n为正整数)的光电二极管阵列，故可以减小每个像素的像素晶体管的数量，由此可以增大每个光电二极管的孔径面积。此外，因为一个共有单元包括沿水平方向及竖直方向分别具有2像素乘4Xn像素(n为正整数)的光电二极管阵列，故可以为每个像素独立布置读出配线，由此可在浮动扩散体内执行像素的相加。此外，能够减小列信号处理电路的面积。
根据本发明的另一实施例，提供了一种电子设备，其包括固态成像装置；光学系统，其将入射光导向所述固态成像装置的光电二极管；以及信号处理电路，其对来自所述固态成像装置的输出信号进行处理。所述固态成像装置具有以下布局，其中一个共有单元包括沿水平方向及竖直方向分别具有2像素乘4Xn像素(n为正整数)的光电二极管阵列。
因为根据本发明的实施例的电子设备包括固态成像装置，故可以减少每个像素的像素晶体管的数量，由此可以增大每个光电二极管的孔径面积。此外，因为一个共有单元包
括沿水平方向及竖直方向分别具有2像素乘4Xn像素(n为正整数)的光电二极管阵列，
故可在浮动扩散体内执行像素的相加，并能够减小列信号处理电路的面积。 根据本发明的实施例的固态成像装置，因为可以增大光电二极管的孔径面积，故
即使在像素小型化时也能够实现灵敏度的提高。 根据本发明的实施例的电子设备，因为可以增大固态成像装置中光电二极管的孔径面积，故即使在像素小型化时也能够实现灵敏度的提高。因此，能够提供高品质电子设备。


图1是示意图，示出了根据本发明的实施例的固态成像装置的示例性构造。
图2是根据实施例1的固态成像装置的像素部分中一个共有单元的布局图。
图3A至图3C是根据实施例1的一个共有单元的分解平面布局图。
图4是实施例1的两层配线结构的示例的示意性剖视图。 图5是在根据实施例1的固态成像装置中具有8个像素及10个晶体管的结构的一个共有单元的等效电路图。 图6是在根据实施例2的固态成像装置的像素部分中的一个共有单元的主要部分的布局图。 图7是用于说明衍射极限的剖视图。
图8是用于说明衍射极限的图。 图9是在根据实施例3的固态成像装置的像素部分中的一个共有单元的布局图。
图10是实施例3的第一层配线的布局图。
图11是图9的主要部分的平面图。
图12是用于说明实施例3的说明图。 图13是在根据实施例4的固态成像装置的像素部分中的一个共有单元的布局图。
图14是示意性剖视图，其示出了根据实施例4的固态成像装置的像素部分中的光电二极管的示例。 图15A及图15B是根据实施例5的固态成像装置的像素部分中的一个共有单元的布局图。 图16A及图16B是根据实施例6的固态成像装置的像素部分中的一个共有单元的布局图。 图17是根据实施例7的固态成像装置的像素部分中的一个共有单元的布局图。
图18是根据实施例8的固态成像装置的像素部分中的一个共有单元的布局图。
图19A及图19B是示出实施例8的点状结构的形成方法的示例的处理图。
图20A及图20B是示出实施例8的点状结构的形成方法的另一示例的处理图。
图21是示出实施例8中点状结构的功能的说明图。 图22是示出在实施例8中点状结构及由两层金属结构形成的配线的状态的示例的剖视图。 图23是示出在实施例8中点状结构及由两层金属结构形成的配线的示例性状态的剖视图。 图24是示出在实施例8中点状结构及由两层金属结构形成的配线的另一示例性状态的剖视图。 图25是根据实施例9的固态成像装置的像素部分中的一个共有单元的布局图。 图26是在根据实施例10的固态成像装置的像素部分中的一个共有单元的主要部分的剖视图。 图27是在根据实施例11的固态成像装置的像素部分中的一个共有单元的布局图。 图28是在根据实施例11的固态成像装置中具有8个像素以及11个晶体管的结构的一个共有单元的等效电路图。 图29是在根据实施例12的固态成像装置的像素部分中的一个共有单元的布局图。 图30A至图30C是根据实施例12的一个共有单元的分解平面布局图。 图31是在根据实施例13的固态成像装置的像素部分中的一个共有单元的布局图。 图32是在根据实施例14的固态成像装置的像素部分中的一个共有单元的布局图。 图33是在根据实施例15的固态成像装置的像素部分中的一个共有单元的布局图。 图34A至图34C是根据实施例15的一个共有单元的分解平面布局图。 图35是根据实施例16的固态成像装置的像素部分中的一个共有单元的布局图。 图36是在根据实施例17的固态成像装置的像素部分中的一个共有单元的布局图。 图37A至图37C是根据实施例17的一个共有单元的分解平面布局图。 图38是在根据实施例18的固态成像装置的像素部分中的一个共有单元的布局图。 图39A及图39B是根据实施例18的一个共有单元的第一分解平面布局图。 图40A及图40B是根据实施例18的一个共有单元的第二分解平面布局图。 图41是在根据实施例19的固态成像装置的像素部分中的一个共有单元的布局图。 图42A及图42B是根据实施例19的一个共有单元的第一分解平面布局图。 图43A及图43B是根据实施例19的一个共有单元的第二分解平面布局图。 图44是根据实施例19的一个共有单元的第三分解平面布局图。 图45是在根据实施例20的固态成像装置的像素部分中的一个共有单元的布局图。 图46A及图46B是根据实施例20的一个共有单元的第一分解平面布局图。 图47C及图47D是根据实施例20的一个共有单元的第二分解平面布局图。 图48是示出根据本发明的实施例的固态成像装置的示意性布局的平面图。 图49是用于说明本发明的实施例的优点的布局图。
图50是用于与本发明的实施例的优点进行比较的参照示例的布局图。 图51是示出在根据本发明的实施例的固态成像装置中的放大晶体管的改变示例
1的布局图。 图52是示出在根据本发明的实施例的固态成像装置中的放大晶体管的改变示例2的布局图。 图53是示出在根据本发明的实施例的固态成像装置中的放大晶体管的改变示例3的布局图。 图54是示出在根据本发明的实施例的固态成像装置中的放大晶体管的改变示例4的布局图。 图55是示出在根据本发明的实施例的固态成像装置中的放大晶体管的改变示例5的布局图。 图56是示出在根据本发明的实施例的固态成像装置中的放大晶体管的改变示例6的布局图。 图57是示出在根据本发明的实施例的固态成像装置中的放大晶体管的改变示例7的布局图。 图58是示出在根据本发明的实施例的固态成像装置中的复位晶体管的改变示例1的布局图。 图59是示出在根据本发明的实施例的固态成像装置中的复位晶体管的改变示例2的布局图。 图60是示出根据本发明的实施例的电子设备的示意性构造的图。
具体实施例方式以下，将参考附图来描述本发明的实施例。 参考图l，示出了根据本发明的实施例的固态成像装置(即，M0S固态成像装置)的示意性构造的示例。本示例的固态成像装置l包括设置在半导体衬底ll(例如，硅衬底)上的像素部分3(S卩，成像区域)以及周边电路部分。像素部分3包括像素2，其具有用作光电转换单元且规则地布置为二维阵列的多个光电二极管。每个像素2均包括光电二极管及多个像素晶体管(即，M0S晶体管)。多个像素晶体管可由三种晶体管构成，例如转移晶体管、复位晶体管、以及放大晶体管。除了这些晶体管之外，像素晶体管还可通过增加选择晶体管而由四种晶体管构成。 周边电路部分包括竖直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、以及控制电路8等。 控制电路8根据竖直同步信号、水平同步信号以及主时钟而生成时钟信号或控制信号，时钟信号或控制信号用作竖直驱动电路4、列信号处理电路5、以及水平驱动电路6等工作的基准信号。控制电路8将这些信号输入竖直驱动电路4、列信号处理电路5、以及水平驱动电路6等。 竖直驱动电路4例如由移位寄存器构成。竖直驱动电路4以行为单位沿竖直方向顺序地选择性扫描像素部分3的每个像素2，并经由竖直信号线9将像素信号提供至列信号处理电路5。像素信号是基于与例如由光电二极管接收的光量相对应而生成的信号电荷，该光电二极管用作各个像素2的光电转换元件。 列信号处理电路5例如针对每一列像素2来设置，并利用来自黑基准像素(其围绕有效像素区域形成)的信号来对从一行像素2输出的信号针对每个像素列执行诸如噪音去除的信号处理，具体而言，列信号处理电路5执行诸如用于去除像素2或信号放大所固有的固定图案噪声的CDS的信号处理。水平选择开关(未示出)连接在各个列信号处理电路5的输出端子与水平信号线10之间。 水平驱动电路6例如由移位寄存器构成，并通过顺序地输出水平扫描脉冲来顺序地选择各个列信号处理电路5，并将来自各个列信号处理电路5的像素信号输出至水平信号线10。 输出电路7对从各个列信号处理电路5经由水平信号线10顺序供应的信号执行信号处理，并输出处理后的信号。 当上述固态成像装置1应用于正面照射固态成像装置时，包括多层配线的多个配
线层经由层间绝缘膜形成在像素部分3及周边电路部分上方。在像素部分3中，片上彩色
过滤器经由平坦化膜形成在多个配线层上，并且片上微透镜形成在其上。 当固态成像装置1应用于背面照射固态成像装置时，多个配线层并未形成在光入
射表面(即，受光表面) 一侧的背面上。相反，多个配线层形成在与受光表面相反的正面一 根据本发明的实施例的固态成像装置具有当像素小型化时像素部分3的布局的优化特征。 实施例1 :固态成像装置的示例性构造 参考图2，示出了根据本发明的实施例1的固态成像装置(即，M0S固态成像装置)。图2示出了像素部分的布局的主要部分。图3A至图3C以及图4及图5是用于理解第一层配线及第二层配线的图案的分解平面视图。在以下描述中，长度方向或纵向对应于像素部分的竖直方向，而宽度方向或横向对应于像素部分的水平方向。换言之，与竖直信号线平行的方向是竖直方向，而与该方向垂直的方向是水平方向。 如图2所示，根据实施例1的固态成像装置101包括像素部分3，其中共有单元21布置成二维阵列，其中一个共有单元21包括总共8个像素(沿水平及竖直方向分别为2像素乘4像素)构成的光电二极管PD(PD1至PD8)。换言之，一个共有单元21被布局成沿水平及竖直方向分别具有2像素乘4像素的所谓8像素共有结构，其中两个结构组竖直布置，其中一个结构组具有由总共四个光电二极管PD(沿水平及竖直方向分别为2乘2光电二极管)共有的一个浮动扩散体FD。在图中，P表示像素间距。 —个共有单元21由八个光电二极管及十个像素晶体管构成，换言之，一个共有单元21包括每像素的1. 25个像素晶体管。在该示例中，十个像素晶体管被特别地划分为八个转移晶体管Trl (Trll至Trl8)、一个复位晶体管Tr2、以及一个放大晶体管Tr3。
—个共有单元21中的布局包括第一结构部分23、第二结构部分25、读出晶体管Trll至Trl8、放大晶体管Tr3、以及复位晶体管Tr2。此外，该布局还包括八根读出配线26 (261至268)、复位配线27、以及连接配线28。放大晶体管Tr3包括源极区域31S、漏极区域31D、以及放大栅电极32。复位晶体管Tr2包括源极区域33S、漏极区域33D、以及复位栅电极34。
第一结构部分23包括四个光电二极管PD1、PD2、PD3及PD4，四个读出栅电极221至224、以及一个第一浮动扩散体FD1，四个读出栅电极221至224被分别设置为与四个光电二极管PD1至PD4相对应(参见图3A)。光电二极管PD1至PD4、第一浮动扩散体FD1、以及读出栅电极221至224分别形成读出晶体管Trll至Trl4。 上侧的第一结构部分23包括大致呈方形并以预定间隔(例如，相同的竖直及水平间隔)布置成两竖直行及两水平行的四个光电二极管PD1至PD4。 一个第一浮动扩散体FD1形成在被四个光电二极管PD1至PD4包围的中央区域。对应的读出栅电极221至224形成在四个光电二极管PD1至PD4的相对的角部分处，由此接触第一浮动扩散体FD1。各个读出栅电极221至224大致呈具有部分伸出部分24的三角形或梯形，其中其底侧接近对应的光电二极管PD定位，而其顶侧接近第一浮动扩散体FD1定位。具体而言，四个读出栅电极221至224形状相同，并对称布置。 第二结构部分25包括四个光电二极管PD5、PD6、PD7及PD8，四个读出栅电极225至228，以及一个第二浮动扩散体FD2，四个读出栅电极225至228分别设置以与四个光电二极管PD5至PD8相对应(参见图3A)。光电二极管PD5至PD8、第二浮动扩散体FD2、以及读出栅电极225至228分别形成读出晶体管Trl5至Trl8。 与上侧的第一结构部分23类似，下侧的第二结构部分25包括四个光电二极管PD5至PD8，其大致呈方形，并以预定间隔(例如，相同的竖直及水平间隔)布置成两竖直及两水平行。 一个第二浮动扩散体FD2形成在被四个光电二极管PD5至PD8包围的中央区域。对应的读出栅电极225至228形成在四个光电二极管PD5至PD8的相对角部分处，由此接触第二浮动扩散体FD2。读出栅电极225至228具有与上述读出栅电极221至224相同的形状。因此，读出栅电极225至228对称地布置，由此其底侧接近对应的光电二极管PD定位，而其顶侧接近第二浮动扩散体FD2定位。 八根读出配线261至268分别连接至读出晶体管Trll至Trl8的读出栅电极221至228，并被施加至其的独立读出脉冲独立地控制。复位配线27连接至复位晶体管Tr2的复位栅电极34，并供应有复位脉冲。连接配线28连接至第一浮动扩散体FD1、第二浮动扩散体FD2、放大晶体管Tr3的放大栅电极32、以及复位晶体管Tr2的源极区域33S。
此外，共有单元21包括连接至复位晶体管Tr2的漏极区域33D的电源配线29、连接至放大晶体管Tr3的源极区域31S的竖直信号线35、以及连接至放大晶体管Tr3的漏极区域31D的电源配线36。 放大晶体管Tr3形成在上侧第一结构部分23与下侧第二结构部分25之间。放大晶体管Tr3包括沿横向具有较大栅极长度的放大栅电极32，以及形成在放大栅电极32的两端处的源极区域31S及漏极区域31D。沿放大栅电极32的栅极长度方向的长度被形成为大于像素间距P1。在本示例中，放大栅电极32的长度与两个水平光电二极管PD1及PD2的长度(即接近两个像素间距的尺寸)对应。 复位晶体管Tr2形成在上侧第一结构部分23的上部的中央。具体而言，复位晶体管Tr2包括复位栅电极34 (其形成在位于两个水平光电二极管PD1及PD2之间的对应区域内)，以及形成为夹着复位栅电极34的漏极区域33D及源极区域33S。 在本实施例中，由两层结构的配线(以下称为两层配线结构)中的第一层配线来形成读出配线261至268、复位配线27、以及连接至复位晶体管Tr2的漏极区域33D的电源配线29。通过图4所示的金属配线M1及M2来形成两层配线结构。第一层配线(即，由第一层金属配线Ml形成的各根配线261至268、27、以及29)沿横向布线(参见图3B)。
如图4所示，金属配线Ml及M2经由层间绝缘膜39形成在半导体衬底38上，在半导体衬底38上形成有光电二极管PD以及像素晶体管Trl至Tr3。参考标号40表示平坦化膜。金属配线Ml及M2由Cu配线形成，该Cu配线的下表面及侧表面被屏蔽金属41覆盖。SiC膜42形成在Cu基金属配线Ml及M2的表面上，由此防止Cu扩散。
第一结构部分23上的四根读出配线261至264布置在位于光电二极管PD的两竖直行之间的对应区域内。上两读出配线261及262沿着读出栅电极221及222部分地弯曲，并彼此平行布置以连接于对应的读出栅电极221及222。下两读出配线263及264沿着读出栅电极223及224部分地弯曲，并彼此平行布置以连接至对应的读出栅电极223及224。连接至读出栅电极221及222的上两读出配线261及262与连接至读出栅电极223及224的下两读出配线263及264被形成为对称布局。 第二结构部分25上的四根读出配线265至268以相同方式布置。换言之，读出配线265至268布置在位于光电二极管PD的两竖直行之间的对应区域内。上两读出配线265及266沿着读出栅电极225及226部分地弯曲，并彼此平行布置以连接至对应的读出栅电极225及226。下两读出配线267及268沿着读出栅电极227及228部分地弯曲并彼此平行布置以连接至对应的读出栅电极227及228。连接至读出栅电极225及226的上两读出配线265及266与连接至读出栅电极227及228的下两读出配线267及268形成为对称布局。 上下第一及第二浮动扩散体FD1及FD2、放大栅电极32、以及复位晶体管Tr2的源极区域33S由连接配线28连接。通过两层配线结构的第二层配线来形成连接配线28、连接至放大晶体管Tr3的源极区域31S的竖直信号线35、以及连接至放大晶体管Tr3的漏极区域31D的电源配线36。第二层配线(即，由第二层金属配线M2形成的连接配线28、竖直信号线35、以及电源配线36)沿纵向布线(参见图3C)。 沿横向分别布线的四行读出配线261至264以及四行读出配线265至268以一定配线间的间隔(其被设定等于或小于衍射极限)布置。因此，四行读出配线261至264(以及读出配线265至268)的区域用作遮光区域，其中光基本上不能通过该遮光区域。在图2中，参考标号30表示接触部分。在接触部分30中，经由穿过层间绝缘膜的导电塞来实现互连。在此情况下，采用其中第一层金属配线M1及第二层金属配线M2经由导电塞分别直接连接至目标连接区域的结构，或者采用其中第二层金属配线M2经由导电塞及第一层金属配线M1连接至目标连接区域的结构。 元件分离区域20形成在光电二极管PD1至PD8、放大晶体管Tr3、以及复位晶体管Tr2之间。尽管图中未示出，但作为该元件分离区域20，扁平绝缘膜形成在杂质扩散区域内，由此例如与杂质扩散区域的整个表面上的栅极绝缘膜大致齐平。杂质扩散区域例如可以是P型半导体区域。在此情况下，n沟道像素晶体管被用作像素晶体管，而电子被用作信号电荷。 参考图3A至图3C，示出了一个共有单元21的分解平面图。在图3A中，示出了光电二极管PD1至PD8、第一及第二浮动扩散体FD1及FD2、读出栅电极221至228、读取晶体管Trl、复位晶体管Tr2以及放大晶体管Tr3的布局。在图3B中，示出了通过第一层金属配线M1沿横向布线的读出配线261至268、复位配线27、以及电源配线29的布局。在图3C中，示出了通过第二层金属配线M2沿纵向布线的连接配线28、竖直信号线35、以及电源配线36的布局。 通过从由第二层金属配线M2形成配线经由第一层金属配线M1的连接部分延伸至像素晶体管的预定部分的连接来实现由第二层金属配线M2形成的配线与像素晶体管之间的连接。 经由层间绝缘膜布置在周边电路部分上的配线被布线成两层或多层。当配线层的数量在像素部分与周边电路部分不同时，像素部分中顶层配线上的绝缘膜被形成为比周边电路部分中顶层配线上的绝缘膜更厚。 参考图5，示出了具有与实施例1的一个共有单元21相关的八个像素及十个晶体管的结构的等效电路。在该电路构造中，第一结构部分的四个光电二极管PD(PDll、 PD12、PD13及PD14)分别连接至四个读出晶体管Trll、 Trl2、 Trl3及Trl4的源极。读出晶体管Trll至Trl4的漏极连接至复位晶体管Tr2的源极。第二结构部分的四个光电二极管PD(PD15、PD16、PD17及PD18)分别连接至四个读出晶体管Trl5、Trl6、Tr17及Trl8的的源极。读出晶体管Trl5至Trl8的漏极连接至复位晶体管Tr2的源极。读出晶体管Trll至Trl4与复位晶体管Tr2之间的第一浮动扩散体FDl经由连接配线28连接至放大晶体管Tr3的放大栅极。读出晶体管Trl5至Trl8与复位晶体管Tr2之间的第二浮动扩散体FD2经由连接配线28连接至放大晶体管Tr3的放大栅极。放大晶体管Tr3的源极连接至竖直信号线35，而放大晶体管Tr3的漏极连接至电源配线36。复位晶体管Tr2的漏极连接至电源配线29，而复位晶体管Tr2的栅极连接至施加复位脉冲的复位配线27。读出晶体管Trll至Trl8的读出栅极连接至施加独立行读出脉冲的读出配线261至268。 可利用原色红、绿及蓝(RGB)使第一结构部分23及第二结构部分25中每一者的四个像素的彩色过滤器布置为拜耳构造(Bayerarrangement)。或者，作为彩色过滤器布置，可以使用各种彩色过滤器布置，例如除了使用原色红、绿及蓝(RGB)还使用白色W的彩色过滤器布置，或者使用其他补色或补色与原色的组合的彩色过滤器布置。
根据实施例1的固态成像装置，因为一个共有单元21包括具有八个像素及十个晶体管的结构，故可减少每个像素的像素晶体管的数量，由此可以增加各个光电二极管PD1至PD8的孔径面积。此外，配线仅形成为两层配线结构，第一层金属配线M1被用作横向配线，而第二层金属配线M2被用作纵向配线，由此光电二极管的孔径面积由竖直及水平配线界定。该配线布局并不复杂，并且不与光电二极管的孔径干涉。如上所述，因为可以增大光电二极管的孔径面积，故即使在像素小型化时也能够提高灵敏度。因此，可以获得具有高灵敏度及高分辨率的固态成像装置。 由与半导体衬底间隔开的第二层金属配线M2来形成布线成两个配线层并连接至浮动扩散体FD1及FD2的连接配线28。此外，连接配线28以及与连接配线28相交的第一层金属配线Ml仅在其相交处与小宽度的读出配线261至268相遇。连接配线28与半导体衬底之间的浮动电容以及连接配线28与读出配线261至268之间的浮动电容较小。因此，连接至浮动扩散体FD1及FD2的浮动电容较小，由此即使在像素小型化时其转换效率也不会下降。因此，能够实现灵敏度的提高。在本实施例中，配线被形成为两层配线结构。两层配线结构的配线形成在比四层配线结构的配线更接近光电二极管的位置处。因为第一及第二金属配线M1及M2生成的衍射光以较小的水平衍射角到达光电二极管，故提高了光电二极管的集光效率。此外，两层配线结构使得其能够具有提高的产品产量。随着配线层数量的减少，产品产量下降。
在上述示例中，尽管由第一层金属配线M1形成了水平配线并由第二层金属配线M2形成了竖直配线，也可由第一层金属配线Ml形成竖直配线而由第二层金属配线M2来形成水平配线。但是，当光发生衍射时，考虑到浮动扩散体FD1及FD2对光的遮蔽等，优选地由第一层金属配线Ml来形成包括读出配线261至268的水平配线，而由第二层金属配线M2来形成竖直配线。 利用八个像素作为一个共有单元，可经由连接至读出晶体管Trll至Tr18的读出栅电极221至228的读出配线261至268来独立地控制读出晶体管Trll至Trl8的栅极。因为可以独立地控制栅极，故可以容易地将八个像素中需要的像素相加。在一个共有单元21的浮动扩散体FD1及FD2内执行上述像素的相加。例如，当RGB像素布置为拜耳构造时，可以将八个像素中任意相同颜色的像素相加。或者，当布置了白(W)、红(R)、绿(G)以及蓝(B)四个像素时，可以将八个像素内任何两种颜色(例如，白(W)及绿(G))的像素相加。除此之外，其他像素相加方法也是可行的。换言之，各种像素相加方法均是可行的，例如将第一结构部分23中的像素与第二结构部分25中的像素相加，在第一结构部分中的像素相加，或将第二结构部分中的像素相加。此外，可使竖直行的像素稀疏。 因为像素布局为在水平方向和竖直方向分别具有2像素乘4像素的共有单元，故以分别在行方向2个像素、在列方向l像素为单位读取像素。因此，可以将列信号处理电路的面积减半，并且可以相对简单的方式实现各个颜色的不同增益。因此，芯片面积变小。
参考图50，示出了固态成像装置118的参考示例，其中多个像素114布置为二维阵列，竖直信号线116及电源配线117被布置用于每列像素114，并且单位列信号处理电路119被布置用于各列像素。相反，在本实施例中，如图49所示，一个共有单元140由总共八个像素114构成(沿水平方向及竖直方向分别为2像素乘4像素)，竖直信号线141及电源配线142被设置用于各个共有单元，并且单元列信号处理电路143被设置用于各个共有单元。换言之，因为每两列像素就布置沿纵向布线的竖直信号线141及电源配线142，故单位列信号处理电路143可以约两倍于像素间距的间距(尺寸)布置，由此减小纵向的面积。
另一方面，在MOS固态成像装置中，当信号被放大晶体管放大时，因为放大晶体管的栅极绝缘膜中陷阱能级的原因，故会生成1/f噪声(闪变噪声)，其功率频谱与频率f成反比。在放大晶体管中生成的该1/f噪声对影像品质具有较大影响。 在本实施例中，放大晶体管Tr3的放大栅电极32的长度等于或大于一个像素间距，因此，栅极长度等于或大于一个像素间距，在本示例中，接近两个像素间距。因此，可以减小1/f噪声。可利用下述公式1来表达1/f噪声。
公
式1<formula>formula see original document page 12</formula>
在该公式中，K为处理依赖系数(其与栅极绝缘膜的界面处的电子捕获/发射相关)，Cox是栅极绝缘膜的电容，L是晶体管的栅极长度(沟道长度)，而W是栅极宽度(沟道宽度)。由公式1给出1/f噪声的功率频谱(均方噪声电压)。
从上述公式1可知，因为放大晶体管Tr3的放大栅电极32( S卩，栅极长度)较长， 故可理解l/f噪声会下降。 因为放大晶体管Tr3的漏极区域31D连接至沿竖直方向布线的电源配线36，故供
应至所选择的行上的放大晶体管的电流值并未增大，而是可以被维持在合适的值。当放大
晶体管的漏极区域31D连接至沿水平方向布线的电源配线时，需要将电流供应至一个所选
择的行上的全部像素的放大晶体管，由此会需要过大的驱动能力，由此难以实施。 因为具有2乘4像素布置的共有单元被布置为二维阵列，故可从第一行的端部以
点顺序方式来读取像素。但是，当具有4乘2像素布置的共有单元被布置为二维阵列时，后
续处理难以进行，由此难以以点顺序方式来读取像素。 在本实施例中，优选地，周边电路部分上的配线层的数量为两层或更多层。此外， 当在像素部分的配线层与周边电路部分的配线层的数量不同时，优选地使像素部分中顶层 配线上的绝缘膜形成得比周边电路部分中顶层配线上的绝缘膜更厚。在周边电路区域中， 可通过增加配线层的数量来减小电路面积。但是，在像素区域中，因为在配线层数量增加时 难以使光电二极管集光，故需要减少配线层的数量。此外，即使当像素部分内的配线层的数 量较小时，因为如果从顶层配线到为各个像素设置的片上透镜的距离增大，则倾斜光的集 光效率下降，故优选地减小顶层配线上的绝缘膜的厚度。 实施例2 :固态成像装置的示例性构造 参考图6，示出了根据本发明的实施例2的固态成像装置，即M0S固态成像装置。 图6仅示出了当形成第一层金属配线M1时第一层金属的布局。根据实施例2的固态成像装 置102包括遮光部分45，其为各个共有单元21设置，并且其由各个浮动扩散体FD1及FD2 上的第一层金属形成。换言之，在固态成像装置102中，通过第一层金属配线Ml来形成读 出配线261至268、复位配线27、以及连接至复位晶体管Tr2的漏极区域的电源配线29。此 外，遮光部分45由第一层金属配线M1形成，由此覆盖浮动扩散体FD1及FD2。因为其他构 造与实施例1中所描述的相同，故以相同的参考标号来表示与图2中对应的部分，并将省去 对其的描述。 根据实施例2的固态成像装置102，由第一层金属配线Ml形成的遮光部分45形成 在浮动扩散体FD1及FD2上，使得距离读出配线262及263以及266及267分别存在较窄 间隔。因为这种构造，能够实现浮动扩散体FD1及FD2的更可靠遮蔽。除此之外，还可获得 与实施例1中所描述的相同的优点。 在上述实施例1中，在像素小型化的情况下，当四根读出配线261至264(或265至 268)每一者的宽度以及相邻配线之间的间隔减小时，光就不能够穿过。换言之，当读出配线 之间的间隔减小至等于或小于衍射极限时，光就不会穿过配线间间隔。因此，布置这四根读 出配线261至264(或265至268)的区域起遮光部分的作用。当像素进一步小型化时，读 出配线之间的间隔进一步减小至更加小于衍射极限。因此，在实施例1中，随着各个读出配 线的宽度以及读出配线之间间隔的减小，光电二极管PD1至PD8每一者的孔径面积会增大， 由此灵敏度会提高。 将参考图7及图8来描述衍射极限。在图7中，"a"是配线111之间的孔径宽度。 图7示出了当光(在本示例中为具有530nm波长A的绿光)穿过孔径112由此用光照射 光电二极管PD时的光强分布。已经到达光电二极管PD的光的强度在孔径中心0处为最
13高，随着远离孔径中心而下降，并且在点P处变为O。点P被称为第一暗环。随着孔径112 变窄，光衍射程度增强，由此在光强分布中从孔径中心O到第一暗环P的距离(OP)增大，并 且光强峰值下降。 图8示出了增加距离(OP)的情况。图8是当从图7的光电二极管PD的中心到端 部的尺寸D为600nm，并且绿光Lg(波长A :530nm)入射时的图。距离(OP)变为最大时的 孔径宽度a为衍射极限。例如，随着距离(OP)变得大于像素间距的1/2，光电二极管PD难 以集光。当孔径宽度等于或小于衍射极限时，光被衍射，由此光并未被光电二极管PD收集， 即，光不会进入光电二极管PD。 当光随着孔径112移动接近光电二极管PD而衍射时，光可被光电二极管PD收集 而不会增大距离(OP)。 在多层配线结构的情况下，因为随着距离(OP)的增大光在下层配线处衍射，故距 离(OP)将进一步增大并且峰值将下降。因此，随着配线层数量的减小，已经到达光电二极 管PD的光的强度分布中的距离(OP)将减小。
实施例3 :固态成像装置的示例性构造 参考图9及图10，示出了根据本发明的实施例3的固态成像装置，即MOS固态成像 装置。图9示出了像素部分的布局的主要部分。图IO示出了第一层配线的图案。根据实 施例3的固态成像装置103具有一个共有单元21，其中单位像素中读出配线的至少一根被 布置在光电二极管PD的区域内，并且光电二极管PD的区域被布置在该一根读出配线的两 侧及正下方。 在本示例中，在一个共有单元21中，布置在像素间距P内的同层的多个读出配线 中，一根读出配线远离其他读出配线布置。该读出配线布置为距其他读出配线达距离d2 处，其中距离d2大于一个共有单元21内重复出现的同层的读出配线之间的最小间隔dl。 最小间隔dl是等于或小于所谓衍射极限的间隔，在该间隔情况下光基本上不会穿过。距离 (间隔)d2是超过衍射极限的距离，在该距离的情况下基本上允许光穿过。
换言之，本实施例的固态成像装置103具有以下构造，其中一个共有单元21中的 一根读出配线被布置在光电二极管PD上，由此与其他读出配线间隔超过衍射极限的距离。 具体而言，如图9及图10所示，在第一结构部分23中，在四根读出配线261至264中，布置 读出配线261以对应于例如光电二极管PD1及PD2的中心附近的位置，并布置读出配线264 以对应于例如光电二极管PD3及PD4的中心附近的位置。在第二结构部分25中，在四根读 出配线265至268中，布置读出配线265以对应于例如光电二极管PD5及PD6的中心附近 的位置，并布置读出配线268以对应于例如光电二极管PD7及PD8的中心附近的位置。
设定读出配线262及263之间的最小间隔(距离)dl以及读出配线266及267之 间的最小间隔(距离)dl以等于或者小于衍射极限。设定读出配线261及262之间的距离 d2以及读出栅电极264及263之间的距离d2以超过衍射极限。此外，设定读出配线265及 266之间的距离d2以及读出栅电极268及267之间的距离d2以超过衍射极限。尽管读出 配线261,264,265及268可能仅布置在光电二极管PD上以与其他读出配线间隔超过衍射 极限的距离，但其优选地布置在光电二极管PD的中心附近。换言之，如图12所示，读出配 线优选地布置使得读出配线261， 264， 265及268布置在像素的光学中心0 (或像素间距的 中心)。
读出配线261经由延伸部分261a连接至读出栅电极221。读出配线262及263分 别连接至读出栅电极222及223。读出栅电极264经由延伸部分264a连接至读出栅电极 224。读出配线265经由延伸部分265a连接至读出栅电极225。读出配线266及267分别 连接至读出栅电极226及227。读出栅电极268经由延伸部分268a连接至读出栅电极228。
因为其他构造与实施例1中描述的相同，故由相同的参考标号来表示与图2中对 应的部分，并省去其描述。但是，在本示例中，尽管读出栅电极221至228具有与图2中所 示的形状略微不同的形状，但可以讲其具有相同的形状。 根据实施例3的固态成像装置103，读出配线261,264,265及268发生偏移由此 分别布置在光电二极管PD1及PD2、光电二极管PD3及PD4、光电二极管PD5及PD6、以及光 电二极管PD7及PD8上。因为该构造，相较于图2所示的实施例l，各个光电二极管PD1至 PD8的孔径面积增大了与读出配线之间的一个间隔对应的量。此时，因为衍射，光电二极管 PD的中心附近的读出配线的附近地区处的光朝向读出配线的背侧弯曲以被光电二极管PD 收集。 将参考图12的示意图来描述这种现象。图12示出了PD1的部分。光电二极管 PD1形成在半导体衬底70中，并且由第一层金属配线Ml形成的读出配线262及复位配线 27以及第二层金属配线M2经由层间绝缘膜39布置在其上以界定光电二极管PD1的孔径。 片上连接器壳体47及片上微透镜48经由平坦化膜(未示出)形成在该两层配线结构上。 此外，由第一层金属配线形成的读出配线261被布置在光电二极管PD1的中心附近。
读出配线261正上方的入射光La被读出配线反射。但是，因为布置在光电二极管 PD1的中心附近的读出配线261具有较小的宽度，故在读出配线261的附近入射的光Lb被 读出配线261衍射以朝向读出配线261的背侧弯曲以被光电二极管PD1收集。因为入射光 被片上微透镜48会聚，故朝向光电二极管PD1的中心传播的波面49占优。为此，当光被读 出配线261衍射时，朝向背侧的中心弯曲的光占优。 另一方面，公知一种固态成像装置，其通过使用片上微透镜及层内透镜的组合来 增大集光效率。但是，随着像素尺寸的进一步减小，难以形成层内透镜。在实施例3中，因 为其中一根读出配线被布置在光电二极管PD的中心附近由此入射光被该读出配线衍射以 被光电二极管收集，在中心处的读出配线起层内透镜的作用，由此可以提高光收集效率。
在实施例3中，因为提高了光收集效率，故能够实现灵敏度的进一步提高。除此之 外，还可获得与实施例1中描述的相同的优点。
实施例4 :固态成像装置的示例性构造 实施例4示出了一个共有单元21的另一示例，其中单位像素中至少一根读出配线 被布置在光电二极管PD的区域内，并且光电二极管PD的区域被布置在一根读出配线的两 侧及正下方。 当像素进一步小型化时，可考虑以下构造，其中颜色红、绿及蓝(RGB)的光电二极 管沿其深度方向被布置在不同位置，并且RGB颜色的光电二极管被布置成在其俯视平面图 中彼此部分重叠，由此增大光接收面积。此时，因为未形成光电二极管的区域存在于相邻像 素的光电二极管之间，故难以在像素之间布置全部四根读出配线。实施例4提供了可应用 于这种情况的固态成像装置。 参考图13及图14，示出了根据本发明的实施例4的固态成像装置，即MOS固态成像装置。图13示出了像素部分的布局的主要部分。但是，在平面图上，为了方便起见针对 各个像素将光电二极管隔开。图14示出了半导体衬底中光电二极管的构造。
如图13所示，根据实施例4的固态成像装置104包括一个共有单元21，其中在同 一层上的全部读出配线261至268均被布置在一个共有单元21内彼此间隔达距离d3处， 其中距离d3大于最小间隔dl (参见图9)。换言之，在本实施例的固态成像装置104中，读 出配线261至268布置为彼此间隔超过衍射极限的距离处。当考虑光衍射时，优选地读出 配线261至268彼此间隔足够，以布置在相同间距(间隔)上，例如使得配线之间的距离最 大化。此外，读出配线261至268中相邻两根配线被分别布置在光电二极管PD1及PD2、光 电二极管PD3及PD4、光电二极管PD5及PD6、以及光电二极管PD7及PD8上。尽管现在在 图中示出，但类似于实施例3，读出配线261至268可分别经由延伸部分连接至对应的读出 栅电极221至228。 下面例如将描述具有拜耳构造的光电二极管PD。如图14所示，颜色红(R)、绿(G) 及蓝(B)的光电二极管PDr、PDg及PDb例如被形成在第二导电型(例如，p型)半导体阱区 域52中，第二导电型半导体阱区域52形成在第一导电型(例如，n型)半导体衬底51中。 光电二极管PDr、PDg及PDb由n型半导体区域53以及形成在n型半导体区域53上的p型 半导体区域54形成。 因为具有蓝色波长的光在较浅区域被吸收，故蓝像素的光电二极管PDb形成为接 近半导体阱区域52的表面侧。因为具有绿色波长的光比具有蓝色波长的光在更深的位置 处被吸收，故绿像素的光电二极管PDg被形成以从半导体阱区域的表面部分地延伸至蓝像 素的光电二极管PDb正下方的区域。因为具有红色波长的光在最深的位置处被吸收，故红 像素的光电二极管PDr被形成使得从半导体阱区域的表面部分地延伸至绿像素的光电二 极管PDg正下方的区域。在本示例中，绿像素的光电二极管PDg以及红像素的光电二极管 PDr被形成使得沿其深度方向彼此穿过。如图14所示，因为各个像素的光电二极管PDr、PDg 及PDb被形成使得沿衬底深度方向彼此重叠，故在相邻像素的光电二极管之间并不存在没 有形成光电二极管的区域。 因为其他构造与实施例1中描述的相同，故将通过相同参考标号来表示与图2中 对应的部分，并将省去其描述。 根据实施例4的固态成像装置104，因为颜色红、绿及蓝的各个像素的光电二极管 沿半导体衬底51的深度方向被形成在不同位置处，故在半导体衬底内实现了颜色分离。换 言之，可在半导体衬底51内防止颜色混合。此外，因为连接至各个像素的读出晶体管Trll 至Trl8的读出配线261至268以超过衍射极限的距离彼此间隔，故能够进一步增大光电二 极管PD1至PD8每一者的孔径面积。读出配线261至268提供了与图12描述的相同的效 果。因此，即使当像素进一步小型化时也能够提高灵敏度。此外，可实现与实施例l中所描 述的相同的优点。 实施例5 :固态成像装置的示例性构造 参考图15A及图15B，示出了根据本发明的实施例5的固态成像装置，即MOS固态 成像装置。图15A及图15B分别示出了像素部分的布局的主要部分，在分解平面图中示出 了第一层配线及第二层配线的图案。根据实施例5的固态成像装置105包括由图15B所示 的第一层配线及第二层配线形成的伪配线，以实现一个共有单元21的配线的良好的对称。
16换言之，通过相同第一层金属配线Ml来形成读出配线261至268、复位配线27以及电源配 线29(均为水平配线)，同时并未被施加电压的分割的伪配线56被形成在光电二极管PDl 至PD8的左右两侧。此外，通过相同第二层金属配线M2，形成了连接配线28、竖直信号线35 以及电源配线36 (均为竖直配线)，同时并未被施加电压的分割的伪配线57被形成在光电 二极管PDl至PD8的上下两侧。 因为其他构造与实施例1中描述的相同，故将由相同的参考标号来表示图2中对 应的部分，并省去对其的描述。 根据实施例5的固态成像装置105，除了水平配线及竖直配线之外，分别由第一层 金属配线Ml及第二层金属配线M2形成的伪配线56及57也被形成使得光电二极管PD1至 PD8被这些配线包围。因为该构造，光电二极管PD1至PD8被同一层的金属配线良好对称地 包围，由此可防止因光衍射而造成的颜色混合。除此之外，还可获得与实施例1中描述相同 的优点。 实施例6 :固态成像装置的示例性构造 参考图16A及图16B，示出了根据本发明的实施例6的固态成像装置，即MOS固态 成像装置。图16A及图16B示出了像素部分的布局的主要部分(一个共有单元)。实施例 6示出了其中布置有伪配线的另一种布局。 如图16A所示，根据实施例6的固态成像装置106包括伪配线57，其由第二层金属 配线M2形成，并被布置成竖直地夹置光电二极管PD1至PD8的每一者。伪配线57被布置成 在不同位置分割，上述不同位置包括与由第一层金属配线M1形成的读出配线261,263,266 及267上的区域对应的位置，与放大栅电极32上的区域对应的位置，以及与由第一层金属 配线Ml形成的复位配线27及电源配线29上的区域对应的位置。 这里，如图16B所示，由第一层金属配线M1形成的复位配线27被分为使其一端连 接至复位栅电极34的复位配线部分27A以及并未连接至复位栅电极34的复位配线部分 27B。复位配线部分27A及27B由通过第二层金属配线M2形成的连接配线27C连接，由此 形成复位配线27。此外，遮挡浮动扩散体FD1及FD2的上部的遮光部分45被形成为与浮 动扩散体FD1及FD2、放大栅电极32、以及连接至复位晶体管Tr2的源极区域33S的连接配 线28 —体。通过扩展连接配线28的对应于与浮动扩散体FD1及FD2的接触部分的部分， 由第二层金属配线M2来形成遮光部分45。 因为其他构造与实施例1中描述的相同，将通过相同的参考标号来表示与图2中 对应的部分，并将省去对其的描述。 根据实施例6的固态成像装置106，因为布置了由第二层金属配线M2形成的伪配 线57，故金属配线以良好的对称性围绕各个光电二极管PD1至PD8布置。因为该构造，与实 施例5类似，各个光电二极管PD1至PD8被伪配线57及其他配线包围，由此可防止因光衍 射而造成的颜色混合。除此之外，还可获得与实施例1中所描述的相同的优点。
实施例7 :固态成像装置的示例性构造 参考图17，示出了根据本发明的实施例7的固态成像装置，即MOS固态成像装置。 图17示出了像素部分的布局的主要部分(一个共有单元)。根据实施例7的固态成像装置 107包括光电二极管PD1至PD8，其并非方形，但具有带圆角的形状。 当利用离子注入法来形成光电二极管PD1至PD8时，使用抗蚀掩膜作为离子注入掩膜。因为通过光刻技术来形成该抗蚀掩膜，故孔径易于具有圆角并且难以成为完美方形。
通过使用这种抗蚀掩膜，可以形成具有圆角的大致方形的光电二极管PD1至PD8。 因为其他构造与实施例1中描述的相同，故与图2中对应的部分由相同参考标号
来表示，并将省去对其的描述。 根据实施例7的固态成像装置107，因为光电二极管具有圆角，故光电二极管PD1 至PD8每一者均可形成有圆角。当放大晶体管Tr3的源极区域31S及漏极区域31D以及复 位晶体管Tr2的源极区域33S及漏极区域33D等被布置在由圆角包围的区域内时，能够预 期到减小无效区域生成的优点。此外，在离子注入过程中出现的损害不会影响光电二极管。 除此之外，还可获得与实施例1中所描述的相同的优点。 实施例7中光电二极管具有圆角的构造可应用于上述实施例2至5以及下述各实 施例。
实施例8 :固态成像装置的示例性构造 参考图18，示出了根据本发明的实施例8的固态成像装置，即M0S固态成像装置。 图18示出了像素部分的主要部分(一个共有单元)。根据实施例8的固态成像装置108包 括一个共有单元21，其中具有集光功能的点状结构61形成在与各个光电二极管PD1至PD8 上的各个区域对应的位置处，优选地形成在各个光电二极管的中心附近的位置处。点状结 构61形成为并未供应有电压的岛状形状，并与其他配线间隔开超过衍射极限的距离。当点 状结构61形成为两层配线结构时，其由与第一层金属配线M1相同层上的金属及与第二层 金属配线M2相同层上的金属中任一者形成。点状结构61优选地由与第一层金属配线Ml 相同层上的金属形成。 点状结构61优选地形成有允许光穿过的膜厚。点状结构61优选地由具有比第一 层金属配线Ml及第二层金属配线M2的厚度更小厚度的薄金属膜形成。
点状结构61例如可形成为矩形、圆形、十字形，多边形，以及任何其他几何形状。 可以设置一个、两个或数量上超过两个的多个点状结构61。点状结构可由Cu， Al， SiON， SiN， SiC， TiN， IT0， TaN， W， WSi及WN等形成。 因为其他构造与实施例1中所描述的相同，将由相同的参考标号来表示与图2中 对应的部分，并将省去对其的描述。 参考图19A及图19B，示出了点状结构61的形成方法的示例。如图19A所示，具有 相同深度的沟道63及64被分别形成在层间绝缘膜62的表面上、形成点状结构及配线的位 置处。Cu膜65例如经由屏蔽金属被埋在沟道63及64中。然后，执行平坦化处理，并且如 图19B所示，被埋在与点状结构对应的沟道63中的Cu膜65与屏蔽金属一起被选择性地蚀 刻，由此具有预定厚度。以此方式，Cu配线被形成在沟道64中，并且由薄Cu膜形成的点状 结构61被形成在沟道63中。 参考图20A及图20B，示出了点状结构的形成方法的另一示例。如图20A所示，浅 沟道67形成在层间绝缘膜62的表面上、将形成点状结构的位置处，并且比浅沟道67更深 的沟道68形成在层间绝缘膜62的表面上、将形成配线的位置处。随后，如图20B所示，Cu 膜65经由屏蔽金属被埋在沟道67及68内。随后，执行平坦化处理，由此由薄Cu膜形成的 点状结构61被形成在浅沟道67内，并且Cu配线66被形成在沟道68内。
Cu配线66例如被形成为由第一层金属配线形成的水平配线(读出配线261至
18268、复位配线27以及电源配线29)。 根据实施例8的固态成像装置108，独立布置在光电二极管PD1至PD8的中心附近 的点状结构61具有与在实施例3中描述的读出配线261,264,265及268的上述功能相同 的集光功能。如图21的示意图所示，光在点状结构61的附近发生衍射以朝向点状结构61 的背侧弯曲以由光电二极管PD收集。在本示例中，因为光的干涉，光强度在点状结构61正 下方的位置处增大。此外，将衍射光Lc与穿过点状结构61的透射光Ld相加，进一步增大 了光强度。点状结构61具有层内透镜的功能。 在上述示例中，尽管点状结构61形成为单层金属结构，但点状结构61也可经由层 间绝缘膜在相同位置处形成为多层金属结构(例如，两层，三层及四层结构)。当点状结构 61形成为多层结构时，优选地随着越朝向下层点宽度减小。当点状结构61形成为多层结构 时，光首先朝向上层点形状结构弯曲，然后朝向下层点形状结构弯曲以被光电二极管收集。
如图22所示，为了防止Cu的扩散，SiC膜68例如形成在由第一层Cu金属形成的 配线66及点状结构61以及由第二层Cu金属形成的配线67的整个表面上。SiC膜68可保 持形成在与光电二极管上的区域对应的部分上。但是，如图22所示，当存在两层SiC膜68 时，存在这样的顾虑入射光的一部分Lf在两层SiC膜68之间经过多次反射，这会导致波 纹并降低灵敏度。 为此，如图23所示，优选地选择性去除第二层SiC膜68与光电二极管上的区域对 应的部分。从模拟的结果发现无需选择性蚀刻SiC膜68与光电二极管上的区域对应的整个 层，但仅需要选择性蚀刻第二层SiC膜68。通过这样操作，可减少多次反射，由此抑制波纹 的生成，并可提高灵敏度。这里，因为可通过利用直接掩膜对准进行蚀刻来实现对第二 SiC 膜68的去除，故能够蚀刻并充分地去除SiC膜与光电二极管对应的部分。为此，能够增大 孔径尺寸，并减小罩盖部分69的长度wl，由此可抑制多次反射的发生。
当波导被设置作为用于提高集光效率的另一种方式时，如图24所示，需要选择性 蚀刻并去除整个层，在此情况下，是指与光电二极管上的区域对应的部分的第一及第二层 SiC膜68。此时，因为经由非直接掩膜对准来蚀刻第一及第二层SiC膜68，故可在考虑到对 准误差在存在余量的情况下对其进行蚀刻。为此，获得的孔径尺寸较小，盖部分69的长度 w2增大，由此多次反射的抑制效果低于图22中的情况。 点状结构61在像素部分的中央部分与像素部分的周边之间偏移其位置。因为光
在像素部分的中央部分中大致在正上方入射，故点状结构61布置在中央。因为倾斜光在像
素部分的周边入射，故点状结构61从像素部分的中央部分的最佳位置偏移与片上微透镜
与各个像素之间的偏移量对应的距离。 实施例9 :固态成像装置的示例性构造 参考图25，示出了根据本发明的实施例9的固态成像装置，即MOS固态成像装置。 图25示出了像素部分的主要部分(一个共有单元)。根据实施例9的固态成像装置109包 括配线71，其不具备布线功能，并且其优选地布置在对应于光电二极管PD1至PD8上的区域 的位置处，由此沿光电二极管的中心的附近穿过。与上述实施例3的读出配线261、264、265 及268以及实施例8的点状结构61类似，配线71具有与层内透镜相同的集光功能。如图 25所示，配线71可设置用于各个共有单元21，并可共有地设置至一行全部像素的光电二极 管。配线71同时由与读出配线261至268相同的金属配线形成。或者，与点状结构61类
19似，配线71可形成为比读出配线更薄。 因为其他构造与实施例1中所描述的相同，故将由相同的参考标号来表示与图2 中对应的部分，并将省去对其的描述。 根据实施例9的固态成像装置109，因为如以上图12及图21中所述，光被配线71 的衍射效果会聚，故提高了集光效率，由此能够实现灵敏度的进一步提高。除此之外，可以 获得与实施例1中所描述的相同的优点。
实施例10 :固态成像装置的示例性构造 参考图26，示出了根据本发明的实施例10的固态成像装置，即M0S固态成像装置。 图26是示意性示出利用红像素作为代表像素的一个共有单元的剖面像素结构的剖视图。 其他像素(例如，绿像素及蓝像素)具有类似的剖面结构。 与图2所示的实施例1类似，根据实施例10的固态成像装置110包括共有单元 21，其中设置有具有总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素)的光 电二极管PD(PD1至PD8)以及十个像素晶体管。连接至读出晶体管Trll至Trl8的读出配 线261至268以及连接至复位晶体管Tr2的复位配线27及电源配线29通过第一层金属配 线Ml沿横向布线。连接配线28以及连接至放大晶体管Tr3的竖直信号线35及电源配线 36通过第二层金属配线M2沿纵向布线。 在本实施例中，如图26所示，两层配线结构72形成在其上形成有光电二极管(红 像素的光电二极管被用作代表示例)PDr及像素晶体管的半导体衬底70。换言之，第一及第 二层金属配线Ml及M2经由层间绝缘膜39而形成。金属配线Ml及M2如上所述形成有Cu 配线73和用于防止Cu的扩散的SiC膜74，该Cu配线73由屏蔽金属形成。
具体而言，在本实施例中，彩色过滤器75 (在图中为红色过滤器)被埋设在层间绝 缘膜39中、与两层配线结构72的光电二极管PDr上的区域对应的位置处。平坦化钝化膜 76形成在由此获得的结构的表面上。片上微透镜可不形成在钝化膜76上。或者，片上微透 镜也可形成在钝化膜76上。 其他像素(例如，绿像素及蓝像素)具有类似的剖面结构。因为其他构造与实施 例1中描述的相同，故将省去与图2中相同的布局的描述。 根据实施例10的固态成像装置110，通过利用以下构造来使彩色过滤器75埋在两 层配线结构72中，其中通过具有比现有技术配线结构(例如，四层配线结构)更小整体高 度的两层配线结构72来形成构成各根配线的水平及竖直配线。因为该构造，能够防止颜色 混合。此外，因为从光电二极管PDr到彩色过滤器75的顶表面的高度hl小于现有技术构 造的高度，故能够实现集光效率的进一步提高。当省去了片上微透镜时，可以进一步简化结 构。除此之外，还可获得与实施例1中所描述的相同的优点。
实施例11 :固态成像装置的示例性构造 参考图27 ，示出了根据本发明的实施例11的固态成像装置，S卩MOS固态成像装置。 图27示出了利用两层配线结构的像素部分的布局的主要部分。如图27所示，根据实施例 11的固态成像装置113包括一个共有单元81，其包括具有总共8个像素(沿水平方向及竖 直方向分别为2像素乘4像素)的光电二极管PD(PD1至PD8)以及十一个像素晶体管。该 共有单元81被布置为二维阵列以形成像素部分3。换言之，与实施例l类似，一个共有单 元81布置成所谓8像素共有结构，其沿水平方向及竖直方向分别具有2像素乘4像素，其中两个结构组被竖直布置，其中一个结构组具有由总共四个光电二极管PD(沿水平方向及 竖直方向分别为2乘2光电二极管)共有的一个浮动扩散体FD。 —个共有单元81包括每像素1. 375个像素晶体管。十一个像素晶体管被具体划 分为八个转移晶体管Trl (Trll至Trl8)、一个复位晶体管Tr2、一个放大晶体管Tr3以及一 个选择晶体管Tr4。 如图27所示，根据实施例11的固态成像装置113包括布置在第一结构部分23与 第二结构部分25之间的放大晶体管Tr3以及选择晶体管Tr4。放大晶体管Tr3包括上述源 极区域31S、漏极区域31D以及放大栅电极32。选择晶体管Tr4包括源极区域83S、漏极区 域83D和选择栅电极84，并连接至放大晶体管Tr3的。选择晶体管Tr4的源极区域83S是 与放大晶体管Tr3的漏极区域31D相同的区域。 竖直信号线35连接至放大晶体管Tr3的源极区域31S，而电源配线36连接至选择 晶体管Tr4的漏极区域83D。选择晶体管Tr4的选择栅电极84连接至选择配线85。竖直 信号线35、电源配线36以及选择配线85由第二层金属配线M2形成，由此沿纵向延伸。具 体而言，选择晶体管Tr4的选择栅电极84经由通过第一层金属配线Ml形成的连接线85a 连接至由第二层金属配线M2形成的选择配线85。 因为其他构造与实施例1中描述的相同，将以相同的参考标号来表示与图2中对 应的部分，并将省去对其的描述。 参考图28，示出了根据实施例13的一个共有单元81的等效电路。在该等效电路 中，将以下构造增加至图5所示的等效电路，其中选择晶体管Tr4连接在电源配线36与放 大晶体管Tr3的漏极之间，而选择配线85连接至选择选择栅极。其他电路构造与图5所示 的电路构造相同。 根据实施例11的固态成像装置113，因为一个共有单元81包括具有8个像素及11 个晶体管的结构，故可以减少每像素的像素晶体管的数量，由此可以增大光电二极管PD1 至PD8每一者的孔径面积。此外，配线仅形成为两层配线结构，第一层金属配线Ml被用作沿 横向的配线，而第二层金属配线M2被用作沿纵向的配线，由此由竖直及水平配线来界定光 电二极管的孔径面积。该配线布局并不复杂，并且不与光电二极管的孔径干涉。如上所述， 因为可以增大光电二极管的孔径面积，故即使当像素小型化时也能够提高灵敏度。因此，可 以获得具有较高灵敏度及较高分辨率的固态成像装置。除此之外，还可获得与实施例l所 描述的相同的优点。 实施例12 :固态成像装置的示例性构造 参考图29及图30A至图30C，示出了根据本发明的实施例12的固态成像装置，即 MOS固态成像装置。图29示出了利用两层配线结构的像素部分的布局的主要部分。图30A 至图30C是用于理解第一层配线及第二层配线的图案的分解平面图。 如图29所示，与实施例1类似，根据实施例12的固态成像装置115包括一个共有 单元21，其包括具有总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素)的光 电二极管PD(PD1至PD8)以及十个像素晶体管。该共有单元21被布置为二维阵列以形成 像素部分3。光电二极管PD1至PD8、形成像素晶体管的读出晶体管Trll至Trl8、以及放大 晶体管Tr3具有与实施例1相同的构造。 在本实施例中，具体而言，复位晶体管Tr2的构造不同。换言之，如图30A所示，复位晶体管Tr2的源极区域33S以及漏极区域33D并未相对于复位栅电极34沿纵向布置，而 是沿横向布置。此外，复位晶体管Tr2沿横向偏移以在相邻的共有单元21之间重叠。此外， 分别利用第一及第二层金属配线Ml及M2，连接至复位晶体管Tr2的复位栅电极34的复位 配线27与连接至漏极区域33D的电源配线29沿横向彼此平行形成。复位配线27及电源 配线29布置在复位栅电极34上，并优选地形成有小于复位栅电极34的宽度的宽度。
首先，如图30A所示，形成与2像素乘4像素布置对应的光电二极管PD1至PD8的 阵列、浮动扩散体FD1及FD2、以及具有读出栅电极221至228的读出晶体管Trll至Trl8。 此外，形成复位晶体管Tr2及放大晶体管Tr3，其中复位晶体管Tr2具有源极区域33S及漏 极区域33D，源极区域33S及漏极区域33D相对于复位栅电极34沿横向布置，由此栅极长 度沿横向延伸。当观察一个共有单元21时，复位晶体管Tr2具有复位栅电极34，该复位栅 电极34被划分为一半是具有源极区域33S的复位栅电极34，而另一半是具有漏极区域33D 的复位栅电极34。在此情况下，形成分割复位栅电极34，使得源极区域33S与漏极区域33D 相对。 下面，如图30B所示，读出配线261至268由第一层金属配线M1形成，由此沿横向 延伸，并分别连接至读出栅电极221至228。此外，由第一层金属配线Ml形成连接至浮动扩 散体FD1及FD2的连接部分116以及连接至放大晶体管Tr3的源极区域31S及漏极区域31D 的连接部分117。此外，由第一层金属配线Ml形成连接至放大栅电极32的连接部分118。 此外，由第一层金属配线Ml形成连接配线部分281以沿纵向延伸并连接至复位晶体管Tr2 的源极区域33S。此外，由第一层金属配线Ml形成连接至与相邻共有单元21对应的各个复 位栅电极34的分割复位配线部分271以及连接至各个漏极区域33D的分割电源配线部分 291。分割电源配线部分291的端部在以下位置处彼此相对，在上述位置处位于共有单元21 横向中央的源极区域33S被端部夹置。此外，在从源极区域33S及漏极区域33D上的连接 部分117以及连接至放大栅电极32的连接部分118向一侧运动的情况下，波状配线121沿 放大晶体管Tr3的放大栅电极32由第一层金属配线沿横向形成。该波状配线121被用于 向其中形成有光电二极管及像素晶体管的半导体阱区域施加衬底电压，即预定电压。例如， 当使用n型衬底时，OV电压施加至其中形成有光电二极管及像素晶体管的p型半导体阱区 域。尽管该配线121是用于向p型半导体阱区域施加OV电压的配线，但在本示例中，其也 被称为衬底接触配线。 下面，如图30C所示，由第二层金属配线M2沿纵向形成连接至放大晶体管Tr3的 源极区域31S的竖直信号线35以及连接至漏极区域31D的电源配线36。此外，由第二层金 属配线M2形成连接配线28，以经由连接部分116及118连接至浮动扩散体FD1及FD2、放 大栅电极32、以及连接至复位晶体管Tr2的源极区域33S的连接部分281。此外，连接配线 部分292由第二层金属配线M2形成，以连接被连接至复位晶体管Tr2的漏极区域33D的电 源配线部分291。通过由第一层金属配线M1形成的电源配线部分291以及由第二层金属配 线M2形成的连接配线部分292，形成电源配线29，其连接至共有单元21沿水平方向布置的 各个复位晶体管Tr2的漏极区域33D。此外，由第二层金属配线M2沿横向形成连接配线部 分272，由此连接被连接至复位栅电极34的复位配线部分271。通过由第一层金属配线Ml 形成的复位配线部分271以及由第二层金属配线M2形成的连接配线部分272，形成复位配 线27，其连接共有单元21沿水平方向布置的复位栅电极34。此外，光学伪配线122在施加所谓衬底电压的配线121的部分区域处由放大晶体管Tr3 —侧的第二层金属配线M2形成。
根据实施例12的固态成像装置115，复位晶体管Tr2的源极区域33S并未邻近光 电二极管PD1及PD2的边界布置，而是布置在光电二极管PD的上侧。因为该构造，相较于 图2所示的实施例l，能够更好地减小沿水平方向(横向)布置的光电二极管PD之间的间 隔而不受源极区域33S干涉。因此，能够增大各个光电二极管PD的面积并进一步提高灵敏 度。此外，因为形成连接至复位晶体管Tr2的复位配线27及电源配线29以沿复位栅电极 34延伸，故能够减小沿竖直方向相邻的两个共有单元21之间的间隔。因此，能够增大各个 光电二极管PD的面积并进一步提高灵敏度。除此之外，还可获得与实施例1中所描述的相 同的优点。 实施例13 :固态成像装置的示例性构造 参考图31 ，示出了根据本发明的实施例13的固态成像装置，S卩M0S固态成像装置。 图31示出了利用两层配线结构的像素部分的布局的主要部分。 根据实施例13的固态成像装置130具有以下构造，其中从实施例12的固态成像 装置115的构造省去了衬底接触配线121以及形成在其上的伪配线122。但是，而如图中虚 线所示来形成伪配线122。因为其他构造与实施例12中所描述的相同，故将以相同的参考 标号来表示与图29对应的部分，并将省去对其的描述。 根据实施例13的固态成像装置130，因为除了省去衬底接触配线121，固态成像装 置130具有与实施例12相同的构造，故可以获得与实施例12的固态成像装置115相同的 优点。 实施例14 :固态成像装置的示例性构造 参考图32，示出了根据本发明的实施例13的固态成像装置，即M0S固态成像装置。 图32示出了利用两层配线结构的像素部分的布局的主要部分。根据实施例14的固态成像 装置129包括由第二层金属配线M2形成的伪配线91。换言之，除了图29所示的实施例12 的构造之外，伪配线122及91还形成在读出配线261与264之间，读出配线265与268之 间，衬底接触配线121的部分区域上，以及浮动扩散体FD2下方。因为其他构造与图29所 示的实施例12中所描述的相同，以相同的参考标号来表示对应的部分，并将省去对其的描 述。 根据实施例14的固态成像装置129，光电二极管PD以良好的对称形式被伪配线 91、竖直信号线35、电源配线36、以及由第二层金属配线M2形成的连接配线包围。因为该 构造，故能够防止因光的衍射而导致的颜色混合。除此之外，还可获得与实施例12中所描 述的相同的优点。 实施例15 :固态成像装置的示例性构造 参考图33以及图34A至图34C，示出了根据本发明的实施例15的固态成像装置， 即MOS固态成像装置。图33示出了利用两层配线结构的像素部分的布局的主要部分。图 34A至图34C是用于理解第一层配线及第二层配线的图案的分解平面图。
如图33所示，与实施例1类似，根据实施例15的固态成像装置120包括一个共有 单元21，其包括具有总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素)的光 电二极管PD(PD1至PD8)以及十个像素晶体管。该共有单元21被布置为二维阵列以形成 像素部分3。光电二极管PD1至PD8、形成像素晶体管Tr2的读出晶体管Trll至Trl8、以及
23放大晶体管Tr3具有与实施例1相同的构造。 在本实施例中，具体而言，连接至复位晶体管Tr2的读出配线261至268、复位配线 27以及电源配线29布置得不同。换言之，利用第一及第二层金属配线Ml及M2来布置读出 配线261至268，由此遮蔽包含读出栅电极221至228的区域，并在其俯视平面图中观察时 部分地形成两根配线。此外，利用第一及第二层金属配线Ml及M2来布置连接至复位晶体 管Tr2的复位配线27及电源配线29，由此在其俯视平面图中观察时部分地形成一根配线。
首先，如图34A所示，形成与2像素乘4像素的布置对应的光电二极管PD1至PD8 的阵列、浮动扩散体FD1及FD2、以及具有读出栅电极221至228的读出晶体管Trll至 Trl8。此外，还形成有复位晶体管Tr2及放大晶体管Tr3。复位晶体管Tr2具有复位栅电极 34以及被布置使得栅极长度沿横向延伸的源极区域33S及漏极区域33D。放大晶体管Tr3 包括沿横向延伸的放大栅电极32，以及被布置在放大栅电极32两端的源极区域31S及漏极 区域31D。这些布置与实施例1相同。 然后，如图34B所示，通过第一层金属配线M1，连接至读出栅电极222的读出配线 262沿横向被形成为直线形状，并在读出栅电极221及222上被弯曲成反向U形。此外，通 过第一层金属配线Ml，直线形配线部分261a及261b沿横向形成以被分割，由此形成连接至 读出栅电极221的读出配线的一部分。配线部分261a在读出配线262的反向U形部分的 内侧连接至读出栅电极221，并形成在读出栅电极221及222上。配线部分26lb形成在读 出配线262的直线部分上方，由此布置在共有单元21的横向两端。 连接至读出栅电极223的读出配线263以及形成读出配线264的一部分的配线部 分264a及264b由第一层金属配线Ml形成以与读出配线262及配线部分261a及261b的 布局线性对称。 利用相同的布局，连接至读出栅电极226的读出配线266以及形成连接至读出栅 电极225的读出配线265的一部分的配线部分265a及265b由第一层金属配线Ml形成。此 外，还形成有连接至读出栅电极227的读出配线267以及配线部分268a及268b，配线部分 268a及268b形成连接至读出栅电极228的读出配线268的一部分。 此外，由第一层金属配线Ml形成连接至浮动扩散体FD1及FD2的连接部分116以 及连接至放大晶体管Tr3的源极区域31S及漏极区域31D的连接部分117。此外，由第一层 金属配线Ml形成连接至放大栅电极32的连接部分118。此外，由第一层金属配线Ml形成 连接至复位晶体管Tr2的复位栅电极34的复位配线27以沿横向延伸，并且形成电源配线 29的一部分的电源配线部分291形成在共有单元21的横向两端。电源配线部分291及复 位配线27形成为平行于复位配线27。 然后，如图34C所示，由第二层金属配线M2沿纵向形成连接至放大晶体管Tr3的 源极区域31S的竖直信号线35以及连接至漏极区域31D的电源配线36。此外，由第二层 金属配线M2形成连接配线28以沿纵向延伸并经由连接部分116及118连接至浮动扩散体 FD1及FD2、放大栅电极32以及复位晶体管Tr2的源极区域33S。 在第一结构部分23中，由第二层金属配线M2形成连接形成读出配线261的一部 分的配线部分261a及261b的配线部分261c以及连接形成读出配线263的一部分的配线 部分263a及263b的配线部分263c。由第二层金属配线M2形成的配线部分261c被形成 为与夹置由第一层金属配线M1形成的读出配线261的弯曲部分的两个直线部分重叠，并弯曲以覆盖读出栅电极以及浮动扩散体FD1上的配线之间的间隔。由第二层金属配线M2形 成的配线部分263c被形成为与夹置由第一层金属配线Ml形成的读出配线264的弯曲部分 的两个直线部分重叠，并被弯曲以覆盖读出栅电极以及浮动扩散体FD1上的配线之间的间 隔。 在第二结构部分25中，由第二层金属配线M2形成连接形成读出配线265的一部 分的配线部分265a及265b的配线部分265c以及连接形成读出配线268的一部分的配线 部分268a及268b的配线部分268c。由第二层金属配线M2形成的配线部分265c被形成 为与夹置由第一层金属配线M1形成的读出配线266的弯曲部分的两个直线部分重叠，并弯 曲以覆盖读出栅电极以及浮动扩散体FD2上的配线之间的间隔。由第二层金属配线M2形 成的配线部分268c被形成为与夹置由第一层金属配线Ml形成的读出配线267的弯曲部分 的两个直线部分重叠，并被弯曲以覆盖读出栅电极以及浮动扩散体FD2上的配线之间的间 隔。 在复位晶体管Tr2中，由第二层金属配线M2形成电源配线部分292以将位于共有 单元21两端的电源配线部分291与漏极区域33D连接在一起。电源配线部分291及292形 成电源配线29。由第二层金属配线M2形成的电源配线292被形成为与由第一层金属配线 Ml形成的复位配线27的直线部分部分地重叠，由此沿横向延伸。此外，在施加所谓衬底电 压的配线121的部分区域处，光学伪配线122由第二层金属配线M2形成在放大晶体管Tr3 根据实施例15的固态成像装置120，在第一结构部分23中，读出配线262与261 彼此重叠并且读出配线263与264彼此重叠，由此在俯视平面图中出现两个主水平配线部 分。此外，在第二结构部分25中，在俯视平面图中出现两个主水平配线部分。因为该构造， 能够增大像素的光电二极管PD1至PD4每一者的面积并实现灵敏度的改进。此外，通过以 等于或小于衍射极限的间隔布置的读出配线261至268，可以遮蔽需要遮光的区域，即读出 栅电极221至228以及浮动扩散体FD1及FD2。因此，无需形成额外的遮光膜。换言之，在 浮动扩散体FD被读出栅电极包围的构造中，当读出配线被形成为与读出栅电极重叠时，读 出配线执行遮光膜的功能。因为保持约O. 3ym的距离作为光电二极管PD与浮动扩散体FD 之间的读出栅极长度，故确保了读出晶体管Trll至Trl8的适合工作。在复位晶体管Tr2 中，因为电源配线29与复位配线27彼此部分地重叠使得在俯视平面图中观察时作为一根 配线出现，故可实现简单的布局。除此之外，还可实现实施例1中描述的相同的优点。
实施例16 :固态成像装置的示例性构造 参考图35，示出了根据本发明的实施例16的固态成像装置，即MOS固态成像装置。 图35示出了利用两层配线结构的像素部分的布局的主要部分。根据实施例16的固态成像 装置123具有这样构造，使得根据实施例15的固态成像装置120中的复位晶体管Tr2、复位 配线27以及电源配线29的布局被实施例12中所示的对应布局所替代。因为其他构造与 实施例12及15中所描述的相同，故将以相同参考标号来表示与图29，图30A至图30C，图 33以及图34A至图34C中对应的部分，并将省去对其的描述。 根据实施例16的固态成像装置123，能够在防止复位晶体管Tr2的源极区域33S 与光电二极管PD干涉的情况下减小沿水平方向(横向)布置的光电二极管PD之间的间隔。 因此，能够增大每一个光电二极管PD的面积，并进一步改进灵敏度。此外，因为连接至复位
25晶体管Tr2的复位配线27及电源配线29被形成为沿复位栅电极34延伸，故能够减小沿竖直方向相邻的两个共有单元21之间的间隔。因此，能够增大各个光电二极管PD的面积并进一步提高灵敏度。 此外，通过读出配线261至268，可以在不希望光入射到其上的情况下遮蔽读出栅电极221至228以及浮动扩散体FD1及FD2。除此之外，还可实现与实施例1中所描述的相同的优点。 实施例17 :固态成像装置的示例性构造 参考图36及图37A至图37C，示出了根据本发明的实施例17的固态成像装置，即M0S固态成像装置。图36示出了利用两层配线结构的具有选择晶体管的像素部分的布局的主要部分。图37A至图37C是用于理解第一层配线及第二层配线的图案的分解平面图。
如图36所示，根据实施例17的固态成像装置125包括具有总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素)的光电二极管PD(PD1至PD8)以及十一个像素晶体管。像素晶体管由八个读出晶体管Trll至Trl8、一个复位晶体管Tr2、一个放大晶体管Tr3以及一个选择晶体管Tr4构成。固态成像装置125的等效电路与图28中描述的相同。上述共有单元21布置为二维阵列以形成像素部分。 在一个共有单元21中，放大晶体管Tr3及选择晶体管Tr4被布置在第一结构部分23与第二结构部分25之间。选择晶体管Tr4包括源极区域83S、漏极区域83D以及选择栅电极84，并连接至放大晶体管Tr3。选择晶体管Tr4的源极区域83S是与放大晶体管Tr3的漏极区域31D相同的区域。 竖直信号线35连接至放大晶体管Tr3的源极区域31S，而电源配线36连接至选择晶体管Tr4的漏极区域83D。选择晶体管Tr4的选择栅电极84连接至沿纵向延伸的选择配线85。选择晶体管Tr4的选择栅电极84经由通过第一层金属配线Ml形成的水平连接线85a而连接至由第二层金属配线M2形成的纵向选择配线85。 因为图36以及图37A至图37C中的其他构造与图33及图34A至图34C中描述的相同，故由相同的参考标号来表示对应的部分，并将省去对其的描述。 根据实施例17的固态成像装置125，因为除了增加了选择晶体管Tr4之外，固态成像装置125具有与实施例15相同的构造，故可实现与实施例15的固态成像装置相同的优点。
实施例18 :固态成像装置的示例性构造 参考图38至图40A及图40B，示出了根据本发明的实施例18的固态成像装置，即MOS固态成像装置。图38示出了利用三层配线结构的像素部分的布局的主要部分。图39A及图39B以及图40A及图40B是用于理解第一层配线、第二层配线以及第三层配线的图案的分解平面图。 与实施例1类似，如图38所示，根据实施例18的固态成像装置111包括一个共有单元21，其中布置有总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素)的光电二极管PD(PD1至PD8)以及十个像素晶体管。上述共有单元21被布置为二维阵列以形成像素部分3。光电二极管PD1至PD8以及形成像素晶体管的读出晶体管Trll至Trl8具有与实施例l相同的构造。 在本实施例中，具体而言，如图39A及图39B以及图40A及图40B所示，配线形成为三层配线结构，即配线被分配至第一层金属配线Ml、第二层金属配线M2以及第三层金属 配线M3。首先，如图39A所示，形成一个共有单元21以包括与2像素乘4像素的布置对应 的光电二极管PD1至PD8的阵列。换言之，形成光电二极管PD1至PD8的阵列、浮动扩散体 FD1及FD2、具有读出栅电极221至228的读出晶体管Trll至Trl8、复位晶体管Tr2以及放 大晶体管Tr3。然后，如图39B所示，由第一层金属配线Ml形成四根读出配线261、264、265 及268以沿横向延伸并分别连接至读出栅电极221、224、225及228。 然后，如图40A所示，由第二层金属配线M2形成四根读出配线26 (262、263、266及 267)以沿横向延伸并分别连接至读出栅电极22(222、223、226及227)。由第二层金属配线 M2形成的读出配线26 (262、263、266及267)被形成为分别与由第一层金属配线Ml形成的 读出配线26(261、264、265及268)重叠。因此，当在俯视平面图中观察时，如图38所示，两 根读出配线26分别布置在第一行光电二极管PD与第二行光电二极管PD之间以及第三行 光电二极管PD与第四行光电二极管PD之间。布置在上述行之间的两根读出配线26之间 的间隔被设定为等于或小于衍射极限的值。此外，由第二层金属配线M2形成连接至复位晶 体管Tr2的复位栅电极34的复位配线27以及连接至源极区域33S的电源配线29，由此沿 横向延伸。 然后，如图40B所示，由第三层金属配线M3形成连接配线28、竖直信号线35以及 连接至放大晶体管的漏极区域31D的电源配线36，由此沿纵向延伸。连接配线28是将浮动 扩散体FD1及FD2、放大栅电极32以及复位晶体管的源极区域33S连接在一起的配线。
因为其他构造与实施例1中描述的相同，故将以相同的参考标号来表示对应于图 2中的部分，并将省去对其的描述。 在实施例18中，第一读出脉冲通过端子tl施加至由第一层金属配线M1形成的读 出配线261，由此接通读出晶体管Trll，并从光电二极管PDl读取信号。第二读出脉冲通过 端子t2施加至由第二层金属配线M2形成的读出配线262，由此接通读出晶体管Trl2，并从 光电二极管PD2读取信号。第三读出脉冲通过端子t3施加至由第二层金属配线M2形成的 读出配线263，由此接通读出晶体管Trl3，并从光电二极管PD3读取信号。第四读出脉冲通 过端子t4施加至由第一层金属配线Ml形成的读出配线264，由此接通读出晶体管Trl4，并 从光电二极管PD4读取信号。 第五读出脉冲通过端子t5施加至由第一层金属配线Ml形成的读出配线265，由此 接通读出晶体管Trl5，并从光电二极管PD5读取信号。第六读出脉冲通过端子t6施加至由 第二层金属配线M2形成的读出配线266，由此接通读出晶体管Trl6，并从光电二极管PD6 读取信号。第七读出脉冲通过端子t7施加至由第二层金属配线M2形成的读出配线267，由 此接通读出晶体管Trl7，并从光电二极管PD7读取信号。第八读出脉冲通过端子t8施加 至由第一层金属配线M1形成的读出配线268，由此接通读出晶体管Trl8，并从光电二极管 PD8读取信号。 根据实施例18的固态成像装置lll，因为形成配线以分配成形成三层配线结构的 第一层金属配线Ml、第二层金属配线M2及第三层金属配线M3，故可以减小连接至浮动扩散 体FD1及FD2的寄生电容。换言之，因为由第三层金属配线M3形成连接至浮动扩散体FD1 及FD2的连接配线28，故可增大连接配线28与半导体衬底之间的间隙。因此，可以降低在 连接配线28与半导体衬底之间形成的寄生电容，并且可以提高转换效率。此外，当在俯视平面图中观察，因为两根读出配线26布置在上述行之间，故可以增大光电二极管PDl至PD8 每一者的孔径面积使得其大于实施例1中的孔径面积。因此，能够提高固态成像装置111 的灵敏度。除此之外，还可获得与实施例1中所描述的相同的优点。
实施例19 :固态成像装置的示例性实施例 参考图41至图44，示出了根据本发明的实施例19的固态成像装置，即M0S固态成 像装置。图41示出了利用四层配线结构的像素部分的布局的主要部分。图42A及图42B 至图44是用于理解第一层配线、第二层配线、第三层配线以及第四层配线的图案的分解平 面图。 与实施例1类似，如图41所示，根据实施例19的固态成像装置112包括一个共有 单元21，其中布置有总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素)的光 电二极管PD(PD1至PD8)以及十个像素晶体管。上述共有单元21被布置为二维阵列以形 成像素部分3。光电二极管PD1至PD8以及形成像素晶体管的读出晶体管Trll至Trl8具 有与实施例l相同的构造。 在本实施例中，具体而言，如图42A及图42B至图44所示，配线形成为四层配线结 构，即配线被分配至第一层金属配线Ml、第二层金属配线M2、第三层金属配线M3以及第四 层金属配线M4。首先，如图42A所示，形成与2像素乘4像素的布置对应的光电二极管PD1 至PD8的阵列以及具有读出栅电极221至228的读出晶体管Trll至Trl8。此外，还形成复 位晶体管Tr2及放大晶体管Tr3，由此获得一个共有单元21。 然后，如图42B所示，由第一层金属配线Ml形成连接配线28、竖直信号线35、以及 连接至放大晶体管的漏极区域31D的电源配线36以沿纵向延伸。连接配线28是将浮动扩 散体FD1及FD2、放大栅电极32、以及复位晶体管的源极区域33S连接在一起的配线。
然后，如图43A所示，由第二层金属配线M2形成用于读取光电二极管PD2的读出 配线262、用于读取光电二极管PD4的读出配线264、以及用于读取光电二极管PD8的读出 配线268。这些读出配线262、264及268被形成为沿横向延伸，由此仅在行之间出现一根配 线。读出配线262连接至读出栅电极222。读出配线268连接至读出栅电极228。读出配 线264形成有形成在其中央以在图中向上伸出的连接部分264a。连接至复位栅电极34的 复位配线27由第二层金属配线M2形成以沿横向延伸。 然后，如图43B所示，由第三层金属配线M3形成用于读取光电二极管PD3的读出 配线263、用于读取光电二极管PD6的读出配线266、以及用于读取光电二极管PD7的读出 配线267。这些读出配线263、266及267被形成为沿横向延伸并与由第二层金属配线M2形 成的读出配线262、264及268重叠，由此仅在行之间出现一根配线。读出配线263连接至 读出栅电极223。读出配线267连接至读出栅电极227。读出配线266形成有形成在其中 央以在图中向下伸出的连接部分266a。由第三层金属配线M3形成连接至复位晶体管Tr2 的漏极区域33D的电源配线29以沿横向延伸。 然后，如图44所示，由第四层金属配线M4形成用于读取光电二极管PD1的读出配 线261以及用于读取光电二极管PD5的读出配线265。读出配线261形成为沿横向延伸并 与由第二层金属配线M2形成的读出配线262以及由第三层金属配线M3形成的读出配线 263重叠。读出配线261经由第三层金属配线M3及第二层金属配线M2的连接部分连接至 读出晶体管Trll的读出栅电极221。此外，由第四层金属配线M4来形成连接至衬底接触部分50a的衬底接触配线50。衬底接触配线50用于向其中形成有光电二极管及像素晶体管的半导体阱区域施加衬底电压，即预定电压。例如，当使用n型衬底时，将0V电压施加至其中形成有光电二极管及像素晶体管的P型半导体阱区域。 读出配线265形成为沿横向延伸并与由第二层金属配线M2形成的读出配线268以及由第三层金属配线M3形成的读出配线267重叠。读出配线265经由第三层金属配线M3以及第二层金属配线M2的连接部分连接至读出晶体管Trl5的读出栅电极225。
此外，连接线264B由第四层金属配线M4形成，以连接读出晶体管Tr14的读出栅电极224以及由第二层金属配线M2形成的读出配线264的连接部分264a。连接线264B的一端经由第三层金属配线M3、第二层金属配线M2以及第一层金属配线M1的连接部分连接至读出栅电极224。连接线264B的另一端经由第三层金属配线M3的连接部分连接至由第二层金属配线M2形成的读出配线264的连接部分264a。连接线264B被形成为与由第一层金属配线Ml形成的连接配线28重叠。此外，连接线266B由第四层金属配线M4形成，以连接读出晶体管Trl6的读出栅电极226以及由第三层金属配线M3形成的读出配线266的连接部分266a。连接线266B的一端经由第三层金属配线M3、第二层金属配线M2以及第一层金属配线Ml的连接部分连接至读出栅电极226。连接线266B的另一端连接至由第三层金属配线M3形成的读出配线266的连接部分266a。连接线266B形成为与由第一层金属配线Ml形成的连接配线28重叠。 在实施例12中，当在俯视平面图中观察时，仅一根读出配线布置在光电二极管PD的行之间。 在实施例19中，第一读出脉冲通过端子tl施加至由第四层金属配线M4形成的读出配线261，由此接通读出晶体管Trll，并从光电二极管PDl读取信号。第二读出脉冲通过端子t2施加至由第二层金属配线M2形成的读出配线262，由此接通读出晶体管Trl2，并从光电二极管PD2读取信号。第三读出脉冲通过端子t3施加至由第三层金属配线M3形成的读出配线263，由此接通读出晶体管Trl3，并从光电二极管PD3读取信号。
第四读出脉冲通过端子t4施加至由第二层金属配线M2形成的读出配线264，由此通过由第四层金属配线M4形成的连接线264B来接通读出晶体管Trl4，并从光电二极管PD4读取信号。第六读出脉冲通过端子t6施加至由第三层金属配线M3形成的读出配线266，由此通过由第四层金属配线M4形成的连接线266B来接通读出晶体管Trl6，并从光电二极管PD6读取信号。 第五读出脉冲通过端子t5施加至由第四层金属配线M4形成的读出配线265，由此接通读出晶体管Trl5，并从光电二极管PD5读取信号。第七读出脉冲通过端子t7施加至由第三层金属配线M3形成的读出配线267，由此接通读出晶体管Trl7，并从光电二极管PD7读取信号。第八读出脉冲通过端子t8施加至由第二层金属配线M2形成的读出配线268，由此接通读出晶体管Trl8，并从光电二极管PD8读取信号。 尽管读取像素信号的顺序发生变化，但可通过后处理电路重新设置像素信号，使得可以行为单位读取像素信号。 根据实施例19的固态成像装置112，因为当在俯视平面图中观察时，仅一根读出配线26布置在行之间，故可以增大光电二极管PD1至PD8每一者的孔径面积使得其大于实施例1中的孔径面积。此外，因为配线形成为四层配线结构，故由第四层金属配线M4形成并距离连接配线28最远定位的连接线264B及266B被形成在连接配线28上，连接配线28 由第一层金属配线M1形成并连接至浮动扩散体FD1及FD2。因此，可以降低在连接配线28 与连接线264B及266B之间形成的寄生电容，并且可以提高转换效率。因此，能够提高固态 成像装置112的灵敏度。除此之外，还可获得与实施例1中所描述的相同的优点。
实施例20 :固态成像装置的示例性构造 参考图45至图47C及图47D，示出了根据本发明的实施例20的固态成像装置，即 MOS固态成像装置。图45示出了利用四层配线结构的像素部分的布局的主要部分。图46A 及图46B以及图47C及图47D是用于理解第一层配线、第二层配线、第三层配线以及第四层 配线的图案的分解平面图。 如图45所示，根据实施例20的固态成像装置127包括一个共有单元81 ，其包括具 有总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素)的光电二极管PD(PD1 至PD8)以及十一个像素晶体管。像素晶体管由八个读出晶体管Trll至Trl8、一个复位晶 体管Tr2、一个放大晶体管Tr3以及一个选择晶体管Tr4构成。该固态成像装置125的等效 电路与图33中描述的相同。上述共有单元81被布置为二维阵列以形成像素部分。
在一个共有单元81中，放大晶体管Tr3以及选择晶体管Tr4被布置在第一结构部 分23与第二结构部分25之间。选择晶体管Tr4包括源极区域83S、漏极区域83D以及选 择栅电极84，并连接至放大晶体管Tr3。选择晶体管Tr4的源极区域83S是与放大晶体管 Tr3的漏极区域31D相同的区域。 如图46A及图46B以及图47C及图47D所示，除了选择晶体管Tr4之外，根据本实 施例的固态成像装置具有与实施例12相同的构造。 首先，如图46A所示，形成与2像素乘4像素的布置对应的光电二极管PD1至PD8 的阵列、具有读出栅电极221至228的读出晶体管Trll至Trl8、以及复位晶体管Tr2。此 外，形成放大晶体管Tr3及选择晶体管Tr4，由此获得一个共有单元21。此外，由第一层金 属配线Ml形成连接配线35，由此将浮动扩散体FD1及FD2、放大栅电极32、以及复位晶体管 的源极区域33S连接在一起。 此外，形成由第一层金属配线M1形成的配线。具体而言，形成连接至放大晶体管 Tr3的源极区域31S的竖直信号线35以及连接至选择晶体管Tr4的漏极区域83D的电源配 线36以沿纵向延伸。此外，选择配线85沿纵向平行于电源配线36形成。同时，由第一层 金属配线M1形成连接至读出栅电极221至228的连接部分131、连接至复位栅电极34的连 接部分132、连接至选择栅电极84的连接部分133、以及用于衬底接触的连接部分134。
然后，如图46B所示，形成由第二层金属配线M2形成的配线。具体而言，复位配线 27形成为经由连接部分132连接至复位栅电极34。此外，连接线85a沿横向形成，由此经 由连接部分133连接至选择栅电极84以及选择配线85。连接线85a被形成为覆盖一个共 有单元21的整个宽度。此外，沿横向形成经由连接部分131连接至读出栅电极222的读出 配线268以及经由连接部分131连接至读出栅电极228的读出配线268。读出配线262形 成在沿第一结构部分23的纵向彼此相邻的像素之间。读出配线268形成在沿第二结构部 分25的纵向彼此相邻的像素之间。 然后，如图47C所示，形成由第三层金属配线M3形成的配线。具体而言，形成经由 第一层金属配线M1的连接部分131以及第二层金属配线M2的连接部分(未示出)连接至复位晶体管Tr2的漏极区域33D的电源配线29以与复位配线27重叠。此外，形成经由第 一层金属配线M1的连接部分131以及第二层金属配线M2的连接部分(未示出)连接至读 出栅电极223的读出配线263以与读出配线262重叠。此外，形成经由第一层金属配线Ml 的连接部分131以及第二层金属配线M2的连接部分(未示出)连接至读出栅电极227的读 出配线267以与读出配线268重叠。此外，形成在后续步骤中连接至读出栅电极226并在 光电二极管PD5与PD6之间部分延伸的读出配线266以与放大晶体管Tr3上的连接线85a 重叠。 然后，如图47D所示，形成由第四层金属配线M4形成的配线。具体而言，形成经由 第一层金属配线Ml的连接部分131以及第二和第三层金属配线M2及M3的连接部分(未 示出)连接至读出栅电极221的读出配线261以与读出配线263重叠。此外，形成经由第 一层金属配线Ml的连接部分131以及第二和第三层金属配线M2及M3的连接部分(未示 出)连接至读出栅电极225的读出配线265以与读出配线268重叠。此外，形成经由第一 层金属配线M1的连接部分131以及第二和第三层金属配线M2及M3的连接部分(未示出) 将读出栅电极226及由第三层金属配线M3形成的读出配线266连接在一起以与连接配线 28重叠。此外，形成经由第一层金属配线M1的连接部分131以及第二及第三层金属配线 M2及M3的连接部分(未示出)连接至读出栅电极224的读出配线264以与读出配线266 及连接配线28重叠。 此外，通过第一层金属配线Ml的连接部分131以及第二及第三层金属配线M2及 M3的连接部分(未示出)来形成衬底接触配线50。此外，考虑到配线平衡，还形成与浮动 扩散体FD1与复位晶体管Tr2的源极区域33S之间的连接配线28重叠的伪配线89以及与 复位晶体管Tr2上的电源配线29重叠的伪配线90。 在实施例20中，第一读出脉冲通过端子tl施加至由第四层金属配线M4形成的读 出配线261，由此接通读出晶体管Trll，并从光电二极管PDl读取信号。第二读出脉冲通过 端子t2施加至由第二层金属配线M2形成的读出配线262，由此接通读出晶体管Trl2，并从 光电二极管PD2读取信号。第三读出脉冲通过端子t3施加至由第三层金属配线M3形成的 读出配线263，由此接通读出晶体管Trl3，并从光电二极管PD3读取信号。
第四读出脉冲通过端子t4施加至由第四层金属配线M4形成的读出配线264，由此 接通读出晶体管Trl4，并从光电二极管PD4读取信号。第六读出脉冲通过端子t6施加至由 第三层金属配线M3形成的读出配线266，由此经由通过第四层金属配线M4形成的连接线 266a而接通读出晶体管Trl6，并从光电二极管PD6读取信号。 第五读出脉冲通过端子t5施加至由第四层金属配线M4形成的读出配线265，由此 接通读出晶体管Trl5，并从光电二极管PD5读取信号。第七读出脉冲通过端子t7施加至由 第三层金属配线M3形成的读出配线267，由此接通读出晶体管Trl7，并从光电二极管PD7 读取信号。第八读出脉冲通过端子t8施加至由第二层金属配线M2形成的读出配线268，由 此接通读出晶体管Trl8，并从光电二极管PD8读取信号。 尽管读取像素信号的顺序发生变化，但可通过后处理电路重新设置像素信号，使 得可以行为单位读取像素信号。 根据实施例20的固态成像装置127，与上述实施例19类似，因为当在俯视平面图 中观察时，仅一根读出配线26布置在行之间，故可以增大光电二极管PD1至PD8每一者的
31孔径面积使得其大于实施例1中的孔径面积。此外，因为配线形成为四层配线结构，故由第 四层金属配线M4形成并距离连接配线28最远定位的连接线264B及266B被形成在连接配 线28上，连接配线28由第一层金属配线M1形成并连接至浮动扩散体FD1及FD2。因此， 可以降低在连接配线28与连接线264B及266B之间形成的寄生电容，并且可以提高转换效 率。因此，能够提高固态成像装置127的灵敏度。 此外，伪配线89及90形成为与读出配线261、264、266a及225 —起以C形包围各 个光电二极管PD1至PD8。由此该构造，光电二极管PD1至PD8被同一层上的金属配线以良 好的对称性包围，由此可以防止因光衍射而导致的颜色混合。除此之外，还可获得与实施例 l中所描述的相同的优点。 上述固态成像装置具有图48所示的纵向配线布局，上述固态成像装置具有以下 构造一个共有单元21由总共8个像素(沿水平方向及竖直方向分别为2像素乘4像素) 的光电二极管PD(PD1至PD8)以及十个像素晶体管构成。换言之，本发明的本实施例的固 态成像装置具有以下布局，其中一个纵向连接配线28布置在具有八个像素的光电二极管 PD阵列的中央，并且两根配线(即，竖直信号线35及电源配线36)被布置在相邻共有单元 21之间。上述配线布局极其简单。
放大晶体管的改变示例 参考图51至图57，示出了布置在第一结构部分23与第二结构部分24之间的放大 晶体管Tr3的改变示例。 图51所示的放大晶体管Tr3具有这样的构造，使得经由沟道区域从源极区域31S 延伸至漏极区域31D的活性区域87呈直角弯曲，并且放大栅电极32形成在包含弯曲部分 的区域上。呈直角弯曲为L形的活性区域87具有在光电二极管PD的行之间沿横向形成的 一个部分以及在光电二极管PD的列之间沿纵向形成的另一部分。放大栅电极32在光电二 极管PD的行之间沿横向形成为直线形。 根据图51所示的放大晶体管Tr3，因为活性区域87形成为弯曲成直角，故栅极长 度Lg增大，由此可以抑制1/f噪声。 图52所示的放大晶体管Tr3具有这样的构造，使得经由沟道区域从源极区域31S 延伸至漏极区域31D的活性区域87呈直角弯曲，并且放大栅电极32沿着弯曲的活性区域 87呈直角弯曲。呈直角弯曲为L形的活性区域87具有在光电二极管PD的行之间沿横向形 成的一个部分以及在光电二极管PD的列之间沿纵向形成的另一部分。类似的，呈直角弯曲 为L形的放大栅电极32具有在光电二极管PD的行之间沿横向形成的一个部分以及在光电 二极管PD的列之间沿纵向形成的另一部分。 根据图52所示的放大晶体管Tr3，因为活性区域87被形成为呈直角弯曲，并且放 大栅电极32被形成为沿着活性区域87以直角弯曲，故栅极长度Lg进一步增大，由此可抑 制1/f噪声。这里，作为活性区域87周围的元件分离区域，如上所述，通过使用形成在杂质 扩散区域(例如，P型半导体区域)内的扁平元件分离区域以及形成在其表面上的扁平绝 缘膜，能够防止在活性区域87的L形弯曲部分上的应力集中。换言之，可以抑制因应力集 中而导致产生噪声。但是，当元件分离区域具有STI结构时，存在应力会集中在活性区域87 的L形弯曲部分上的顾虑，由此可能因应力集中而导致产生噪声。 图53所示的放大晶体管Tr3具有这样的构造，使得包含源极区域31S、沟道区域以及漏极区域31D的活性区域87形成为十字形，并且放大栅电极32形成在竖直的沟道区域 上。 根据图53所示的放大晶体管Tr3，栅极宽度Wg增大，由此可以抑制1/f噪声。
图54所示的放大晶体管Tr3具有这样的构造，使得包含源极区域31S、沟道区域以 及漏极区域31D的活性区域87沿纵向呈直线形状以位于光电二极管PD的列之间。放大栅 电极32沿横向形成为直线形状以位于光电二极管PD的行之间，使得源极区域31S及漏极 区域31D从活性区域87延伸。 图55所示的放大晶体管Tr3具有这样的构造，使得位于光电二极管PD的行之间 并包含源极区域31S、沟道区域以及漏极区域31D的活性区域87形成有两个像素间距的长 度，并且放大栅电极32形成有短于两个像素间距的长度。尽管优选地将放大栅电极32沿栅 极长度方向的长度设定为等于或大于一个像素间距，但其也可形成为小于一个像素间距。
图56所示的放大晶体管Tr3具有这样的构造，使得位于光电二极管PD的行之间 并包含源极区域31S、沟道区域以及漏极区域31D的活性区域87形成具有短于两个像素间 距的长度，并且放大栅电极32形成在沟道区域上。分别连接至源极区域31S及漏极区域 31D的竖直信号线35及电源配线36被形成为在光电二极管PD的行之间部分地延伸。
图57所示的放大晶体管Tr3具有这样的构造，使得包含源极区域31S、沟道区域以 及漏极区域31D的活性区域87沿横向形成有两个像素间距的长度，并且放大栅电极32沿 纵向形成为垂直于活性区域87。活性区域87形成在光电二极管PD的行之间，并且放大栅 电极32形成在光电二极管PD的列之间。 可将图51至图57所示的放大晶体管Tr3的这些布局应用于根据本发明的上述实 施例的固态成像装置。因为放大晶体管Tr3形成在一个共有单元的中部，故如图2及图51 至图57所示，可以提高放大晶体管Tr3的布局的自由度。
复位晶体管的改变示例 参考图58及图59，示出了复位晶体管Tr2的改变示例。图58所示的复位晶体管 Tr2具有这样的构造，使得包含源极区域33S、沟道区域以及漏极区域33D的活性区域88沿 纵向形成，并且复位栅电极34沿横向形成具有两个像素间距的长度，并与活性区域88垂直。 根据图58所示的复位晶体管Tr2，复位栅电极34形成具有两个像素间距的长度。 当复位晶体管Tr2与包括具有两个像素间距的长度的放大栅电极32的放大晶体管Tr3结 合时，复位晶体管Tr2可与放大晶体管Tr3形成极好的平衡。 图59所示的复位晶体管Tr2具有这样的构造，使得活性区域88形成为具有沿横 向延伸的沟道区域和沿纵向延伸的源极区域33S及漏极区域33D的十字形，并且复位栅电 极34沿横向形成具有两个像素间距的长度。 根据图59所示的复位晶体管Tr2，能够增大沟道宽度Wg。此外，因为复位栅电极 34形成有两个像素间距的长度，故当其与包括具有两个像素间距的长度的放大栅电极32 的放大晶体管Tr3结合时，其可与放大晶体管Tr3形成极好的平衡。 可将图58及图59所示的复位晶体管Tr2的这些布局应用于根据本发明的上述实 施例的固态成像装置。因为复位晶体管Tr2形成在一个共有单元的中央上部，故如图2 、图 31以及图58及图59所示，可以提高复位晶体管Tr2的布局的自由度。
尽管图中未示出，但各个实施例的上述特征构造可彼此结合以形成固态成像装置。 在上述示例中，放大晶体管Tr3布置在共有单元21的中央，并且复位晶体管Tr2 布置在共有单元21的上部。但是，晶体管Tr2及Tr3可布置在相反的位置处；即，复位晶体 管Tr2可布置在共有单元21的中央，而放大晶体管Tr3可布置在共有单元21的上部。但 是，因为连接配线不与读出配线干涉，并且因此可以减小与浮动扩散体相关的浮动电容，故 其中放大晶体管Tr3布置在共有单元21中央并且复位晶体管Tr2布置在其上部的构造是 有利的。 在上述示例中， 一个共有单元包括沿水平方向及竖直方向分别具有2像素乘4像 素总共8个像素的光电二极管阵列。但是，一个共有单元也可包括沿水平方向及竖直方向 分别具有2像素乘4n像素(n为正整数)的光电二极管阵列，例如，2像素乘6像素总共12 个像素的光电二极管阵列，以及2像素乘8像素总共16个像素的光电二极管阵列。
实施例21 :固态成像装置的示例性构造 可将根据本发明的实施例的固态成像装置应用于配备有固态成像装置的诸如照 相机及可携式摄像机的电子设备，或者其他配备有有固态成像装置的设备。具体而言，因为 可以使像素小型化，故可制造配备有较小固态成像装置的照相机。 参考图60，示出照相机的实施例作为根据本发明的电子设备的示例。根据本实施 例的照相机91包括光学系统(光学透镜)92、固态成像装置93以及信号处理电路94。固 态成像装置93是根据上述实施例中任意一者的固态成像装置。光学系统92使得来自物体 的影像光(入射光)聚焦在固态成像装置93的成像表面上。以此方式，信号电荷被聚集在 光电二极管(其是固态成像装置93的光电转换单元)中达预定时间。信号处理电路94对 来自固态成像装置93的输出信号执行各种信号处理，并输出处理后的信号。本实施例的照 相机91可取下述照相机模块的形式，在该照相机模块中集成有光学系统92、固态成像装置 93以及信号处理电路94。 在本发明中，图60所示的照相机的构造或者由例如配备有照相机模块的移动电 话代表的照相机可用作所谓成像功能模块，其是具有成像性能的模块，其中集成有光学系 统92、固态成像装置93以及信号处理电路94。本发明可应用于配备有上述成像功能模块 的电子设备。 根据本实施例的电子设备，即使当像素小型化以实现较高清晰度，由此固态成像 装置进一步小型化时，因为可以提高固态成像装置的灵敏度，故能够提供高品质的电子设 备，其能够提供较高的图像品质及较高的分辨率。 本申请包含与于2009年1月15日递交给日本专利局的日本在先专利申请JP 2009-006892所揭示的内容相关的主题，其全文通过引用结合于此。 本领域的技术人员应该理解，只要各种修改、组合、子组合和替换落在权利要求及 其等同方案的范围内，就可以根据设计要求和其他因素进行这些修改、组合、子组合和替 换。
权利要求
一种固态成像装置，其具有以下布局，其中一个共有单元包括沿水平方向及竖直方向分别具有2像素乘4×n像素(n为正整数)的光电二极管阵列。
2. 根据权利要求1所述的固态成像装置，其中所述一个共有单元中的布局包括沿像素部分的竖直方向布置的第一结构部分及第二结构部分，所述第一及第二结构部分中每一者均相对于四个光电二极管包括四个读出栅电极以及一个浮动扩散体；至少一放大晶体管，其具有布置在所述第一结构部分与所述第二结构部分之间的至少一部分；复位晶体管；读出配线，其分别连接至所述读出栅电极；复位配线，其连接至所述复位晶体管的复位栅电极；以及连接配线，其连接至所述第一浮动扩散体、所述第二浮动扩散体、所述放大晶体管的放大栅电极、以及所述复位晶体管的源极区域。
3. 根据权利要求2所述的固态成像装置，还包括选择晶体管，其布置在所述第一结构部分与所述第二结构部分之间，并连接至所述放大晶体管。
4. 根据权利要求2所述的固态成像装置，其中所述连接配线、电源配线、以及连接至所述放大晶体管的竖直信号线沿所述像素部分的竖直方向布线；并且所述读出配线及所述复位配线沿所述像素部分的水平方向布线。
5. 根据权利要求4所述的固态成像装置，其中所述像素部分的所述连接配线、所述电源配线、所述竖直信号线、以及所述读出配线形成为两层配线结构；并且周边电路部分的配线形成为具有两层或更多层的多层配线结构。
6. 根据权利要求5所述的固态成像装置，其中所述像素部分及所述周边电路部分具有不同数量的配线层；并且所述像素部分中顶层配线上的绝缘膜具有比所述周边电路部分中顶层配线上的绝缘膜更小的膜厚度。
7. 根据权利要求4所述的固态成像装置，其中单位像素中所述读出配线中的至少一根被定位在所述光电二极管的区域内；并且所述光电二极管的所述区域被定位在所述一个读出配线的两侧和正下方。
8. 根据权利要求4所述的固态成像装置，其中，所述连接配线、所述电源配线、所述竖直信号线、以及所述读出配线形成为四层配线结构。
9. 根据权利要求8所述的固态成像装置，其中，所述读出配线形成为多层配线结构，使得当在俯视平面中观察时，一根配线出现在沿所述像素部分的竖直方向彼此相邻的光电二极管之间。
10. 根据权利要求4所述的固态成像装置，其中，所述连接配线、所述电源配线、所述竖直信号线、以及所述读出配线形成为三层配线结构。
11. 根据权利要求io所述的固态成像装置，其中，所述读出配线形成为二层配线结构，使得在所述第一结构部分及所述第二结构部分每一者中，当在俯视平面中观察时，两根配线出现在沿所述像素部分的竖直方向彼此相邻的光电二极管之间。
12. 根据权利要求4所述的固态成像装置，其中，具有集光功能的点状结构或线状结构 形成在每一个所述光电二极管上的位置处。
13. 根据权利要求4所述的固态成像装置，其中，所述放大晶体管的栅极长度大于像素 间距。
14. 根据权利要求4所述的固态成像装置，其中，形成伪配线以夹置所述光电二极管。
15. 根据权利要求1所述的固态成像装置，其中，所述一个共有单元包括 八个光电二极管；总共十个像素晶体管，包括八个读出晶体管、一个复位晶体管、以及一个放大晶体管；以及两个浮动扩散体。
16. 根据权利要求1所述的固态成像装置，其中，所述一个共有单元包括 八个光电二极管；总共十一个像素晶体管，包括八个转移晶体管、一个复位晶体管、一个放大晶体管、以 及一个选择晶体管；以及 两个浮动扩散体。
17. —种电子设备，包括 固态成像装置；光学系统，其将入射光导向所述固态成像装置的光电二极管；以及信号处理电路，其对来自所述固态成像装置的输出信号进行处理，其中 所述固态成像装置具有以下布局，其中一个共有单元包括沿水平方向及竖直方向分别 具有2像素乘4Xn像素(n为正整数)的光电二极管阵列。
18. 根据权利要求17所述的电子设备，其中，所述固态成像装置的所述一个共有单元 中的布局包括沿像素部分的竖直方向布置的第一结构部分及第二结构部分，所述第一及第二结构部 分中每一者均相对于四个光电二极管包括四个读出栅电极以及一个浮动扩散体；至少一个放大晶体管，其具有布置在所述第一结构部分与所述第二结构部分之间的至 少一部分；复位晶体管；读出配线，其分别连接至所述读出栅电极； 复位配线，其连接至所述复位晶体管的复位栅电极；连接配线，其连接至所述第一浮动扩散体、所述第二浮动扩散体、所述放大晶体管的放 大栅电极、以及所述复位晶体管的源极区域。
19. 根据权利要求18所述的电子设备，其中，所述一个共有单元中的所述布局包括选 择晶体管，其布置在所述第一结构部分与所述第二结构部分之间，并连接至所述放大晶体管。
20. 根据权利要求18所述的电子设备，其中在所述固态成像装置中所述连接配线、电源配线、以及连接至所述放大晶体管的竖直信号线沿所述像素部分的竖直方向布线；并且所述读出配线及所述复位配线沿所述像素部分的水平方向布线。
全文摘要
本发明涉及固态成像装置及电子设备。该固态成像装置具有以下布局，其中一个共有单元包括沿水平方向及竖直方向分别具有2像素乘4×n像素(n为正整数)的光电二极管阵列。
文档编号H01L23/522GK101794800SQ20101000440
公开日2010年8月4日 申请日期2010年1月15日 优先权日2009年1月15日
发明者松本静德, 糸长总一郎 申请人:索尼公司