专利名称：制作半导体器件栅极的方法
技术领域：
本发明涉及半导体制造工艺，特别涉及一种制作半导体器件栅极的方法。
背景技术：
目前，随着超大规模集成电路的迅速发展，芯片的集成度越来越高，电路设计尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体制作结果的影响也日益突出。 特别是45nm技术节点以下的工艺中，电路关键尺寸(CD，Critical Dimension)的变化对于器件性能的影响越来越大。众所周知，由于栅极通常具有半导体制造工艺中的最小物理尺寸，并且栅极的宽度通常是晶片上最重要的关键尺寸，因此在半导体器件制造过程中栅极的制作是流程中最关键的步骤之一。图IA和图IB为现有技术制作栅极结构的工艺流程中各步骤所获得的器件的剖视图。首先，如图IA所示，在衬底上定义器件有源区并完成浅沟槽隔离后形成前端器件层100。所述衬底可以是包含半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗 (SiGe)，也可以是绝缘体上硅(SOI)。在前端器件层100上形成厚度约为20-50埃的栅氧化物层101，栅氧化物层101可以是通过氧化工艺在氧蒸气环境中、约800 1000摄氏度的温度下形成的二氧化硅层。在栅氧化物层101上利用化学气相沉积(CVD)等方法，沉积随后要刻蚀形成栅极的栅极材料层102。栅极材料层102的材料可以是但不限于多晶硅。沉积后可立刻进行掺杂以有效降低多晶硅栅极的电阻值，提高器件性能。在栅极材料层102 上形成第二栅极氧化物层103。在第二栅极氧化物层103上形成具有图案的光刻胶层104。 另外，根据工艺需求，还可以在沉积光刻胶层104之前形成诸如氮化硅层等的其它层。然后，如图IB所示，以光刻胶层104为掩膜，对第二栅极氧化物层103、栅极材料层 102、第一栅氧化物层101依次进行刻蚀，然后经曝光显影等工艺，形成栅极。然而在晶片表面的大部分区域中，为了实现器件的整体功能，这些区域中既包括器件十分密集的区域，也就是器件密度较高的区域，我们称之为密集区(Dense)；又包括器件比较稀疏，亦即器件密度较低的区域，我们称之为非密集区(ISO)。图2是说明半导体器件栅极间距(Pitch)的示意图，如图2所示，在衬底200上包含栅极间距较小的密集区210 和栅极间距较大的非密集区220。实践中发现，在同样的刻蚀条件下，器件密集区和非密集区刻蚀形成的栅极的刻蚀CD偏差(刻蚀前后的关键尺寸变化)和剖面结构并不相同。具体地说，随着间距的扩大，非密集区的刻蚀CD偏差逐渐变小，使得非密集区的刻蚀CD偏差小于密集区的刻蚀CD 偏差，因此导致在全间距范围内呈现较大的刻蚀CD偏差范围，难以精确地控制非密集区的栅极的关键尺寸。此外，受以上刻蚀CD偏差波动的影响，刻蚀后的非密集区多晶硅栅的轮廓大多呈锥形，这也会对器件的性能产生不利影响。因此，目前光刻技术中急需一种解决在多晶硅栅制造过程中随着CD的不断减小而导致的全间距范围内刻蚀CD偏差范围较大的问题有效方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决在多晶硅栅制造过程中随着CD的不断减小而导致的全间距范围内刻蚀 CD偏差范围较大的问题，本发明提出了一种制作半导体器件栅极的方法，所述方法依次包括下列步骤在前端器件层上形成第一栅氧化物层；在所述第一栅氧化物层上形成栅极材料层；在所述栅极材料层上形成第二栅氧化物层；在所述第二栅氧化物层上形成牺牲层； 在所述牺牲层上形成抗反射涂层；在所述抗反射涂层上形成具有图案的光刻胶层；以所述光刻胶层为掩膜，对所述抗反射涂层进行刻蚀，使刻蚀开口进入到所述牺牲层内；以所述光刻胶层和所述抗反射涂层为掩膜，通入刻蚀气体对所述牺牲层进行刻蚀；以所述牺牲层为掩膜依次刻蚀所述第二栅氧化物层、所述栅极材料层和所述第一栅氧化物层；以及去除牺牲层，以形成所述半导体器件栅极。根据本发明的另一方面，所述方法还包括在形成所述第二栅氧化物层之后，且在形成所述牺牲层之前，在所述第二栅氧化物层上形成阻挡层。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，对所述抗反射涂层进行刻蚀的步骤包括主刻蚀和过刻蚀。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，所述牺牲层通过旋涂式玻璃法形成。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，所述牺牲层是无定形碳层，且所述刻蚀气体包含二氧化硫。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，所述刻蚀气体还包含氧气和保护气体。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，所述氧气的流速是50-200sccm，所述保护气体的流速是10_150sccm。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，所述二氧化硫的流速是50-250sccm。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，所述牺牲层是有机抗反射材料层。根据本发明的另一方面，所述制作半导体器件栅极的方法的特征在于，所述牺牲层的厚度为500-3000埃。根据本发明，能够有效地解决在多晶硅栅制造过程中随着CD的不断减小而导致的全间距范围内刻蚀CD偏差范围较大的问题，从而提高了栅极关键尺寸控制的精确度，改善了器件的电学性能。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图IA和图IB为现有技术制作栅极结构的工艺流程中各步骤所获得的器件的剖视图；图2是说明半导体器件栅极间距(Pitch)的示意图；图3A至图3E是根据本发明的一个实施例制作栅极结构的工艺流程中各步骤所获得的器件的剖视图；图4是根据本发明方法制造的栅极的SEM剖面图；图5是不增加牺牲层的情况下刻蚀CD偏差随栅极间距变化的曲线；图6是根据本发明一个实施方式增加牺牲层的情况下刻蚀CD偏差随栅极间距变化的曲线；图7是根据本发明的一个实施例所述的制作栅极的工艺流程图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何通过改进制作栅极的工艺来解决全间距范围内刻蚀CD偏差范围较大的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其它实施方式。参照图3A至图3E，示出根据本发明的一个实施例制作栅极结构的工艺流程中各步骤所获得的器件的剖视图。首先，如图3A所示，在衬底上定义器件有源区并完成浅沟槽隔离后形成前端器件层300。所述衬底可以是包含半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗 (SiGe)，也可以是绝缘体上硅(SOI)。在前端器件层300上形成厚度约为20-50埃的第一栅氧化物层301，栅氧化物层301可以是通过氧化工艺在氧蒸气环境中约800 1000摄氏度的温度下形成的二氧化硅层。在第一栅氧化物层301上利用化学气相沉积(CVD)等方法， 沉积随后要刻蚀形成栅极的栅极材料层302。栅极材料层302的材料可以是但不限于多晶硅。沉积后可立刻进行掺杂以有效降低多晶硅栅极的电阻值，提高器件性能。在栅极材料层302上形成第二栅氧化物层303。第二栅氧化物层303是通过炉管氧化的氧化物，进行氧化工艺的目的是修复多晶硅栅的晶格。在第二栅氧化物层303的表面上沉积一层厚度约为 500-3000埃的牺牲层304。该牺牲层304可以是通过旋涂式玻璃法(S0G，spin on glasses) 形成的，其实例还可以包括但不限于以CVD方式沉积的无定形碳和有机抗反射材料。在牺牲层304表面上形成厚度约为100-500埃的抗反射涂层305，抗反射涂层305的材料可以是氮氧化硅(SiON)、氮化硅(Si3N4)或者氮化硅与氧化物的混合物。在抗反射涂层305上形成具有图案的光刻胶层306。另外，根据工艺需求，还可以在第二栅氧化物层303和牺牲层 304之间形成由常用绝缘材料形成的阻挡层。然后，如图;3B所示，以图案化的光刻胶层306为掩膜，对抗反射涂层305进行主刻蚀，主刻蚀速度较快，刻蚀到抗反射涂层305内一定深度后停止，以获得带有开口区的抗反
5射涂层305。在主刻蚀完成后，抗反射涂层305的开口区并未进入到牺牲层。接着，如图3C所示，对抗反射涂层305进行过刻蚀，除去开口区内剩余部分的抗反射涂层305，并使开口进入到牺牲层304内。主刻蚀和过刻蚀都可以选用等离子体刻蚀。刻蚀气体包括但不限于包括CF4、CHF3、 CH2F2、C3F8、C4F8等氟代烃气体中的一种或几种，还可以包含诸如氩气(Ar)和氦气(He)等保护气体。然后，如图3D所示，以光刻胶层306和抗反射涂层305为掩膜刻蚀牺牲层304。该刻蚀过程可以选用等离子体刻蚀，刻蚀气体可以是常用的刻蚀气体，但优选包含二氧化硫 (SO2)、氧气和保护气体，其中保护气体可以是氩气(Ar)和氦气(He)。二氧化硫的流速可以是50-250sccm，氧气的流速可以是50-200sccm，保护气体的流速可以是10_150sccm，其中， sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(Icm3Aiin)的流量。 这样就将光刻胶层306上的图案转移到牺牲层304上。同时，在对牺牲层进行刻蚀的过程中，光刻胶层被完全消耗，因此节省了光刻胶剥离的工艺步骤。最后，如图3E所示，以具有精确图案的牺牲层304为掩膜依次刻蚀第二栅氧化物层303、栅极材料层302和第一栅氧化物层301，然后经过剥离等工艺去除牺牲层304，形成栅极。根据本发明制作栅极的工艺，可以使非密集区的栅极剖面结构变得垂直。其效果已通过光学特征尺寸(0⑶)测量而得到验证。0⑶是一种相对较新的整合测量形式，应用于生产过程中的先进工艺控制(APC)。该技术利用CD栅格结构形成的衍射光对膜厚、CD大小以及剖面结构进行测量，而且这种测量技术是非破坏性的，因此具有较高的生产效率。采用OCD测量对密集区和非密集区刻蚀形成的栅极剖面结构进行检测时，结果显示，对于非密集区来说，根据本发明方法形成的栅极的侧壁与衬底之间的夹角由原来的89. 47°提高到89. 92°。如图4所示，栅极的侧壁与衬底的垂直性很好。此外，本发明的方法对密集区的栅极剖面并无显著影响，即密集区的栅极剖面仍可保持原有的垂直形态。另外，利用刻蚀⑶偏差(Etch⑶Bias)来定义刻蚀前后的线宽变化，刻蚀⑶偏差可以通过下列公式计算刻蚀CD 偏差=ADI CD-AEI CD其中，ADI⑶是显影后检查的线宽，即刻蚀前光刻胶的线宽；AEI CD是刻蚀后检查的线宽，即光刻胶去掉后被刻蚀材料的线宽。刻蚀CD偏差范围等于刻蚀CD偏差的最大值减去最小值。图5是不增加牺牲层的情况下刻蚀CD偏差随栅极间距变化的曲线。如图5所示， 随着栅极间距的改变，刻蚀CD偏差变化明显，尤其对于间距较大的非密集区，随着间距的变大，曲线呈明显的下降趋势。在该实例中，刻蚀CD偏差的最大值约为14.9nm，刻蚀CD偏差的最小值对应于间距最大点，约为6. 2nm,计算得到刻蚀⑶偏差范围为8. 7nm。对于45nm 及以下工艺节点来说，栅极线宽只有几十纳米，因此刻蚀CD偏差范围为8. 7nm表示器件的 CDU相对较差。刻蚀CD偏差范围较大会影响栅极关键尺寸的控制，甚至会影响整个光刻工艺的精度。图6是根据本发明一个实施方式增加牺牲层的情况下刻蚀CD偏差随栅极间距变化的曲线。如图6所示，随着栅极间距的改变，刻蚀CD偏差变化趋缓，非密集区曲线上各点的刻蚀CD偏差变大。从曲线上可以看出刻蚀CD偏差的最大值约为16. 5nm，刻蚀CD偏差的最小值约为11. 6nm,因此得到刻蚀CD偏差范围为4. 9nm。与不增加牺牲层而形成栅极的刻蚀CD偏差范围(如图5所示)相比较，本发明的方法中，全间距范围内栅极的刻蚀CD偏差范围缩小了约44%，因此有效提高了全间距范围内栅极关键尺寸控制的精确度。图7的流程图示出了根据本发明的一个实施例所述的制作栅极的工艺流程图。在步骤701中，在前端器件层上形成第一栅氧化物层，在第一栅氧化物层上沉积随后要刻蚀形成栅极的栅极材料层，在栅极材料层上形成第二栅氧化物层，在第二栅氧化物层的表面上沉积一层牺牲层，在牺牲层表面上形成抗反射涂层，在抗反射涂层上形成具有图案的光刻胶层。另外，根据工艺需求，还可以在第二栅氧化物层和牺牲层之间形成由常用绝缘材料形成的阻挡层。在步骤702中，以图案化的光刻胶层为掩膜，对抗反射涂层进行主刻蚀，以获得带有开口区的抗反射涂层。在主刻蚀完成后，抗反射涂层的开口区并未进入到牺牲层。 在步骤703中，对抗反射涂层进行过刻蚀，以将开口区内的抗反射层完全刻蚀，并使开口进入到牺牲层表面以下很浅的区域内。在步骤704中，以光刻胶层和抗反射涂层为掩膜刻蚀牺牲层。在步骤705中，以具有图案的牺牲层为掩膜依次刻蚀第二栅氧化物层、栅极材料层和第一栅氧化物层。在步骤706中，经过剥离等工艺去除牺牲层，形成栅极。本发明利用包括牺牲层的多层结构，将栅极图案先转移至牺牲层，然后以牺牲层为掩膜，并使用例如等气体对牺牲层进行刻蚀，有效地解决了刻蚀后在不同密度区域形成的栅极的刻蚀CD偏差范围较大、关键尺寸可控性较差等问题。根据本发明的形成栅极的方法，增加了光刻胶的剩余边缘，将整个间距上栅极的刻蚀CD偏差范围缩小了近50%，并使得非密集区内的栅极具有更好的剖面形状。具有根据如上所述实施例制造的栅极的半导体器件可应用于多种集成电路(IC) 中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步 DRAM (SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式 DRAM)或任意其它电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种制作半导体器件栅极的方法，所述方法依次包括下列步骤 在前端器件层上形成第一栅氧化物层；在所述第一栅氧化物层上形成栅极材料层； 在所述栅极材料层上形成第二栅氧化物层； 在所述第二栅氧化物层上形成牺牲层； 在所述牺牲层上形成抗反射涂层； 在所述抗反射涂层上形成具有图案的光刻胶层；以所述光刻胶层为掩膜，对所述抗反射涂层进行刻蚀，使刻蚀开口进入到所述牺牲层内；以所述光刻胶层和所述抗反射涂层为掩膜，通入刻蚀气体对所述牺牲层进行刻蚀； 以所述牺牲层为掩膜依次刻蚀所述第二栅氧化物层、所述栅极材料层和所述第一栅氧化物层；以及去除牺牲层，以形成所述半导体器件栅极。
2.如权利要求1所述的方法，所述方法还包括在形成所述第二栅氧化物层之后，且在形成所述牺牲层之前，在所述第二栅氧化物层上形成阻挡层。
3.如权利要求1所述的方法，其特征在于，对所述抗反射涂层进行刻蚀的步骤包括主刻蚀和过刻蚀。
4.如权利要求1所述的方法，其特征在于，所述牺牲层通过旋涂式玻璃法形成。
5.如权利要求1所述的方法，其特征在于，所述牺牲层是无定形碳层，且所述刻蚀气体包含二氧化硫。
6.如权利要求5所述的方法，其特征在于，所述刻蚀气体还包含氧气和保护气体。
7.如权利要求6所述的方法，其特征在于，所述氧气的流速是50-200Sccm，所述保护气体的流速是10-150sccm。
8.如权利要求5-7中任一项所述的方法，其特征在于，所述二氧化硫的流速是 50_250sccmo
9.如权利要求1所述的方法，其特征在于，所述牺牲层是有机抗反射材料层。
10.如权利要求1所述的方法，其特征在于，所述牺牲层的厚度为500-3000埃。
全文摘要
本发明公开了一种制作半导体器件栅极的方法，所述方法包括在前端器件层上形成第一栅氧化物层；在第一栅氧化物层上形成栅极材料层；在栅极材料层上形成第二栅氧化物层；在第二栅氧化物层上形成牺牲层；在牺牲层上形成抗反射涂层；在抗反射涂层上形成具有图案的光刻胶层；以光刻胶层为掩膜，对抗反射涂层进行刻蚀，使刻蚀开口进入到牺牲层内；以光刻胶层和抗反射涂层为掩膜，通入刻蚀气体对牺牲层进行刻蚀；以牺牲层为掩膜依次刻蚀第二栅氧化物层、栅极材料层和第一栅氧化物层；以及去除牺牲层，以形成半导体器件栅极。该方法解决了全间距范围内刻蚀CD偏差范围较大的问题，从而能提高栅极关键尺寸控制的精确度，改善器件的电学性能。
文档编号H01L21/28GK102194676SQ20101012468
公开日2011年9月21日 申请日期2010年3月11日 优先权日2010年3月11日
发明者孟晓莹, 沈满华, 黄怡 申请人:中芯国际集成电路制造(上海)有限公司