专利名称：制造非易失性存储器件的方法
技术领域：
总体而言，本发明的示例性实施例涉及制造非易失性存储器件的方法，更具体而 言，涉及能够减小控制栅的晶粒尺寸的制造非易失性存储器件的方法。
背景技术：
非易失性存储器件包括大量用于储存数据的存储单元。以NAND快闪存储单元为 例进行说明。NAND快闪存储单元具有层叠结构，这种层叠结构包括用于电子隧穿的栅绝缘 层、用于储存数据的浮置栅、用于耦合的电介质层、以及用于传递驱动电压的控制栅。随着非易失性存储器件的集成度不断提高，存储单元的尺寸减小，并且因此，相邻 的存储单元之间的间隙变窄。具体地，随着存储单元之间的间隙减小，用于形成控制栅的工 艺变得越来越困难。更具体地，为了形成控制栅，在电介质层上生长并形成多晶硅。如果多 晶硅的晶粒尺寸大且均勻，则在晶粒之间会产生孔隙。在控制栅中产生的孔隙能够导致在 存储单元工作时不同的存储单元之间的电特性的差异。此外，由于在控制栅中产生的孔隙 会在热的作用下移动，因此如果孔隙附着于电介质层，则相应的存储单元的耦合比就会降 低。如果如上所述出现了异常的单元，则非易失性存储器件的分布特征就会恶化。
发明内容
根据本发明的示例性实施例，通过在形成控制栅的工艺中提供氮源气体，可以抑 制控制栅的晶粒尺寸增大。根据本发明的一个方面，提供一种制造非易失性存储器件的方法，包括以下步骤 提供具有有源区和隔离区的半导体衬底，其中在每个有源区之上形成有栅绝缘层和浮置 栅，并在各个隔离区中形成有隔离层；在所述浮置栅和所述隔离层的表面上形成电介质层； 通过使用氮源气体、硅源气体和掺杂气体的多晶硅沉积工艺，在所述电介质层之上形成多 晶硅层；以及将所述多晶硅层图案化以形成控制栅。优选地，形成所述电介质层的工艺和所述多晶硅沉积工艺是在原位(in-situ)进 行的。所述氮源气体优选地选自NH3气、N2O气和NO气，所述硅源气体优选地选自SiH4 气、Si2H6气和Si3H8气，而所述掺杂气体优选地包括PH3气。优选地，通过在范围为10托至60托的压强和范围为500°C至900°C的温度下，以 0. Isccm至5. Osccm的流量提供所述氮源气体、以IOsccm至500sCCm的流量提供所述硅源 气体、并以IOsccm至500sCCm的流量提供所述掺杂气体，来进行所述多晶硅沉积工艺。优选地，所述电介质层具有由氧化物层、氮化物层和氧化物层构成的ONO层叠结构。优选地，所述方法还包括以下步骤在形成所述电介质层之后，通过使用所述氮源 气体的热氮化工艺对所述电介质层的表面进行氮化。优选地，所述氮源气体选自NH3气、N2O气和NO气。优选地，通过在范围为10托至60托的压强和范围为500°C至900°C的温度下，以 0. Isccm至5. Osccm的流量提供所述氮源气体10秒至1000秒，来进行所述热氮化工艺。优选地，形成所述电介质层的工艺、所述热氮化工艺和所述多晶硅沉积工艺是在 原位进行的。优选地，所述方法还包括以下步骤在进行所述多晶硅沉积工艺之前，使用所述氮 源气体和所述硅源气体在所述电介质层的表面上形成硅晶种层。优选地，形成所述电介质层的工艺、形成所述硅晶种层的工艺和所述多晶硅沉积 工艺是在原位进行的。所述氮源气体优选地选自NH3气、N2O气和NO气，而所述硅源气体优选地选自SiH4 气、Si2H6 气禾口 Si3H8 气。优选地，通过在范围为500°C至900°C的温度和范围为10托至60托的压强下，以 0. Isccm至5. Osccm的流量提供所述氮源气体、并以Isccm至lOOsccm的流量提供所述硅源 气体，来进行形成所述硅晶种层的工艺。根据本发明的另一个方面，提供一种制造非易失性存储器件的方法，包括以下步 骤在半导体衬底中形成隔离层；在包括所述隔离层的所述半导体衬底之上顺序地形成栅 绝缘层、电荷陷阱层和电荷截止层；通过使用氮源气体的热氮化工艺，对所述电荷截止层的 表面进行氮化；通过使用所述氮源气体、硅源气体和掺杂气体的多晶硅沉积工艺，在经氮化 的电荷截止层之上形成多晶硅层；以及对所述多晶硅层进行图案化，以形成控制栅。所述电荷陷阱层优选地包括氮化物，而所述电荷截止层优选地包括选自A1203、 HfO2和&02的材料、或者具有包括A1203、HfO2和&02中的至少两种材料的层叠结构。所述氮源气体优选地选自NH3气、N2O气和NO气，所述硅源气体优选地选自SiH4 气、Si2H6气和Si3H8气，而所述掺杂气体优选地包括PH3气。优选地，通过在范围为500°C至900°C的温度和范围为10托至60托的压强下，以 0. Isccm至5. Osccm的流量提供所述氮源气体10秒至1000秒，来进行所述热氮化工艺。优选地，通过在范围为500°C至900°C的温度和范围为10托至60托的压强下，以 0. Isccm至5. Osccm的流量提供所述氮源气体、并以IOsccm至500sCCm的流量提供所述硅 源气体，来进行所述多晶硅沉积工艺。优选地，所述方法还包括以下步骤在所述多晶硅沉积工艺之前，使用所述氮源气 体和所述硅源气体在经氮化的电荷截止层的表面上形成硅晶种层。优选地，通过在范围为500°C至900°C的温度和范围为10托至60托的压强下， 以0. Isccm至5. Osccm的流量提供选自NH3气、N2O气和NO气的氮源气体、并以Isccm至 IOOsccm的流量提供选自SiH4气、Si2H6气和Si3H8气的硅源气体，来形成所述硅晶种层。
图IA至ID是表示根据本发明的一个示例性实施例的制造非易失性存储器件的方法的截面图；图2是根据本发明的另一个示例性实施例的非易失性存储器件的截面图；以及图3是根据本发明的又一个示例性实施例的非易失性存储器件的截面图。
具体实施例方式下面参照附图详细描述本发明的示例性实施例。提供附图以便于本领域的普通技 术人员理解本发明的实施例的范围。图IA至ID是表示根据本发明的第一示例性实施例的制造非易失性存储器件的方 法的截面图。参照图1A，在半导体衬底100之上形成了用于电子隧穿的栅绝缘层102和用于浮 置栅的导电层104。优选地，栅绝缘层102包括氧化物层。优选地，导电层104包括掺杂多 晶硅层、或者包括未掺杂多晶硅层与掺杂多晶硅层的层叠结构。在导电层104上形成了用 于限定隔离区的隔离掩模图案(未示出)。使用隔离掩模图案将导电层104和栅绝缘层102 图案化。对暴露出的半导体衬底100的一部分进行刻蚀，以形成沟槽TC。于是，在半导体衬 底100的有源区IOOa之上形成了栅绝缘层102和浮置栅104。用绝缘材料填充沟槽TC，以 在各个沟槽中形成隔离层106。然后去除隔离掩模图案。优选地，隔离层106包括氧化物 层。优选地，通过形成旋涂式玻璃(spin on glass, S0G)层(即流体层)、对SOG层进行致 密化工艺(densification process)、并在流体层上堆叠比流体层的密度大的高密度等离 子体(HDP)层以防止出现孔隙等步骤，来形成隔离层106。优选地，通过进行刻蚀工艺来降 低隔离层106的高度，以控制有效场高度(EFH)，但是不暴露出栅绝缘层102。在形成隔离 层106之前，还可以在沟槽TC的整个表面上形成内衬绝缘层(如氧化物层)。参照图1B，在浮置栅104的暴露的表面上和隔离层106上形成电介质层108。优 选地，电介质层108具有堆叠有氧化物层、氮化物层和氧化物层的ONO结构。参照图1C，实施对电介质层108的表面进行氮化的工艺，从而在电介质层108上形 成氮化物层110。氮化物层110起到的作用是使稍后要形成的用于控制栅的导电层(参见 图ID中的附图标记112)的晶粒尺寸均勻。对电介质层108的表面进行氮化的工艺优选地 利用使用氮源气体的热氮化工艺来进行。下面详细地描述热氮化工艺。优选地，通过向处理室内提供氮源气体来进行所述热氮化工艺，其中，所述处理室 内的温度处于约500°C至900°C的范围，而所述处理室内的压强处于约10托至60托的范 围。优选地，使用与形成电介质层108时所用的相同的处理室，来在原位进行所述热氮化工 艺。优选地，通过向处理室内提供氮源气体来进行所述热氮化工艺，以代替使用等离子体的 氮化工艺。NH3气、N2O气和NO气中的任一种气体都可以用作氮源气体。在这些气体中，冊3气 和NO气能容易地对电介质层108的表面进行氮化，这是因为它们能够容易地被热分解。在热氮化工艺中，对氮源气体的流量的控制和对周转时间(turn aroundtime)的 控制是重要的。如果氮源气体的流量小于适当的值，则难以有效地降低用于控制栅的导电 层(参见图ID中的附图标记112)的晶粒尺寸。而如果氮源气体的流量大于适当的值，则 存储单元的电特性可能恶化，这是因为在氮源气体与电介质层108结合之后剩余的氮可能 在电介质层108的表面处被俘获。具体地，在NH3气被用作氮源气体的情况下，如果在NH3气热分解时所产生的氮的量过剩，则存储单元的电特性会恶化。因此，优选地，通过以0. Isccm至5. Osccm的流量向处理室内提供氮源气体10秒 至1000秒，来进行所述热氮化工艺。在这种工艺条件下，只是将电介质层108的表面氮化， 而不限定电介质层108的表面究竟被氮化多少(即厚度)。为了便于描述，在本说明书中， 经氮化的部分被称为氮化物层110。相应地，并不将氮化物层110的厚度限定为一个数值。参照图1D，在具有氮化表面的电介质层108之上形成用于控制栅的导电层112。接 着，对导电层112进行图案化，以形成控制栅。如下文详细描述的，导电层112优选地包括 多晶娃层。优选地，使用硅源气体、掺杂气体、和氮源气体来形成导电层112。硅源气体是用 于形成多晶硅的源气体。优选地，使用SixHy气(其中χ和y是正整数)作为硅源气体。例 如，SiH4, Si2H6和Si3H8中的任一种气体都是优选的SixHy气。使用掺杂气体以使得控制栅 具有期望的电特性。例如，PH3气是优选的掺杂气体。使用氮源气体来抑制多晶硅的晶粒尺 寸增大。例如，NH3气、N2O气和NO气中的任一种气体都是优选的氮源气体。为了形成导电层112，优选地，将处理室内的温度设置在500°C至900°C的范围，并 将处理室内的压强设置在10托至60托的范围。可以利用形成电介质层108的工艺、对电 介质层108进行氮化的工艺、和在原位处理的方法，来进行形成导电层112的工艺。因此，在 对电介质层108进行氮化的工艺中，向处理室内提供氮源气体。这样，为了形成控制栅112， 还向相同的处理室内提供硅源气体和掺杂气体。优选地，以IOsccm至500SCCm的流量向处理室内提供硅源气体。优选地，以IOsccm 至500sCCm的流量向处理室内提供掺杂气体。使用氮源气体来抑制多晶硅的晶粒尺寸增 大，并优选地以0. Isccm至5. Osccm的流量提供氮源气体。如上所述，导电层112是在具有氮化表面的电介质层108之上形成的。因此，导电 层112的晶粒尺寸变得小且均勻。因此，由于在电介质层108的表面上形成的氮化物层110 起到抑制多晶硅的晶粒尺寸增大的作用，因此多晶硅的晶粒尺寸可以变得小且均勻。图2是根据本发明的第二示例性实施例的非易失性存储器件的截面图。形成栅绝缘层102和导电层104的工艺到形成具有氮化表面的电介质层108的工 艺与参照图IA至IC描述的工艺类似，因此省略对这些工艺的描述。接着，在具有氮化表面的电介质层108之上形成硅晶种层111。优选地，使用氮源 气体和少量的硅源气体来形成晶种层111。因此，优选地，在范围为500°C至900°C的温度和 范围为10托至60托的压强下，以Isccm至lOOsccm的流量向处理室内提供硅源气体。为 了形成导电层112，还向处理室内提供掺杂气体(如PH3气)。优选地，形成电介质层108 的工艺到形成导电层112的工艺是在原位进行的。图3是根据本发明的第三示例性实施例的非易失性存储器件的截面图。例如，本发明还可以应用到具有硅/氧/氮/氧/硅(SONOS)结构的非易失性存 储器件。在具有SONOS结构的存储器件中，电荷陷阱层304包括氮化物以取代多晶硅。下 面详细描述制造具有SONOS结构的存储器件的方法。在具有SONOS结构的存储器件中，在半导体衬底300中形成有沟槽TC。用绝缘材 料填充沟槽TC，以在各个沟槽中形成隔离层301。在有源区300a和隔离层301之上形成用于电子直接隧穿的栅绝缘层302。优选地，栅绝缘层302包括氧化物层。在栅绝缘层302之 上形成用于俘获电荷的电荷陷阱层304。在电荷陷阱层304之上形成用于切断电荷泄漏的 电荷截止层306。优选地，电荷截止层306包括选自Al2O3、HfO2和&02的材料，或者可以具 有A1203、HfO2和&02中的至少两种材料的层叠结构。接着，实施对电荷截止层306的上表面进行氮化的热氮化工艺。优选地，向与形成 电荷截止层306时所用的相同的处理室内提供氮源气体，来在原位进行所述热氮化工艺。 优选地，NH3气、N2O气和NO气中的任一种气体都可以用作氮源气体。优选使用能被容易地 热分解的NH3气或N2O气。优选地，通过在处理室内温度为500°C至900°C并且处理室内压 强为10托至60托的条件下，以0. Isccm至5. Osccm的流量提供氮源气体10秒至1000秒， 来进行所述热氮化工艺。在这种工艺条件下，只是氮化电荷截止层306的表面，而不限定电 荷截止层306的表面究竟被氮化多少(即厚度)。在电荷截止层306之上形成用于控制栅的导电层308。优选地，使用多晶硅沉积工 艺来形成导电层308。优选地，通过在范围为500°C至900°C的温度和范围为10托至60托 的压强下，以0. Isccm至5. Osccm的流量提供氮源气体、以IOsccm至500sCCm的流量提供 硅源气体、并以IOsccm至500sCCm的流量提供掺杂气体，来进行所述多晶硅沉积工艺。优选地，在多晶硅沉积工艺之前，还使用氮源气体和硅源气体在电荷截止层306 的氮化表面上形成硅晶种层(未示出)。优选地，在范围为10托至60托的压强和范围为 500°C至900°C的温度下，通过以0. Isccm至5. Osccm的流量提供选自NH3气、N2O气和NO气 的氮源气体、并以Isccm至lOOsccm的流量提供选自SiH4气、Si2H6气和Si3H8气的硅源气 体，来进行形成所述硅晶种层的工艺。如上所述，由于非易失性存储器件的控制栅的晶粒尺寸形成得小且均勻，因此可 以防止在控制栅中出现孔隙。因此，可以抑制存储单元在工作时存储单元的阈值电压的偏 移，并且可以使浮置栅与控制栅之间的耦合一致。其结果，可以防止非易失性存储器件的电 特性恶化，并且因而可以改善可靠性。根据本发明的实施例，由于使用氮源气体、硅源气体和掺杂气体来形成控制栅，因 此可以抑制用来形成控制栅的多晶硅的晶粒尺寸的增大。因此，可以防止在控制栅中出现 孔隙。另外，由于可以防止浮置栅与控制栅之间的耦合下降，因此可以防止非易失性存储器 件的电特性的恶化。此外，在对电介质层的上表面进行氮化的工艺中，进行的是仅使用到氮 源气体的热氮化工艺，而没有另外的等离子体氮化工艺。因此，可以简化工艺，并且因而减 少了周转时间。
权利要求
一种制造非易失性存储器件的方法，所述方法包括以下步骤提供具有有源区和隔离区的半导体衬底，其中在每个所述有源区之上形成有栅绝缘层和浮置栅，并在各个所述隔离区中形成有隔离层；在所述浮置栅和所述隔离层的各自的表面上形成电介质层；通过使用氮源气体、硅源气体和掺杂气体的多晶硅沉积工艺，在所述电介质层之上形成多晶硅层；以及将所述多晶硅层图案化，以形成控制栅。
2.如权利要求1所述的方法，其中，形成所述电介质层和进行所述多晶硅沉积工艺是 在原位进行的。
3.如权利要求1所述的方法，其中，所述氮源气体选自NH3气、N2O气和NO气；所述硅源气体选自SiH4气、Si2H6气和Si3H8气，以及所述掺杂气体包括PH3气。
4.如权利要求1所述的方法，其中，通过在范围为10托至60托的压强和范围为500°C 至900°C的温度下，以0. Isccm至5. Osccm的流量提供所述氮源气体、以IOsccm至500sccm 的流量提供所述硅源气体、并以IOsccm至500sCCm的流量提供所述掺杂气体，来进行所述 多晶硅沉积工艺。
5.如权利要求1所述的方法，其中，所述电介质层具有由氧化物层、氮化物层和氧化物 层构成的ONO层叠结构。
6.如权利要求1所述的方法，还包括以下步骤在形成所述电介质层之后，通过使用所 述氮源气体的热氮化工艺对所述电介质层的表面进行氮化。
7.如权利要求6所述的方法，其中，所述氮源气体选自NH3气、N2O气和NO气。
8.如权利要求6所述的方法，其中，通过在范围为10托至60托的压强和范围为500°C 至900°C的温度下，以0. Isccm至5. Osccm的流量提供所述氮源气体10秒至1000秒，来进 行所述热氮化工艺。
9.如权利要求6所述的方法，其中，形成所述电介质层、进行所述热氮化工艺和进行所 述多晶硅沉积工艺是在原位进行的。
10.如权利要求1所述的方法，还包括以下步骤在进行所述多晶硅沉积工艺之前，使 用所述氮源气体和所述硅源气体在所述电介质层的表面上形成硅晶种层。
11.如权利要求10所述的方法，其中，形成所述电介质层、形成所述硅晶种层和进行所 述多晶硅沉积工艺是在原位进行的。
12.如权利要求10所述的方法，其中，所述氮源气体选自NH3气、N2O气和NO气，以及所述硅源气体选自SiH4气、Si2H6气和Si3H8气。
13.如权利要求10所述的方法，其中，通过在范围为500°C至900°C的温度和范围为 10托至60托的压强下，以0. Isccm至5. Osccm的流量提供所述氮源气体、并以Isccm至 IOOsccm的流量提供所述硅源气体，来形成所述硅晶种层。
14.一种制造非易失性存储器件的方法，所述方法包括以下步骤在半导体衬底中形成隔离层；在包括所述隔离层的所述半导体衬底之上顺序地形成栅绝缘层、电荷陷阱层和电荷截止层；通过使用氮源气体的热氮化工艺，对所述电荷截止层的表面进行氮化； 通过使用所述氮源气体、硅源气体和掺杂气体的多晶硅沉积工艺，在经氮化的所述电 荷截止层之上形成多晶硅层；以及对所述多晶硅层进行图案化，以形成控制栅。
15.如权利要求14所述的方法，其中， 所述电荷陷阱层包括氮化物，以及所述电荷截止层包括选自A1203、HfO2和&02的材料、或者具有包括Al203、Hf02和&02 中的至少两种材料的层叠结构。
16.如权利要求14所述的方法，其中，所述氮源气体选自NH3气、N2O气和NO气， 所述硅源气体选自SiH4气、Si2H6气和Si3H8气，以及 所述掺杂气体包括PH3气。
17.如权利要求14所述的方法，其中，通过在范围为500°C至900°C的温度和范围为10 托至60托的压强下，以0. Isccm至5. Osccm的流量提供所述氮源气体10秒至1000秒，来 进行所述热氮化工艺。
18.如权利要求14所述的方法，其中，通过在范围为500°C至900°C的温度和范围为 10托至60托的压强下，以0. Isccm至5. Osccm的流量提供所述氮源气体、并以IOsccm至 500sCCm的流量提供所述硅源气体，来进行所述多晶硅沉积工艺。
19.如权利要求14所述的方法，还包括以下步骤在进行所述多晶硅沉积工艺之前，使 用所述氮源气体和所述硅源气体，在经氮化的所述电荷截止层的表面上形成硅晶种层。
20.如权利要求19所述的方法，其中，通过在范围为500°C至900°C的温度和范围为10 托至60托的压强下，以0. Isccm至5. Osccm的流量提供选自NH3气、N2O气和NO气的氮源 气体、并以Isccm至lOOsccm的流量提供选自SiH4气、Si2H6气和Si3H8气的硅源气体，来形 成所述硅晶种层。
全文摘要
本发明提供一种制造非易失性存储器件的方法，包括以下步骤提供具有有源区和隔离区的半导体衬底，其中在每个有源区之上形成有栅绝缘层和浮置栅，并在各个隔离区中形成有隔离层；在浮置栅和隔离层的表面上形成电介质层；通过使用氮源气体、硅源气体和掺杂气体的多晶硅沉积工艺，在所述电介质层之上形成多晶硅层；以及将多晶硅层图案化，以形成控制栅。
文档编号H01L21/8247GK101908509SQ201010194469
公开日2010年12月8日 申请日期2010年6月8日 优先权日2009年6月8日
发明者黄善珏 申请人:海力士半导体有限公司