专利名称：基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法
技术领域：
本发明属于微电子新材料与器件技术领域，特别涉及一种基于锆钛酸铅(PZT)和 高介电常数薄膜(简称高K介质薄膜)的铁电动态随机存储器(FEDRAM)的制备技术。
背景技术：
铁电材料具有自发极化且自发极化能随外加电场而取向，去掉外电场后，铁电 材料的极化可以处于大小相等、方向相反的两个剩余极化(士P》状态，这两种稳定的极 化状态可以在外电场的作用下实现“1”和“0”状态之间的转换，因而可作为存储器的 二进制代码。由于不需要依靠外电场来保持记忆，因此，早在1952年，Anderson就利用 这种原理首次提出了非挥发性铁电随机存储器(Nonvolatile Ferroelectric Random Acces sMemory-NVFRAM)的概念。非挥发性铁电存储器主要有两种结构形式一种是铁电随机存取存储器 (FeRAM)，一种是铁电场效应晶体管(FeFET)。FeRAM的存储单元主要是依靠铁电电容来进 行数据的存储，铁电电容是其核心。FeRAM具有不挥发、写入快、功耗低、可擦写次数多以及 抗辐射能力强等特点，已成为非挥发铁电存储器中发展最快的一类。但是存在的缺点是对 数据的读出具有破坏性，必须采取回写方式；同时，由于采用电容结构也限制了存储容量的 进一步提高。FeFET是将铁电薄膜直接沉积在场效应管(FET)的栅区，利用铁电材料的自发极 化对源漏间电流的控制来实现对数据的存取，由于这种结构不含铁电电容，因而尺寸较小， 可以得到较FeRAM更高的存储密度；同时FeFET的存储原理决定了其非破坏性的数据读 出。理论上，FeFET较FeRAM更能体现铁电存储器的优势。因此，早在1955年，贝尔实验 室就首次提出了关于FeFET的想法，但直到1974年，S. Y. Wu等人才首次报道了基于钛酸 铋(Bi4Ti3O12)铁电薄膜的FET器件。但是由于铁电薄膜与Si (F-S)之间的界面存在着注 入电荷、界面陷阱以及薄膜本身的缺陷等问题，使得FeFET的保持时间不够长。为了有效 利用FeFET结构本身的一些优势，又克服FeFET在实现中遇到的困难，2000年，美国耶鲁大 学电子工程系T. P. Ma教授的铁电存储器研究小组认为这种有限的保持时间总比动态随机 存储器(DRAM)的刷新时间长得多，因此，首次提出了铁电动态随机存储器(FEDRAM)的概 念(见 T. P. Ma, J. P. Han, A ferroelectric dynamicrandom access memory, U. S. Patent 6067244 (2000))。FEDRAM是将铁电薄膜用作MOSFET的栅介质，并在铁电薄膜与Si之间加 入隔离层，从而形成金属-铁电薄膜-隔离层-Si (MFIS-FET)场效应晶体管结构，如图1所 示，包括硅衬底11，源区12、漏区13，隔离层介质膜14，铁电薄膜层15，栅电极16，源极17， 漏极18。在硅衬底11中形成源区12和漏区13，在硅衬底11的上方形成隔离层介质膜14， 在隔离层介质膜14上方形成铁电薄膜层15，在铁电薄膜层15上形成栅电极16。源极17 和漏极18在栅电极16的两侧。在上述结构中，硅衬底11中形成源区12和漏区13，其端部分别与隔离层介质 膜14中的一部分接触。隔离层介质膜14为氮化物(Si3N4)。铁电薄膜层15为钽酸锶铋(SrBi2Ta2O9ISBT)。栅电极16为金(Au)或者钼(Pt)。源极17和漏极18为铝(Al).上述器件结构的制备工艺包括(1)对ρ型Si基片上先进行清洗和氧化，ρ型Si基片电阻率为6-9 Ω · cm或者21-24 Ω · cm,氧化层厚度为IOOOnm ；(2)利用磷(P2O5)进行注入形成源漏区；(3)制备隔离层介质薄膜利用喷射气相沉积(JVD)方法生长氮化硅(Si3N4)隔离层介质薄膜，薄膜厚度约为 5 6nm ；之后在氮气中退火30分钟，温度为800°C ；(4)制备铁电薄膜利用金属氧化物沉积(MOD)方法生长钽酸锶铋(SrBi2Ta2O9，简写为SBT)铁电薄 膜，厚度为200 260nm ；并在氧气中退火1小时，温度为800 900°C ；(5)制备栅电极利用电子束蒸发钼电极(Pt)，或者热蒸发金(Au)形成栅电极；(6)热蒸发铝电极(Al)形成源极和漏极金属层；(7)合金化处理在400°C氮气和氢气(N2 H2 = 5% 95% )中进行合金化退火处理30分钟。从结构上看，这是一种新型的单管DRAM(通常的DRAM单元为ITlC结构)。它与传 统的DRAM相比，具有如下优点(1)保持时间比传统的DRAM( < Is)长得多；(2)由于无需存储电容，因而单元尺寸减小，有利于存储密度的提高；(3)无需存 储电容以及刷新频率的极大缩短使得功耗降低；(4)无需存储电容使其更易与逻辑器件集 成，实现FEDRAM的嵌入式应用。FEDRAM的工作原理是在栅上施加了一个正脉冲之后，铁电材料处在正的剩余极 化状态。铁电层底部的正极化电荷将被半导体中的反型层电荷补偿，这样半导体衬底中 就形成了一个连接源区和漏区的导电沟道。在源漏之间加上一定的电压，便会产生源漏 电流，，也就是所谓的开态，对应着存储“1”态。如果在栅上施加了一个负脉冲，铁电层处 于负的极化状态，半导体衬底处在积累区，没有导电沟道，FET处于“关断”状态，即对应着 “0”态。与FeFET相比，FEDRAM在工作时需要刷新，以使存储的信息得以维持，与DRAM相 比，FEDRAM具有较长的保持时间，因而可以减小刷新频率。而作为铁电存储器另一类型的 FeFET是非挥发性的，理论上不需要刷新。因此，与FeFET相比，FEDRAM在实现上更具可行 性，从而使得FeFET获得了新的发展空间。耶鲁大学公开的上述结构中采用钽酸锶铋(SrBi2Ta2O9 = SBT)作为栅介质材料。但 SBT薄膜的剩余极化强度较小，并且成膜温度较高，不利于铁电电容与标准CMOS集成工艺 的兼容。在薄膜的制备技术上，使用的薄膜制备方法是喷射气相沉积(JVD)方法，不利于大 面积均勻薄膜的实现。采用氮化物作为隔离层介质，由于其介电常数较小，使得操作电压较 高，不利于器件功耗的降低。高K介质薄膜是指具有较高介电常数的金属氧化物薄膜，例如Hf02，ZrO2, Pr2O3, Gd2O3，La2O3，Y2O3，Hf-Al-O以及Hf-Si-O等，这些材料具有较好的电学性能、热力学稳定性、 良好的界面效应、以及与硅工艺的兼容性和较好的可靠性，因此，在集成电路工艺线宽逐渐 缩小的趋势下，能够代替传统的栅介质(例如Si02，Si3N4),以满足在不减小晶体管栅极厚度的同时，增大其电容的目的。
发明内容
本发明的目的是为克服已有技术的不足之处，提出一种基于锆钛酸铅(PZT)存储 介质的铁电动态随机存储器及其制备方法。本发明采用新型的存储材料和隔离层介质薄膜 和新的制备方法，获得了大面积、均勻致密的、性能良好的存储介质薄膜和隔离层材料，其 薄膜厚度变化范围较大，用其制备的FEDRAM器件具有更小的漏电，更高的保持特性。本发明提出的一种基于锆钛酸铅存储介质的铁电动态随机存储器，包括硅衬底， 源区、漏区，隔离层介质膜，铁电薄膜层，栅电极，源极，漏极，以及用于测试该存储器的衬底 接触区和衬底接触电极；其中，在硅衬底中形成源区、漏区和衬底接触区，在硅衬底的上面 形成隔离层介质膜，在隔离层介质膜上面形成铁电薄膜层，在铁电薄膜层上面形成栅电极； 源极和漏极在栅电极的两侧。其特征在于，所述隔离层介质为Hf02、Hf-Al-0、Ti02、Al203中 的任意一种；所述铁电薄膜层为Pb(ZivxTix)O3,各组份的摩尔比例为Pb (Zr+Ti) 0 =1 1 3, Zr Ti = (1-x) x，其中，χ 取值范围为 0. 1 < χ < 1. 0。上述铁电动态随机存储器的制备方法包括以下步骤(1)对硅衬底进行清洗；(2)在清洗后的硅衬底上生长氧化层，氧化层厚度为650 900nm ；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底进行光刻，坚膜，湿法腐蚀，留胶磷(31P+)注入或硼 注入，形成源漏区，注入能量和剂量分别为60 80KeV，4. OXlO15 5. OX IO15cnT3 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底进行第二次光刻，坚膜，湿法腐蚀，留胶 硼(BF+)注入或磷注入，形成衬底接触区；注入能量和剂量分别为70 80KeV，4. OX IO15 5. OXlO15Cnr3 ；(5)生长氧化层利用低压化学气相沉积对两次光刻后的衬底进行第二次氧化，氧化层厚度为 600 700nm，之后在氮气中对衬底进行致密化处理，温度为850-900°C ；(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜，湿法腐蚀，留胶硼(11B+) 调沟注入或磷调沟注入，形成栅区；调沟注入能量和剂量分别为40 50KeV，2. OXlO12 8. OXlO13Cnr3 ；(7)生长隔离层介质薄膜利用原子层沉积技术在步骤(6)处理后的衬底上制备HfO2、Hf-Al-0, TiO2、Al2O3 中的任意一种隔离层介质薄膜；反应温度为100 230°C，薄膜厚度为5 20nm ；(8)生长铁电薄膜利用液态输运_金属氧化物化学气相沉积方法，在反应腔内，在步骤(7)形成的隔 离层介质薄膜上制备PZT薄膜；工艺条件为腔体压力25 35乇，生长温度560 650°C， 衬底转速650 720转/分钟(rmp)，生长时间20 60分钟，薄膜厚度100 300nm ；(9)制备电极金属层
在步骤(8)形成的铁电薄膜上溅射电极金属层，金属材料为钼Pt，或者金Au，厚 度约为150 200nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极，刻蚀 速率为20 60nm/分钟，或采用正胶剥离法形成栅电极；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜，湿法腐蚀铁电薄膜并利 用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区、漏区以及衬底接触区 接触的孔；；其中，刻蚀铁电薄膜速率为20 IOOnm/分钟；刻蚀隔离层介质薄膜速率为 1. 5 3nm/分钟；(12)制备金属层对步骤(11)处理后的衬底上进行常温溅射铝电极，厚度约为800 1200nm ；(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用湿法腐蚀Al或者干法刻蚀Al，或者正胶剥离Al，对步骤(10)处理后金属层 进行光刻和刻蚀，形成分别与源漏区、衬底接触区接触的源极金属层、漏极金属层以及衬底 接触电极金属层；(14)合金化处理对步骤(13)处理后的衬底在420°C 450°C氮气中进行退火处理20 40分钟。本发明的有益效果在本发明中，采用高K介质薄膜作为隔离层(如Hf02、Hf-Al-0、Ti02、Al203)，利用 原子层沉积技术(ALD)进行隔离层薄膜制备，并采用金属有机化学气相沉积(LD-MOCVD)技 术进行PZT铁电薄膜的制备。与以前研究者的不同之处在于采用不同的存储介质和隔离 层材料，不同的薄膜制备方法以及工艺条件，获得了大面积、均勻致密的、性能良好的存储 介质薄膜和隔离层材料，其薄膜厚度变化范围较大，并将其用于FEDRAM的制备中。其效果将使得铁电薄膜具有更大的剩余极化强度，较低的操作电压，薄膜厚度范 围较宽。本发明中，利用LD-MOCVD方法制备的PZT铁电薄膜，具有更好的均勻性和稳定性， 易与CMOS集成工艺相兼容，使其制备的FEDRAM器件具有更小的漏电，更高的保持特性。
图1为已有的FEDRAM器件单元结构示意图；图2为本发明的FEDRAM器件单元结构示意图。
具体实施例方式本发明提出的基于锆钛酸铅(PZT)存储介质的铁电动态随机存储器(FEDRAM)及 其制备方法结合附图及实施例详细说明如下本发明提出的FEDRAM器件结构，如图2所示，包括硅衬底21，源区22、漏区23， 隔离层介质膜24，铁电薄膜层25，栅电极26，源极27，漏极28，以及用于测试该存储器的衬 底接触区29和衬底接触电极30 ；硅衬底21中形成源区22，漏区23和衬底接触区29，在硅 衬底21的上方形成隔离层介质膜24，在隔离层介质膜24上方形成铁电薄膜层25，在铁电薄膜层25上方形成栅电极26。源极27和漏极28在栅电极26的两侧。衬底21为ρ型硅，源区为η+区，漏区为η+区；或衬底21为η型硅，源区为ρ+区， 漏区为P+区。源区22和漏区23，其端部与所属隔离层介质膜24的一部分接触。本发明的结构与已有的FEDRAM基本相同，其区别技术特征是采用不同的存储介 质和隔离层材料，不同的薄膜制备方法以及工艺条件，具体说明如下本发明的隔离层介质24为Hf02、Hf-Al-0、TiO2、Al2O3中的任意一种。本发明的铁电薄膜层25为Pb (ZivxTix) O3 (PZT)，各组份的摩尔比例为 Pb (Zr+Ti) 0 = 1 1 3,Zr Ti = (l-χ) χ，其中，χ取值范围为 0. 1 < χ < 1. 0， 更佳的取值范围可为0. 2彡χ彡0. 7 ；所述薄膜厚度为IOOnm 300nm。本发明的栅电极26为金Au，钼Pt，铝Al中的任意一种；源极27，漏极28和衬底 接触电极30为铝(Al)，均与已有技术相同。本发明提出的FEDRAM器件的制备方法，如图2所示，包括以下步骤(1)对硅衬底进行清洗；衬底21可以为ρ型硅，也可以为η型硅(该步骤为传统 工艺步骤)；(2)对硅衬底21进行氧化在清洗后的硅衬底上生长氧化层，(该步骤为传统工艺 步骤)氧化层厚度为650 900nm ；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底21进行光刻，坚膜，湿法腐蚀，留胶磷(31P+)注入或 硼注入，形成源漏区，注入能量和剂量分别为60 80KeV，4. OXlO15 5. 0 X IO15 (cm-3)(采 用常规工艺参数和条件)；如果衬底21为ρ型硅，源区为η.区22，漏区为η+区23 ；如果衬底21为η型硅，源区为ρ+区22，漏区为ρ+区23 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜，湿法腐蚀， 留胶硼(BF+)注入或磷注入，形成衬底接触区29;注入能量和剂量分别为70 80KeV， 4. OX IO15 5. OX IO15 (cm-3)(采用常规工艺参数和条件)；(5)生长氧化层利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行第二次氧化(常规工 艺)，氧化层厚度为600 700nm，之后在氮气中对衬底进行致密化处理，温度为850-900°C;(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜，湿法腐蚀，留胶硼(11B+) 调沟注入或磷调沟注入，形成栅区；调沟注入能量和剂量分别为40 50KeV，2. OXlO12 8. OX IO13 (cm-3)(采用常规工艺参数和条件)；(7)生长隔离层介质薄膜利用原子层沉积技术(ALD)在步骤(6)处理后的衬底上制备Hf02、Hf-Al-0、Ti02、 Al2O3中的任意一种隔离层介质薄膜24 ；反应温度为100 230°C，薄膜厚度为5 20nm ；(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤 (7)形成的隔离层介质薄膜上制备PZT薄膜25 ；工艺条件为腔体压力25 35乇，生长温度560 650°C，衬底转速650 720转/分钟(rmp)，生长时间20 60分钟，薄膜厚度 100 300nm ；(9)制备电极金属层(常规工艺步骤)在步骤(8)形成的铁电薄膜上溅射电极金属层，金属材料为钼Pt，或者金Au，厚 度约为150 200nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极 26，刻蚀速率为20 60nm/分钟，或采用正胶剥离法形成栅电极26 ；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜，湿法腐蚀铁电薄膜并利 用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接 触区29接触的孔；其中，刻蚀铁电薄膜速率为20 IOOnm/分钟；刻蚀隔离层介质薄膜速 率为1. 5 3nm/分钟；(12)制备金属层(常规工艺步骤)对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为800 1200nm。(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用常规的湿法腐蚀Al或者干法刻蚀Al，或者正胶剥离Al，对步骤(10)处理后 金属层进行光刻和刻蚀，形成分别与源漏区22、23和衬底接触区29接触的源极金属层27、 漏极金属层28以及衬底接触电极金属层30 ；(14)合金化处理(常规工艺步骤)对步骤(13)处理后的衬底在420°C 450°C氮气(N2)中进行退火处理20 40分钟。以下通过实施例对本发明的结构及制备方法进行具体说明，各实施例的铁电动态 随机存储器的整体结构与已有的同类器件的结构基本相同，不再重复。实施例1本实施例为一种基于PZT存储介质的铁电动态随机存储器及其制备方法本实施例的隔离层介质为=HfO2 ；铁电薄膜层为=Pb(Zra4Tia6)O3(PZT),各组份的 摩尔比例为Pb (Zr+Ti) O = 1 1 3，Zr Ti = 0. 4 0. 6。本实施例的制备方法包括以下步骤；(1)对硅衬底进行清洗；衬底21为ρ型硅(该步骤为传统工艺步骤)；(2)对硅衬底21进行氧化，在硅衬底上生长氧化层，氧化层厚度为650nm ；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+) 注入，形成源漏区，注入能量和剂量分别为60KeV，4.0X1015(Cm_3)(常规工艺)；衬底21为ρ型硅，源区为n+区22，漏区为n+区23 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分 钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29;注入能量和剂量分别为70KeV， 4· O X IO15 (cm—3)(常规工艺)；
(5)生长氧化层利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行第二次氧化(常规工 艺)，氧化层厚度为600nm，之后在氮气中对衬底进行致密化处理30分钟，温度为850°C。(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼 (11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为401(^，2.0\1012((^-3)(7)生长隔离层介质薄膜利用原子层沉积技术(ALD)在步骤(6)处理后的衬底上制备HfO2隔离层介质薄 膜24 ；制备HfO2薄膜的反应源为HfCl4/H20，反应温度为230°C，薄膜厚度为5nm ；(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤 (7)形成的隔离层介质薄膜上制备PZT薄膜；制备方法具体包括①前躯体的制备将溶质 Zr [C11H19O2J4(lg), Ti [OCH(CH3)] [C11H19O2] (0. 4g)，Pb [C11H19O2J2 (0. 5g)溶于四氢呋喃(THF) (18ml)和四-乙二醇二甲醚(gyl) (2ml)的混合溶剂中，在温度为25°C条件下充分搅拌20 分钟，以形成澄清均勻的PZT前躯体溶液。②PZT薄膜制备工艺条件为腔体压力25乇， 生长温度560°C，衬底转速650转/分钟(rmp)，生长时间20分钟，PZT薄膜厚度IOOnm ；(9)制备栅电极金属层(常规工艺)在步骤(8)形成的铁电薄膜上溅射上电极，电极材料为钼Pt，厚度约为150nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极 26，刻蚀速率为60nm/分钟；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄 膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及 衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为100nm/分钟；刻蚀隔离层介质薄膜 速率为1. 5nm/分钟；(12)制备金属层(常规工艺)对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为800nm。(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用常规的湿法腐蚀Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成源极金 属27、漏极金属28以及衬底接触金属30 ；(14)合金化处理对步骤(13)处理后的衬底在420°C氮气(N2)中进行退火处理20分钟。实施例2本实施例为一种基于PZT存储介质的铁电动态随机存储器及其制备方法本实施例的隔离层介质为=HfO2 ；铁电薄膜层为=Pb(Zra4Tia6)O3(PZT),各组份的 摩尔比例为Pb (Zr+Ti) 0 = 1 1 3，Zr Ti = 0. 4 0. 6。本实施例的制备方法包括以下步骤；(1)对硅衬底进行清洗；衬底21为ρ型硅(该步骤为传统工艺步骤)；(2)对硅衬底21进行氧化，在硅衬底上生长氧化层，氧化层厚度为900nm ；
10
(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+) 注入，形成源漏区，注入能量和剂量分别为80KeV，5.0X1015(Cm_3)(常规工艺)；衬底21为ρ型硅，源区为n+区22，漏区为n+区23 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分 钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29;注入能量和剂量分别为80KeV， 5. OX IO15 (cm—3)(常规工艺)；(5)生长氧化层利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化 层厚度为700nm，之后在氮气中对衬底进行致密化处理30分钟，温度为900°C。(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼 (11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为501(^，8.0\1013((^_3)；(7)生长隔离层介质薄膜利用原子层沉积技术(ALD)在步骤(6)处理后的衬底上制备HfO2隔离层介质薄 膜24 ；制备HfO2薄膜的反应源为TEMAH(Hf [N(CH3) (C2H5) ]4)，反应温度为100°C，薄膜厚度 为:20nm ；(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤 (7)形成的隔离层介质薄膜上制备PZT薄膜25;制备技术包括①前躯体的制备。将溶质 Zr [C11H19O2]4(3g)，Ti [OCH(CH3)] [C11H19O2] (1.5g), Pb [C11H19O2J2 (1. 9g)溶于四氢呋喃(THF) (35ml)和四-乙二醇二甲醚(gyl) (5ml)的混合溶剂中，在温度为40°C条件下充分搅拌40 分钟，以形成澄清均勻的PZT前躯体溶液。②薄膜制备。工艺条件为腔体压力35乇，生长 温度650°C，衬底转速720转/分钟(rmp)，生长时间60分钟，薄膜厚度300nm ；(9)制备栅电极金属层(常规工艺)在步骤(8)形成的铁电薄膜上溅射上电极，电极材料为金Au，厚度约为200nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极 26，刻蚀速率为60nm/分钟，形成栅电极26 ；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄 膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及 衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为20nm/分钟；刻蚀隔离层介质薄膜速 率为3nm/分钟；(12)制备金属层(常规工艺)对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为1200nm。(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用常规的干法刻蚀Al，或者正胶剥离Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成源极金属27、漏极金属28以及衬底接触金属30 ；(14)合金化处理对步骤(13)处理后的衬底在450°C氮气(N2)中进行退火处理40分钟。实施例3本实施例为一种基于PZT存储介质的铁电动态随机存储器及其制备方法本实施例的隔离层介质为=TiO2 ；铁电薄膜层为=Pb(Zra4Tia6)O3(PZT),各组份的 摩尔比例为Pb (Zr+Ti) 0 = 1 1 3，Zr Ti = 0. 4 0. 6。本实施例的制备方法包括以下步骤；(1)对硅衬底进行清洗；衬底21为ρ型硅(该步骤为传统工艺步骤)；(2)对硅衬底21进行氧化，在硅衬底上生长氧化层，氧化层厚度为700nm ；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+) 注入，形成源漏区，注入能量和剂量分别为70KeV，4. 2 X IO15 (cm-3)(常规工艺)；衬底21为ρ型硅，源区为n+区22，漏区为n+区23 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分 钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29;注入能量和剂量分别为75KeV， 4. 3 X IO15 (cm—3)(常规工艺)(5)生长氧化层利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化 层厚度为650nm，之后在氮气中对衬底进行致密化处理30分钟，温度为880°C。(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼 (11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为451(^，6.0\1012((^_3)(7)生长隔离层介质薄膜利用原子层沉积技术(ALD)在步骤(6)处理后的衬底上制备TiO2隔离层介质薄 膜24 ；制备TiO2薄膜的反应源为TiCl4/H20，反应温度为200°C，薄膜厚度为10nm ；(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内在步骤 (7)形成的隔离层介质薄膜上制备PZT薄膜25;制备技术包括①前躯体的制备。将溶 M Zr [C11H19O2]4(1.6g), Ti [OCH(CH3)] [C11H19O2] (0. 7g)，Pb [C11H19O2J2 (0. 9g)溶于四氢呋喃 (THF) (25ml)和四-乙二醇二甲醚(gyl) (3ml)的混合溶剂中，在温度为35°C条件下充分 搅拌30分钟，以形成澄清均勻的PZT前躯体溶液。②薄膜制备。工艺条件为腔体压力30 乇，生长温度620°C，衬底转速700转/分钟(rmp)，生长时间40分钟，薄膜厚度ISOnm ；(9)制备栅电极金属层(常规工艺)在步骤(8)形成的铁电薄膜上溅射上电极，电极材料为钼Pt，厚度约为180nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极 26，刻蚀速率为35nm/分钟；(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄 膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及 衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为60nm/分钟；刻蚀隔离层介质薄膜速 率为2nm/分钟；(12)制备金属层(常规工艺)对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为1000nm。(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用常规的正胶剥离Al工艺，对步骤(10)处理后金属层进行光刻和刻蚀，形成源 极金属27、漏极金属28以及衬底接触金属30 ；(14)合金化处理对步骤(13)处理后的衬底在430°C氮气(N2)中进行退火处理30分钟。实施例4本实施例为一种基于PZT存储介质的铁电动态随机存储器及其制备方法本实施例的隔离层介质为=Al2O3 ；铁电薄膜层为=Pb(Zra3Tia7)O3(PZT),各组份的 摩尔比例为Pb (Zr+Ti) 0 = 1 1 3，Zr Ti = 0. 3 0. 7。本实施例的制备方法包括以下步骤；(1)对硅衬底进行清洗；衬底21为ρ型硅(该步骤为传统工艺步骤)；(2)对硅衬底21进行氧化，在硅衬底上生长氧化层，氧化层厚度为700nm ；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+) 注入，形成源漏区，注入能量和剂量分别为70KeV，4. 2 X IO15 (cm-3)(常规工艺)；衬底21为ρ型硅，源区为n+区22，漏区为n+区23 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分 钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29;注入能量和剂量分别为75KeV， 4. 3 X IO15 (cm—3)(常规工艺)(5)生长氧化层利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化 层厚度为650nm，之后在氮气中对衬底进行致密化处理30分钟，温度为880°C。(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼 (11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为451(^，6.0\1012((^_3)(7)生长隔离层介质薄膜利用原子层沉积技术(ALD)在步骤(6)处理后的衬底上制备Al2O3隔离层介质薄 膜24 ；制备Al2O3薄膜的反应源为TMA (Trimethylaluminium C3H9Al)，反应温度为:150°C， 薄膜厚度为10nm;(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤 (7)形成的隔离层介质薄膜上制备PZT薄膜25;制备技术包括①前躯体的制备。将溶质 Zr [C11H19O2] 4(0· 726g)，Ti [OCH(CH3) ] [C11H19O2] (0. 433g)，Pb [C11H19O2J2 (0. 855g)溶于四氢呋喃(THF) (20ml)和四-乙二醇二甲醚(gyl) (2ml)的混合溶剂中，在温度为35°C条件下充分 搅拌30分钟，以形成澄清均勻的PZT前躯体溶液。②薄膜制备。工艺条件为腔体压力30 乇，生长温度650°C，衬底转速720转/分钟(rmp)，生长时间30分钟，薄膜厚度150nm ；(9)制备栅电极金属层(常规工艺)在步骤⑶形成的铁电薄膜上溅射上电极，电极材料为钼Pt，厚度约为180nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极 26，刻蚀速率为35nm/分钟；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄 膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及 衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为60nm/分钟；刻蚀隔离层介质薄膜速 率为2nm/分钟；(12)制备金属层(常规工艺)对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为1000nm。(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用常规的正胶剥离Al工艺，对步骤(10)处理后金属层进行光刻和刻蚀，形成源 极金属27、漏极金属28以及衬底接触金属30 ；(14)合金化处理对步骤(13)处理后的衬底在430°C氮气(N2)中进行退火处理30分钟。实施例5本实施例为一种基于PZT存储介质的铁电动态随机存储器及其制备方法本实施例的隔离层介质为=Hf-Al-O ；铁电薄膜层为Pb(Zra8TiQ.2)03(PZT)，各组 份的摩尔比例为Pb (Zr+Ti) 0 = 1 1 3，Zr Ti = 0. 8 0. 2。本实施例的制备方法包括以下步骤；(1)对硅衬底进行清洗；衬底21为ρ型硅(该步骤为传统工艺步骤)；(2)对硅衬底21进行氧化，在硅衬底上生长氧化层，氧化层厚度为650nm ；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+) 注入，形成源漏区，注入能量和剂量分别为60KeV，4.0X1015(Cm_3)(常规工艺)；衬底21为ρ型硅，源区为n+区22，漏区为n+区23 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分 钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29;注入能量和剂量分别为70KeV， 4. OX IO15 (cm—3)(常规工艺)(5)生长氧化层利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化 层厚度为600nm，之后在氮气中对衬底进行致密化处理30分钟，温度为850°C。(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼
14(11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为401(^，2.0\1012((^-3)(7)生长隔离层介质薄膜利用原子层沉积技术(ALD)在步骤(6)处理后的衬底上制备Hf-Al-O隔离层介质 薄膜 24 ；制备 Hf-Al-O 薄膜的反应源为 HfCl4M2O 和 TMA (Trimethylaluminium C3H9Al)，反 应温度为150°C，薄膜厚度为5nm ；(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内在步骤 (7)形成的隔离层介质薄膜上制备PZT薄膜25;制备技术包括①前躯体的制备。将溶质 Zr [C11H19O2] 4(1. 063g)，Ti [OCH(CH3) ] [C11H19O2] (0. 371g)，Pb [C11H19O2J2 (0. 495g)溶于四氢呋 喃(THF) (20ml)和四-乙二醇二甲醚(gyl) (2ml)的混合溶剂中，在温度为25°C条件下充分 搅拌30分钟，以形成澄清均勻的PZT前躯体溶液。②薄膜制备。工艺条件为腔体压力35 乇，生长温度650°C，衬底转速720转/分钟(rmp)，生长时间30分钟，薄膜厚度150nm ；(9)制备栅电极金属层(常规工艺)在步骤⑶形成的铁电薄膜上溅射上电极，电极材料为钼Pt，厚度约为150nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极 26，刻蚀速率为60nm/分钟；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄 膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及 衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为100nm/分钟；刻蚀隔离层介质薄膜 速率为1. 5nm/分钟；(12)制备金属层(常规工艺)对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为800nm。(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用常规的湿法腐蚀Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成源极金 属27、漏极金属28以及衬底接触金属30 ；(14)合金化处理对步骤(13)处理后的衬底在420°C氮气(N2)中进行退火处理20分钟。实施例6本实施例为一种基于PZT存储介质的铁电动态随机存储器及其制备方法本实施例的隔离层介质为=HfO2 ；铁电薄膜层为=Pb(Zra4Tia6)O3(PZT),各组份的 摩尔比例为Pb (Zr+Ti) 0 = 1 1 3，Zr Ti = 0. 4 0. 6。本实施例的制备方法包括以下步骤；(1)对硅衬底进行清洗；衬底21为η型硅(该步骤为传统工艺步骤)；(2)对硅衬底21进行氧化，在硅衬底上生长氧化层，氧化层厚度为700nm ；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶硼(11B+) 注入，形成源漏区，注入能量和剂量分别为70KeV，4. 2 X IO15 (cm-3)(常规工艺)；衬底21为η型硅，源区为ρ+区22，漏区为ρ+区23 ；
(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤⑶处理后的硅衬底21进行第二次光刻，坚膜30分 钟，湿法腐蚀，留胶磷(31P+)注入，形成衬底接触区29;注入能量和剂量分别为75KeV， 4. 3 X IO15 (cm—3)(常规工艺)(5)生长氧化层利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化 层厚度为650nm，之后在氮气中对衬底进行致密化处理30分钟，温度为880°C ；(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶磷 (31P+)调沟注入，形成栅区；调沟注入能量和剂量分别为451(^，6.0\1012((^_3)；(7)生长隔离层介质薄膜利用原子层沉积技术(ALD)在步骤(6)处理后的衬底上制备HfO2隔离层介质薄 膜24 ；制备HfO2薄膜的反应源为HfCl4/H20，反应温度为230°C，薄膜厚度为5nm ；(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步 骤(7)形成的隔离层介质薄膜上制备PZT薄膜25 ；制备技术包括①前躯体的制备。将溶 M Zr [C11H19O2]4(1.6g), Ti [OCH(CH3)] [C11H19O2] (0. 7g)，Pb [C11H19O2J2 (0. 9g)溶于四氢呋喃 (THF) (25ml)和四-乙二醇二甲醚(gyl) (3ml)的混合溶剂中，在温度为35°C条件下充分 搅拌30分钟，以形成澄清均勻的PZT前躯体溶液。②薄膜制备。工艺条件为腔体压力30 乇，生长温度620°C，衬底转速700转/分钟(rmp)，生长时间40分钟，薄膜厚度ISOnm ；(9)制备栅电极金属层(常规工艺)在步骤⑶形成的铁电薄膜上溅射上电极，电极材料为钼Pt，厚度约为180nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极 26，刻蚀速率为35nm/分钟；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄 膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及 衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为60nm/分钟；刻蚀隔离层介质薄膜速 率为1. 5nm/分钟；(12)制备金属层(常规工艺)对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为1000nm。(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用常规的正胶剥离Al工艺，对步骤(10)处理后金属层进行光刻和刻蚀，形成源 极金属27、漏极金属28以及衬底接触金属30 ；(14)合金化处理对步骤(13)处理后的衬底在430°C氮气(N2)中进行退火处理30分钟。
1权利要求
一种基于锆钛酸铅存储介质的铁电动态随机存储器，包括硅衬底，源区、漏区，隔离层介质膜，铁电薄膜层，栅电极，源极，漏极，以及用于测试该存储器的衬底接触区和衬底接触电极；其中，在硅衬底中形成源区、漏区、和衬底接触区，在硅衬底的上方形成隔离层介质膜，在隔离层介质膜上方形成铁电薄膜层，在铁电薄膜层上方形成栅电极；源极和漏极在栅电极的两侧；其特征在于，所述隔离层介质为HfO2、Hf Al O、TiO2、Al2O3中的任意一种；所述铁电薄膜层为Pb(Zr1 xTix)O3，各组份的摩尔比例为Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝(1 x)∶x，其中，x取值范围为0.1＜x＜1.0。
2.如权利要求1所述铁电动态随机存储器，其特征在于，所述铁电薄膜厚度为IOOnm 300nm。
3.一种制备如权利要求1所述铁电动态随机存储器的方法，包括以下步骤(1)对硅衬底进行清洗；(2)在清洗后的硅衬底上生长氧化层，氧化层厚度为650 900nm；(3)第一次光刻，形成源漏区采用正胶工艺对氧化后硅衬底进行光刻，坚膜，湿法腐蚀，留胶磷(31P+)注入或硼注入， 形成源漏区，注入能量和剂量分别为60 80KeV，4. OXlO15 5. OX IO15cnT3 ；(4)第二次光刻，形成衬底接触区采用正胶工艺对步骤(3)处理后的硅衬底进行第二次光刻，坚膜，湿法腐蚀，留胶硼 (BF+)注入或磷注入，形成衬底接触区；注入能量和剂量分别为70 80KeV，4.0X1015 5. OXlO15Cnr3 ；(5)生长氧化层利用低压化学气相沉积对两次光刻后的衬底进行第二次氧化，氧化层厚度为600 700nm，之后在氮气中对衬底进行致密化处理，温度为850-900°C ；(6)第三次光刻，形成栅区采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜，湿法腐蚀，留胶硼(11B+)调 沟注入或磷调沟注入，形成栅区；调沟注入能量和剂量分别为40 50KeV，2. OX IO12 8. OXlO13Cnr3 ；(7)生长隔离层介质薄膜利用原子层沉积技术在步骤(6)处理后的衬底上制备Hf02、Hf-Al-0, TiO2, Al2O3中的 任意一种隔离层介质薄膜；反应温度为100 230°C，薄膜厚度为5 20nm ；(8)生长铁电薄膜利用液态输运-金属氧化物化学气相沉积方法，在反应腔内，在步骤(7)形成的隔离层 介质薄膜上制备PZT薄膜；工艺条件为腔体压力25 35乇，生长温度560 650°C，衬底 转速650 720转/分钟(rmp)，生长时间20 60分钟，薄膜厚度100 300nm ；(9)制备电极金属层在步骤(8)形成的铁电薄膜上溅射电极金属层，金属材料为钼Pt，或者金Au，厚度约 为150 200nm ；(10)第四次光刻，形成栅电极利用离子束刻蚀技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极，刻蚀速率 为20 60nm/分钟，或采用正胶剥离法形成栅电极；(11)第五次光刻，形成接触孔采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜，湿法腐蚀铁电薄膜并利用离 子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区、漏区以及衬底接触区接触 的孔；；其中，刻蚀铁电薄膜速率为20 IOOnm/分钟；刻蚀隔离层介质薄膜速率为1. 5 3nm/分钟；(12)制备金属层对步骤(11)处理后的衬底上进行常温溅射铝电极，厚度约为800 1200nm;(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层采用湿法腐蚀Al或者干法刻蚀Al，或者正胶剥离Al，对步骤(10)处理后金属层进行 光刻和刻蚀，形成分别与源区、漏区、衬底接触区接触的源极金属层、漏极金属层以及衬底 接触电极金属层；(14)合金化处理对步骤(13)处理后的衬底在420°C 450°C氮气中进行退火处理20 40分钟。
全文摘要
本发明涉及基于锆钛酸铅存储介质的铁电动态随机存储器制备方法属于微电子新材料与器件技术领域，包括硅衬底，源区、漏区，隔离层介质膜，铁电薄膜层，栅电极，源极，漏极，以及用于测试该存储器的衬底接触区和衬底接触电极；其中，隔离层介质为HfO2、Hf-Al-O、TiO2、Al2O3中的任意一种；所述铁电薄膜层为Pb(Zr1-xTix)O3。该方法包括对硅衬底进行清洗和氧化；第一次光刻形成源漏区第二次光刻形成衬底接触区生长氧化层第三次光刻形成栅区生长隔离层介质薄膜制备隔离层介质薄膜和生长铁电薄膜制备电极金属层第四、五次光刻形成栅电极和接触孔；制备源极、漏极以及衬底接触金属层合金化处理。本发明制备的FEDRAM器件具有更小的漏电，更高的保持特性。
文档编号H01L21/8242GK101894843SQ20101019903
公开日2010年11月24日 申请日期2010年6月4日 优先权日2010年6月4日
发明者任天令, 冯婷婷, 刘理天, 罗亚烽, 谢丹, 韩学光 申请人:清华大学