专利名称：半导体结构及其制作方法
技术领域：
本发明涉及半导体领域，特别涉及半导体结构及其制造工艺。
背景技术：
半导体器体的尺寸是有限的，在从晶片上切割时，边缘上的晶格结构会被破坏。对 于功率器件，如果被破坏的晶格与需要承受高压的结(junction)有关，就会导至较高的漏 电流，从而降低击穿电压和稳定性。这个问题可以通过在功率器件的边缘制造特殊的半导体结构来解决，从而使高压 结的耗尽区(depletion regions)不与有晶格缺陷的切割带相交。这种半导体结构被称为 终端结构(Edge Termination)。常见的半导体结构包括电场限制环(Field Limiting Ring)和电场极板(Field Plate)。目前关于承受大电压半导体结构已经有比较完整的理论，如B. Jayant Baliga著 的《kmiconductor Power Devices》(中文译为《半导体功率器件》)第3章第6节(1995 年版)。该书中提出的一种等宽和等间隔的多电场限制环半导体结构如图1所示。该书中 提出的一种电场极板的半导体结构如图2所示。工业界也有不少根据以上原理实现的高耐压半导体结构的发明，如德国的发明专 利DE19741167和DE19839971中，分别采用了交叠电场极板和电场限制环，实现了 1. 3mm材 料宽度耐受7. 2kV的能力，其结构分别示意图3和图4所示。但这两个发明的技术方案承 受大电压时的稳定性和可靠性还不够。
发明内容
本发明的目的在于提供一种半导体结构及其制作方法，能够更好地控制半导体结 构的性能，有更好的结构稳定性。为解决上述技术问题，本发明的实施方式提供了一种半导体结构，包括半导体基 底和该半导体基底表面上至少两组重复依次排列的单元；其中，每组单元包含位于半导体基底表面的紧连的三个电场限制环，其中位于中间的电场限制环与半 导体基底掺杂类型相反，位于两边的两个电场限制环与半导体基底掺杂类型相同。本发明的实施方式还提供了一种半导体结构制作方法，用于制作如上文的半导体 结构，方法包括以下步骤制作靠近元胞区的电场限制环；制作位于中间的电场限制环；制作远离元胞区的电场限制环。本发明的实施方式还提供了一种半导体结构制作方法，用于制作如上文的半导体 结构，方法包括以下步骤制作位于中间的电场限制环；
制作靠近元胞区的电场限制环；制作远离元胞区的电场限制环。本发明实施方式与现有技术相比，主要区别及其效果在于电场限制环三个一组，中心环与基底掺杂类型一致，两边环与基底底掺杂类型相 反，与传统单一环或两环一组型电场限制环相比，新增一个环能够增加一个控制因子，利于 控制性能；而分隔式分布则有利于结构稳定性。如果按离元胞区从近到远的次序制作单元内的三个电场限制环，在制作最后一个 电场限制环时，可以采用自对准方式，不需要光刻，因此整个流程只需要用2次光刻，生产 成本低。如果先制作中间的电场限制环，再制作两边的电场限制环，在制作中间环的前后加 入一次光刻用于制作对准标记，可以使工艺控制更方便和精密，制作出来的结构质量更好。进一步地，通过电场限制环和两个分层的电场极板的组合，使半导体器件不但能 够耐受大电压而且能够在大电压下稳定可靠地工作。分层式电场极板有利于减小终端结构 表面厚度，有利于降低制造成本。现有技术实现了利用1. 3mm的材料宽度耐受7. 2kV的能 力，而本发明实施方式则利用1. 5mm左右材料宽度实现3. 5kV承受能力，利用2. Omm左右材 料宽度实现7. 5kV承受能力。不仅留足了余地，而且相对于边长> 15mm的应用，终端结构 面积比例约20%，完全能够接受。同时，本发明实施方式通过采用间隔式电场限制环与分层 带特定角度斜坡的电场极板结构，实现了将降低电场的同时均勻化表面电场的目的，使得 在大电压下整个器件能够稳定工作，提高了可靠性；同时，当出现瞬时电场突然增大或集中 时，由于本发明实施方式的设计留足了余地，亦能够完全承受。进一步地，高低搭配的电场极板和特定角度的斜面有利于提高半导体结构在反向 偏压下的稳定性和可靠性。进一步地，使用硼磷硅玻璃或磷硅玻璃或其叠加作为隔离层，有利于增加半导体 结构在反向偏压下的稳定性和可靠性。进一步地，将每组单元中电场限制环与两个电场极板以导电材料相连接，使整个 结构能够做得更为紧凑。
图1是现有技术中一种等宽和等间隔的多电场限制环半导体结构示意图；图2是现有技术中一种电场极板的半导体结构示意图；图3是现有的发明专利DE19741167中的半导体结构示意图；图4是现有的发明专利DE19839971中的半导体结构示意图；图5是本发明第一实施方式中半导体结构示意图；图6是本发明各实施方式中基本的相关结构示意图；图7是本发明第二实施方式中半导体结构示意图；图8是本发明第七实施方式中半导体结构制造方法流程示意图。
具体实施例方式在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化 和修改，也可以实现本申请各权利要求所要求保护的技术方案。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施 方式作进一步地详细描述。本发明第一实施方式涉及一种半导体结构，其示意图如图5所示。该半导体结构 包括半导体基底(1)和该半导体基底(1)表面上至少两组重复依次排列的单元；其中，每组单元包含位于半导体基底(1)表面的紧连的三个电场限制环(81、82、和83)，其中位于中间 的电场限制环(82)与半导体基底(1)掺杂类型相反，位于两边的两个电场限制环(81和 83)与半导体基底(1)掺杂类型相同。相邻的电场限制环之间的间隔距离是固定的。相邻的电场限制环之间的间隔距离 在100到300微米之间。每组电场限制环的最边缘之间应当有明显距离，换句话说，一组电 场限制环中的83与相邻另一组电场限制环的81之间，至少有一个间隔区域，该间隔区域中 掺杂浓度与半导体基底(1)的掺杂浓度相同。三个电场限制环的掺杂浓度的关系是位于中间的电场限制环(82)的掺杂浓度高于位于两边的两个电场限制环(81和 83)的掺杂浓度。位于两边的两个电场限制环(81和83)中，靠近元胞区的电场限制环(81)的掺杂 浓度高于远离元胞区的电场限制环(83)的掺杂浓度。本发明各实施方式中，基底可以是N型掺杂或P型掺杂，本发明各实施方式适用于 基底掺杂浓度为1012/cm3到IOlfVcm3的情况。位于中间的电场限制环(82)优选的掺杂浓度为IO1Vcm3到1019/cm3。靠近元胞区的电场限制环(81)优选的掺杂浓度为IOlfVcm3到1018/cm3。远离元胞区的电场限制环(83)优选的掺杂浓度为1015/cm3到K^/cm3。位于中间的电场限制环(82)与半导体基底⑴形成的PN结边界距离半导体基底 (1)表面为3微米到10微米。靠近元胞区的电场限制环(81)从表面到其掺杂浓度降至半导体基底(1)掺杂浓 度的距离为1微米到5微米。远离元胞区的电场限制环(8 从表面到其掺杂浓度降至半导体基底(1)掺杂浓 度的距离为2微米到6微米。三个电场限制环(81，82，8；3)各自宽度根据终端结构应用场合不同而变化，变化 范围在20微米到100微米之间。可以理解，三个电场限制环可以是相同宽度的，也可以是 不同宽度的。电场限制环三个一组，中心环与基底掺杂类型一致，两边环与基底底掺杂类型相 反，与传统单一环或两环一组型电场限制环相比，新增一个环能够增加一个控制因子，有利 于控制性能，而分隔式分布则有利于结构稳定性。本发明第二实施方式涉及一种半导体结构。第二实施方式在第一实施方式的基础上进行了改进，主要改进之处在于，每组单 元还包含位于半导体基底表面上方的两个电场极板，这两个电场极板到半导体基底表面的平均距离不同；以及位于两个电场极板和半导体基底表面之间的隔离层。该实施方式通过电场限制环和两个分层的电场极板的组合，使半导体器件不但能 够耐受大电压而且能够在大电压下稳定可靠地工作。关于承受高电压结构的发明和实现方式均为相应理论的具体实现形式，目的是利 用尽可能简单可靠的结构和工艺，用最少的材料面积和体积实现所需的耐压结构。本发明 实施方式与众多其他结构设计思路一致，也是相应理论的一个具体实现方式；但本发明实 施方式与其他结构不同的是，本发明实施方式主要针对超高压的情况(如超过2000V)下如 何稳定可靠的工作。在超高压情况下，仅仅具有耐受高压的性能还不够，还必须保证终端结 构在承受大的方向电压时必须足够稳定，即能够长时间及反复承受该反向电压或电场，且 能够忍受瞬时的电场突然增强或集中。为此，本发明实施方式在材料宽度和厚度以及种类 方面进行了合理设计、选择和折中，采用可以接受的材料宽度和厚度，通过一种结合了多层 分隔式电场极板和电场限制环的新颖半导体结构，不仅实现了耐受超高压的基本能力，也 获得了在承受超高压时的稳定性和可靠性。本发明实施方式的相关思路和结构如图6所示H代表承受超高压的终端结构。X代表该结构承受极限超高压时耗尽区边界，理论 上要求该边界不得超过终端结构的物理边界。S代表承受超高压终端结构的表面区域。现 有技术中的发明主要目的是用最小的终端结构面积来实现指定的耐高压结果，如P所示的 位置，即通过合理设计尽可能的将终端结构的物理边界向耗尽区边界靠拢。而本发明实施方式一方面通过将终端结构的物理边界适当向外扩展，与耗尽区边 界预留一定距离，如图中Ma和Mb所示，从而实现终端结构能够耐受瞬时电场突然增大或集 中；另外一方面，通过对表面区域S进行合理化设计，从而实现用可靠经济的工艺条件及尺 度尽可能小的结构降低和均勻化表面电场，使整个终端结构能够更稳定可靠的工作。本发 明实施方式的重点在表面区域S的结构设计和工艺实现方法。优选地，每个电场极板中有一个斜面结构，具体地说，每个电场极板包括位于两 端的两个平行于半导体基底表面的平面，和位于中间连接这两个平面的一个斜面。高低搭 配的电场极板和特定角度的斜面有利于提高半导体结构在反向偏压下的稳定性和可靠性。 在本发明的其它实施方式中，电场极板也可以简单地用一块平板，其中不带斜面。图7示出了本实施方式的半导体结构示意图，即图6中S区域结构示意图。S区域 可以分为区域1和区域1表面结构两个组成部分。其中区域1为半导体基底，通常是掺杂 的硅材料，掺杂水平称为基底浓度，基底可以是N型掺杂或P型掺杂。图7中半导体结构由多个重复依次排列的单元组成，重复次数根据应用场合不同 而不同，优选的重复次数为2到20。每组单元包含一个组合在一起的电场限制环(8)，半导 体材料表面上方的电场极板( ，电场极板C3)及这两个电场极板之间或到半导体基底(1) 表面之间的隔离层A，B, C，D。根据场限环理论可知，本发明实施方式中采用的分隔式电场 限制环和电场极板将有利于减小终端结构总宽度。电场限制环(8)可以是单一电场限制环，也可以是或多个电场限制环的组合。电场极板⑵和(3)为分层分布；电场极板(3)距离半导体基底⑴表面平均距 离大于电场极板(2)距离半导体基底(1)表面平均距离。分层式电场极板将有利于减小终 端结构表面厚度，有利于降低制造成本。电场极板( 和( 都带特定角度斜坡和(31)，其中斜坡角度为10度到15度，斜坡(31)角度为40度到60度。具有此特定角 度斜坡的电场极板有利于提高耐受反向偏压的稳定性和可靠性。电场极板( 和( 均有 两段，分别位于斜坡(21)和(31)两侧。其中电场极板(2)位于斜坡靠近元胞区侧的 部分与半导体基底(1)之间由D隔离；场板电场极板(2)位于远离元胞区侧的部分与半导 体基底(1)之间由C隔离；电场极板C3)位于斜坡(31)靠近元胞区侧的部分与半导体基底 ⑴之间由B隔离；场板(3)位于斜坡(31)远离元胞区侧的部分与半导体基底⑴之间由 A隔离。通过电场限制环和两个分层的电场极板的组合，使半导体器件不但能够耐受大电 压而且能够在大电压下稳定可靠地工作。分层式电场极板有利于减小终端结构表面厚度， 有利于降低制造成本。目前在承受超高压的半导体结构发明中，有的实现了利用1.3mm的 材料宽度耐受7. 2kV的能力，而本发明实施方式则利用1. 5mm左右材料宽度实现3. 5kV承 受能力，利用2. Omm左右材料宽度实现7. 5kV承受能力。不仅留足了余地，而且相对于边长 > 15mm的应用，终端结构面积比例约20%，完全能够接受。同时，本发明实施方式通过采用 间隔式电场限制环与分层带特定角度斜坡的电场极板结构，实现了将降低电场的同时均勻 化表面电场的目的，使得在大电压下整个器件能够稳定工作，提高了可靠性；同时，当出现 瞬时电场突然增大或集中时，由于本发明实施方式的设计留足了余地，亦能够完全承受。本发明第三实施方式涉及一种半导体结构。第三实施方式在第二实施方式的基础上进行了改进，主要改进之处在于隔离层 的材料为硼磷硅玻璃、或者磷硅玻璃、或者硼磷硅玻璃和磷硅玻璃的叠加、或者热氧化层。每组单元中，对于离半导体基底表面的平均距离远的电场极板(3)，其中离半导体基底表面远的平面与半导体基底表面之间的隔离层(A处)的材料优选 为磷硅玻璃，优选的厚度为2微米到5微米。离半导体基底表面近的平面与半导体基底表面之间的隔离层(B处)的材料优选 为硼磷硅玻璃、或磷硅玻璃、或者硼磷硅玻璃和磷硅玻璃的叠加，优选的厚度为1微米到3 微米。使用硼磷硅玻璃或磷硅玻璃或其叠加作为隔离层，有利于制造和增加半导体结构 在反向偏压下的稳定性和可靠性。硼磷硅玻璃中硼的质量浓度优选为至10%。磷硅玻 璃中磷的质量浓度优选为至10%。对于离半导体基底表面的平均距离近的电场极板O)，其中离半导体基底表面远的平面与半导体基底表面之间的隔离层(C处)的材料优选 为热氧化层，优选的厚度为0. 5微米到2微米。离半导体基底表面近的平面与半导体基底表面之间的隔离层(D处)的材料为热 氧化层，优选的厚度为0. 01微米到0. 5微米。采用本实施方式中的所提出的材料和厚度的隔离层将有利于降低生产成本，降低 总应力，获得更高可靠性和稳定性的半导体结构。本发明第四实施方式涉及一种半导体结构。第四实施方式在第三实施方式的基础上进行了改进，主要改进之处在于每组单 元中，电场限制环与电场极板O)、电场极板⑶以导电材料相连接。
将每组单元中电场限制环与两个电场极板以导电材料相连接，使整个结构能够做 得更为紧凑。可以理解，在本发明的其它某些实施方式中，每组单元中，电场限制环与两个电场 极板也可以不以导电材料相连接。本发明第五实施方式涉及一种半导体结构制作方法。该半导体结构制作方法用于 制作第一实施方式中的半导体结构。本实施方式的流程包括以下步骤先制作靠近元胞区的电场限制环(81)，再制作位于中间的电场限制环(82)，最后制作远离元胞区的电场限制环(83)。其中，制作电场限制环(81和82)采用光刻、注入和高温扩散方法；制作电场限制 环(83)可以采用自对准方式，故不需要光刻步骤。本工艺流程的优点是只需要用2次光刻， 生产成本低。本发明第六实施方式涉及一种半导体结构制作方法。该半导体结构制作方法用于 制作第一实施方式中的半导体结构，是第五实施方式的一种替代方案。本实施方式的流程包括以下步骤先制作位于中间的电场限制环(82)，再制作靠近元胞区的电场限制环(81)，最后制作远离元胞区的电场限制环(83)。其中制作电场限制环(82)之前或之后需要额外加入一次光刻用于制作电场限制 环(81)所需的对准标记。制作电场限制环(81和83)的方法同第五实施方式。本工艺流 程的优点是工艺控制更方便和精密，制作出来的结构质量更好。本发明第七实施方式涉及一种半导体结构的制造方法。该半导体结构的制造方法 用于生成第二、第三或第四实施方式所描述的半导体结构，基本的流程如图8所示。在步骤701中，提供半导体基底。此后进入步骤702，在半导体基底上制做电场限制环(8)。可以先制作隔离层D和 C，再通过光刻和腐蚀工艺形成电场限制环区域的开口，然后对开口区域进行离子注入，最 后是高温扩散形成电场限制环(8)。此后进入步骤703，在半导体基底上制做到半导体基底表面平均距离相对近的电 场极板O)。电场极板O)即本发明权利要求中所称的第一电场极板。此后进入步骤704，在半导体基底上制做到半导体基底表面平均距离相对远的电 场极板(3)。电场极板(3)即本发明权利要求中所称的第二电场极板。其中，在步骤703和704中，可以通过以下步骤制做电场极板(2)和电场极板(3)先沉积电场极板所需材料，可以是多晶硅或金属铝或铝合金，然后对电场极板材 料进行光刻，最后对电场极板材料进行湿法或干法腐蚀形成所需的分隔式电场极板结构。制作斜坡时，先制作隔离层D和C，再对隔离层进行合理条件的注入，注入的 杂质种类可以是氩，然后对隔离材料进行光刻，最后对隔离材料进行湿法腐蚀。制作斜坡(31)时，先制作隔离层B和A，再对隔离材料进行光刻，最后对隔离材料进行湿法腐蚀。制作隔离层D和C的方法为热生长。制作隔离层B和A的方法为化学气相沉积。 隔离层B和A可以是磷硅玻璃或硼磷硅玻璃或两者叠加的薄膜，薄膜中硼或磷质量浓度为
10%。隔离层B和A制作后要进行平坦化和致密化，此步骤可以在斜坡(31)形成前 或形成后进行。以上采用的制作方法和涉及的工艺流程，相对于目前工业界垂直型金属-氧化 物-半导体(Metal-Oxide-Semiconductor，简称“M0S”)器件制造工艺方法和流程，并没有 无法实现的地方，故能利用现有成熟生产技术进行加工，制造成本低，质量稳定可靠。虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但 本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发 明的精神和范围。
权利要求
1.一种半导体结构，其特征在于，包括半导体基底和该半导体基底表面上至少两组重 复依次排列的单元；其中，每组单元包含位于所述半导体基底表面的紧连的三个电场限制环，其中位于中间的电场限制环与半 导体基底掺杂类型相反，位于两边的两个电场限制环与半导体基底掺杂类型相同。
2.根据权利要求1所述的半导体结构，其特征在于，相邻的电场限制环之间的间隔距 离是固定的。
3.根据权利要求2所述的半导体结构，其特征在于，相邻的电场限制环之间的间隔距 离在100到300微米之间。
4.根据权利要求3所述的半导体结构，其特征在于，所述位于中间的电场限制环的掺 杂浓度高于所述位于两边的两个电场限制环的掺杂浓度；所述位于两边的两个电场限制环中，靠近元胞区的电场限制环的掺杂浓度高于远离元 胞区的电场限制环的掺杂浓度。
5.根据权利要求4所述的半导体结构，其特征在于，所述位于中间的电场限制环的掺杂浓度为IO1Vcm3到1019/cm3 ； 所述靠近元胞区的电场限制环的掺杂浓度为IOlfVcm3到1018/cm3 ； 所述远离元胞区的电场限制环的掺杂浓度为1015/cm3到IO1Vcm3 ； 所述位于中间的电场限制环与半导体基底形成的PN结边界距离半导体基底表面为3 微米到10微米；所述靠近元胞区的电场限制环从表面到其掺杂浓度降至半导体基底掺杂浓度的距离 为1微米到5微米；所述远离元胞区的电场限制环从表面到其掺杂浓度降至半导体基底掺杂浓度的距离 为2微米到6微米；所述三个电场限制环各自的宽度范围在20微米到100微米之间。
6.根据权利要求1至5中任一项所述的半导体结构，其特征在于，所述每组单元还包含位于所述半导体基底表面上方的两个电场极板，这两个电场极板到所述半导体基底表 面的平均距离不同；以及位于所述两个电场极板和所述半导体基底表面之间的隔离层。
7.根据权利要求6所述的半导体结构，其特征在于，每个所述电场极板包括位于两端 的两个平行于所述半导体基底表面的平面，和位于中间连接这两个平面的一个斜面；对于离所述半导体基底表面的平均距离远的电场极板，其中斜面与所述半导体基底表 面的夹角在40度至60度之间；对于离所述半导体基底表面的平均距离近的电场极板，其中斜面与所述半导体基底表 面的夹角在10度至15度之间。
8.根据权利要求7所述的半导体结构，其特征在于，所述每组单元中， 对于离所述半导体基底表面的平均距离远的电场极板，其中离所述半导体基底表面远的平面与所述半导体基底表面之间的隔离层的材料为磷硅 玻璃，厚度为2微米到5微米，离所述半导体基底表面近的平面与所述半导体基底表面之间的隔离层的材料为硼磷 硅玻璃、或磷硅玻璃、或者硼磷硅玻璃和磷硅玻璃的叠加，厚度为1微米到3微米； 对于离所述半导体基底表面的平均距离近的电场极板，其中离所述半导体基底表面远的平面与所述半导体基底表面之间的隔离层的材料为热氧 化层，厚度为0.5微米到2微米，离所述半导体基底表面近的平面与所述半导体基底表面之间的隔离层的材料为热氧 化层，厚度为0. 01微米到0. 5微米。
9.根据权利要求8所述的半导体结构，其特征在于， 所述硼磷硅玻璃中硼的质量浓度为至10% ； 所述磷硅玻璃中磷的质量浓度为至10%。
10.根据权利要求9所述的半导体结构，其特征在于，所述每组单元中，电场限制环与 两个电场极板以导电材料相连接。
11.一种半导体结构制作方法，用于制作如权利要求1所述的半导体结构，其特征在 于，所述方法包括以下步骤制作靠近元胞区的电场限制环； 制作位于中间的电场限制环； 制作远离元胞区的电场限制环。
12.根据权利要求11所述的半导体结构制作方法，其特征在于，所述制作靠近元胞区 的电场限制环和制作位于中间的电场限制环的步骤中，采用光刻、注入和高温扩散方法制 作电场限制环；所述制作远离元胞区的电场限制环的步骤中，采用自对准方式。
13.一种半导体结构制作方法，用于制作如权利要求1所述的半导体结构，其特征在 于，所述方法包括以下步骤制作位于中间的电场限制环； 制作靠近元胞区的电场限制环； 制作远离元胞区的电场限制环。
14.根据权利要求13所述的半导体结构制作方法，其特征在于，在所述制作位于中间 的电场限制环的步骤之前或之后，还包括通过光刻制作所述靠近元胞区的电场限制环所需 的对准标记的步骤；所述制作靠近元胞区的电场限制环和制作位于中间的电场限制环的步骤中，采用光 刻、注入和高温扩散方法制作电场限制环；所述制作远离元胞区的电场限制环的步骤中，采用自对准方式。
全文摘要
本发明涉及半导体领域，公开了一种半导体结构及其制作方法。本发明中，电场限制环为三个环一组，位于中心的电场限制环与基底掺杂类型相反，两边电场限制环与基底掺杂类型相同；三个环具有指定浓度特征和深度特征；三个环相连构成一组，每组环间隔距离固定且该距离具有指定特征，从而能够更好地控制半导体结构的性能，有更好的结构稳定性。
文档编号H01L29/40GK102142453SQ20101020491
公开日2011年8月3日 申请日期2010年6月18日 优先权日2010年6月18日
发明者张文杰, 邹世昌, 马正焜, 黄健 申请人:上海卓骋电子科技有限公司