专利名称：半导体结构及其形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术：
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。半导体制造的过程通常是在工艺线前段 (front end ofline, FE0L)形成MOS晶体管，及MOS晶体管与互连层中的最下层之间的介质层，在工艺线后段(back end of line, BEOL)形成所述两层及两层以上的多层金属互连线的设计。例如在申请号为“02160425. 8”的中国专利文献中公开了一种在半导体装置中形成金属互连层的方法。在所述工艺线后段工艺中，也就是在形成多层互连线的过程中，要经过多次清洗， 例如在形成互连孔或互连沟槽的刻蚀步骤后需要进行清洗，在填充互连孔或互连沟槽的步骤后需要进行清洗。通常，将晶片形成半导体器件的一面称为正面，另一面称为背面。在进行工艺线后段时，晶片背面具有一层多晶硅层(U-POLY)，其在FEOL工艺过程的副产物，它的平整度对后段工艺稳定性有一定影响，如果U-POLY有损伤，会导致晶片背面平整度变差且视觉上也不满足晶片出片要求，由于BEOL中的清洗药液对U-POLY的刻蚀工艺上难以控制，因此U-POLY容易在BEOL的过程中被不均勻的刻蚀(ETCH)，造成晶片背面发花，晶片异
堂
巾ο因此在现有技术中的改进的技术方案是更换清洗药液，增加抑制对U-POLY刻蚀的成分。但是更换清洗药液，周期长，风险大，走新材料验证至少需要半年以上时间。
发明内容
本发明解决的技术问题是工艺线后段时清洗工艺对晶片背面的U-POLY造成的损伤。为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括步骤提供晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；形成覆盖所述多晶硅层的氧化物层。优选的，所述氧化物层是利用氧化的方法形成。优选的，所述氧化的参数为腔室内的压力为50毫托至100毫托，射频功率为300 瓦至500瓦，02流量为50sccm至250sccm，温度为200°C至300°C。优选的，所述的氧化物层的厚度为100埃至200埃。优选的，所述多晶硅层的厚度为2000埃到4000埃。相应的，本发明还提供了一种半导体结构，包括
晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；所述多晶硅层表面覆盖有氧化物层。优选的，所述氧化物为二氧化硅。优选的，所述氧化物层的厚度为100埃至200埃。优选的，所述多晶硅层的厚度为2000埃到4000埃。与现有技术相比，本发明主要具有以下优点本发明通过利用氧化晶片背面的方法在晶片背面形成氧化物层对多晶硅层进行保护，并且在形成氧化物层的过程中对晶片背面的多晶硅层损伤小，效率高，成本低。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1为本发明的半导体结构的形成方法流程图；图2为本发明的半导体结构的形成方法的示意图。
具体实施例方式由背景技术可知，在所述工艺线后段工艺中，也就是在形成多层互连线的过程中， 要经过多次清洗，例如在形成互连孔或互连沟槽的刻蚀步骤后需要进行清洗，在填充互连孔或互连沟槽的步骤后需要进行清洗。通常，将晶片形成半导体器件的一面称为正面，另一面称为背面。在进行工艺线后段时，晶片背面具有一层U-P0LY，由于BEOL中的清洗药液对U-POLY的刻蚀工艺上难以控制，因此U-POLY容易在BEOL的过程中被不均勻的刻蚀 (ETCH)，造成晶片背面发花，晶片异常。本发明的发明人经过大量的实验认为利用BEOL过程中的清洗药液对氧化物，例如二氧化硅的刻蚀速率较慢的特点，考虑利用氧化物作为晶片背面的保护层。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1为本发明的半导体结构的形成方法流程图，图2为本发明的半导体结构的形成方法的示意图。下面结合图1和图2对本发明进行详细说明。本发明的半导体结构的形成方法包括下列步骤步骤S10，提供晶片。如图2所示，所述晶片10可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。另外还可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基
4片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、 图案化或未被图案化的基片。在本实施例中，所述晶片10的一面形成有半导体器件20，形成有所述半导体器件 20的一面称为正面，另一面称为背面，例如所述半导体器件可以为MOS器件。在进行工艺线后段时，晶片背面具有一层多晶硅层(U-POLY) 30，所述多晶硅层的厚度一般在2000埃到 4000埃不等，视工艺不同略有差异。步骤S20，形成覆盖U-POLY的氧化物层。具体的，在本实施例中，如图2所示，利用灰化工艺的设备，例如优选的利用 Ultima-Ill Furnace, Ultima-Ill Furnace具有对晶片各项同性反应的特性。在本实施例中，将晶片10放置于腔室15中的上下极板之间，给上下极板加电压， 使上下极板之间形成电场。氧化方法的具体参数为将所述晶片10放置于腔室15中，腔室15内的压力为50 毫托至100毫托，射频功率为300瓦至500瓦，02流量为50sccm至250sccm，温度为200°C 至300°C。在氧化工艺中，在所述腔室内，将氧气被电离为等离子体，然后在所述电场作用下氧气的等离子体被注入到晶片背面，离子注入的深度为小于300埃。氧气的等离子体和晶片背面的多晶硅层30发生反应，生成氧化物层40，例如二氧化硅。在本实施例中，所述氧化物层40的厚度为100埃至200埃。利用所述氧化物层也可以利用其它方法，例如化学气相淀积或者热氧化生长的方法形成。在后续的清洗过程中，例如使用的清洗药液为EKC270，所述氧化物层相不容易被清洗药液刻蚀，例如所述清洗药液对氧化物层的刻蚀速率为0. 04埃/每分钟，对TEOS的刻蚀速率为0. 27埃/每分钟，对BPSG的刻蚀速率为1. 14埃/每分钟，对氮化硅的刻蚀速率为0. 39埃/每分钟。因此可以有效的保护晶片背面的多晶硅层不受到损伤，而且效率高， 成本低。相应的，本发明还提供了一种半导体结构，包括晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；
所述多晶硅层表面覆盖有氧化物层。优选的，所述氧化物为二氧化硅。优选的，所述氧化物层的厚度为100埃至200埃。优选的，多晶硅层的厚度为2000埃到4000埃。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种半导体结构的形成方法，其特征在于，包括步骤提供晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；形成覆盖所述多晶硅层的氧化物层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化物层是利用氧化的方法形成。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述氧化的参数为腔室内的压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为50sCCm至 250sccm，温度为 200°C至 300"C。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述的氧化物层的厚度为100埃至200埃。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述多晶硅层的厚度为2000埃到4000埃。
6.一种半导体结构，其特征在于，包括晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；所述多晶硅层表面覆盖有氧化物层。
7.根据权利要求6所述的半导体结构，其特征在于，所述氧化物为二氧化硅。
8.根据权利要求7所述的半导体结构，其特征在于，所述氧化物层的厚度为100埃至 200 埃。
9.根据权利要求8所述的半导体结构，其特征在于，所述多晶硅层的厚度为2000埃到 4000 埃。
全文摘要
本发明提供了一种半导体结构及其形成方法，该方法包括步骤提供晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；形成覆盖所述多晶硅层的氧化物层。本发明解决了工艺线后段时清洗工艺对晶片背面的多晶硅层造成的损伤的问题。
文档编号H01L21/316GK102290349SQ20101020805
公开日2011年12月21日 申请日期2010年6月21日 优先权日2010年6月21日
发明者周国平, 牛建礼, 赵福, 赵金强 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司