专利名称：制造多个半导体器件的方法和设备的制作方法
技术领域：
本发明涉及制造多个半导体器件。
背景技术：
封装，例如集成电路封装，是半导体器件制造的最后阶段。封装也可以提供从电 路，例如ICdC=集成电路)或半导体元件到支撑体例如衬底或印刷电路板(PCB)的互连。 而且，封装提供理想的机械保护，并且保护不受环境影响以确保器件的可靠性和性能。
发明内容
根据不同的实施例，方法包括提供包括多个腔体的载体；在每个腔体内布置至 少一个半导体元件；使用封装材料填充多个腔体；并且移除该载体。
随后，将参照附图更加详细的解释实施例，其中图IA至IC示出了传统的半导体封装工艺；图2A至2G示出了根据实施例的制造多个半导体器件的方法；图3A至3M示出了根据形成TSLP的另一个实施例，制造多个半导体器件的方法；图4示出了根据实施例制造多个半导体器件的设备的立体图；图5A至5C示出了另一个实施例；图6A至6C示出了由不同封装材料桥连接半导体器件的示意图；以及图7至17描述了使用铜分离器托盘的另一个实施例。
具体实施例方式根据其它实施例，一种用于制造多个半导体器件的设备，可以包括第一高度，其包 括多个腔体，每个腔体由侧壁确定，侧壁具有等于或大于第一高度的第二高度。根据另一实施例，一种用于制造多个半导体器件的设备，可以包括第一高度，其包 括多个腔体，每个腔体由具有第一高度的侧壁确定，其中侧壁的至少一部分具有低于第一 高度的第二高度。通常，集成半导体器件可以包括准备芯片步骤，在这个过程中切割晶片以得到单 独的集成电路或芯片。准备芯片之后的步骤将随后参照示出制造半导体器件封装的传统工 艺的图1进行描述。该工艺包括芯片连接或键合步骤A，其中芯片102连接到在支撑体或载体结构106 提供的芯片垫104，例如半导体器件的铜引线架上。铜引线框106上也提供接触垫108。该
3接触垫108提供与封装的电子端子的连接。下一个步骤是引线键合步骤B，其中在芯片104 与接触垫108之间形成键合连接112，由此允许芯片104连接到外部。随后是封装步骤C， 通常使用塑料模制，其提供用于物理和化学保护的半导体器件的封装的“主体” 114。步骤 C提到的模制也可以包括固化模制的封装。为了清楚起见，图1在各个步骤中仅示出一个 芯片102。然而，在实际的封装工艺中，可以在引线架106上布置多个芯片。通常，这里所 称的模块模制，与例如，在引线框带或引线框阵列上的芯片或半导体元件被封装在单个模 制体中的多个芯片一致。更为具体地，为了制造多个半导体器件，常规方法需要向芯片键 合机器提供引线框带。该芯片键合机器从晶片上提取芯片并将芯片连接到(参见步骤A) 引导条(headrace strip)。在随后的步骤中芯片经历导线键合(参见步骤B)以及模制和 固化(参见步骤C)。随后的步骤给出了封装的最终形式及外观，例如DTFS (DTFS=去闪烁 (Deflash)/微调(Trim)/形成(Form)/单个化(Singulation))，封装彼此不同。像标记和 引线加工的工序使得产品具有识别性并提高可靠性。图1的实例中，激光标记步骤D在步骤C之后，在模子(mold) 114的外表面上设置 识别标记、跟踪标记或区别标记116。除了激光标记还使用墨水标记。接下来，如步骤E中 所示，制作有多个半导体器件的引线框106，其经历蚀刻以便移除引线框106。正如所看到 的，通过移除引线框106，暴露出了芯片垫104和接触垫108的下表面104a和104b (如图1 中所示)。之后，在步骤F中，在芯片垫104的暴露表面104a以及接触垫108的暴露表面 108a上淀积金层124a和124b。在下一步骤G中模子114被倒置，并层压到叠置层或带126 上，以备随后的切割或单个化。之后，例如通过切割模子114，在步骤H中单个化封装。图1 中步骤H示出了切割后的情况，S卩，切割槽128a和128b延伸贯通模子114，但不贯通叠置带 126。一旦如图1步骤H所示装配完，该封装的电路基本上准备好被使用。然而，由于缺陷，装配的器件并不总能起作用。在生产过程中可发生多种问题，例 如，与缺陷相关的晶片制造、或装配过程中芯片开裂、或引线键合连接欠佳或完全未连接。 因此，半导体器件封装进一步通常经历目视检测、随后电子检测。更为具体地，步骤H中单 体化之后，在步骤I中，例如通过照相机130进行可视检测。进一步，通过经由第一探针132a 向芯片垫104施加激励信号，并通过接触垫108和第二探针132b接收响应信号，在步骤J 中执行电子检测。通过外部检测电路估算响应，以确定被检测器件通过还是未通过测试。步骤K中，被检查和测试的器件经历由UV灯134提供的UV辐射。该UV灯134辐 照该叠置带126以移除相同形式的模子114，以便独立的单个化的半导体封装可通过在步 骤L中向容器带或载体带138的各个凹穴136中载入它们而被封装。通过带装配半导体单 元有利于在制造过程中，自动查找并在PCB上安装该半导体元件。图1步骤C中描述的模制工艺通常模制整个引线框。结果，工艺流程需要步骤H中 的切割工艺，例如，从芯片中切割出单个半导体器件封装。需要在步骤G中的层压工艺，因 为层压的引线框带用于在步骤H中切割之后，支撑该单个的半导体封装。之后在步骤L带 装配之前，需要步骤K中的UV辐射。因此，考虑到工艺速度、工艺成本和工艺成品率，希望减少封装工艺的步骤数目。实施例涉及一种封装半导体器件的方法，其不必为了得到多个封装的半导体器件 而切割容纳有多个芯片的封装材料的模制模块。现在参考图2，将描述根据一个实施例的用于制造多个半导体器件的方法。如图
42A中所示，提供具有多个腔体202a至202c的载体200。尽管仅示出了三个腔体，但应注意 到，通常可以提供两个或多于三个的腔体。可以以二维阵列腔体的形式提供腔体。该载体 200包括底面部分200a，通过它多个侧壁部分200b朝上延伸以确定出腔体202a至202c。 例如，侧壁部分200b可以通过传统生长工艺从底面部分200a生长。该载体200的底面部 分200a可为铜引线框。该载体200也可以由铝、塑料、橡胶、纸卡片形成。该载体可以是柔 性或刚性。向腔体202a至202c内相应放置半导体元件204a至204c，如图2B所示。该半导 体元件204a至204c可以通过胶或带附着到载体200的底面部分200a。另外，可以将半导 体元件204a至204c电连接到导电部分。此外，虽然注意到图2中示出向各自腔体内提供单 个半导体元件204a至204c，但是依据将形成的器件，也可以将多于一个的半导体元件204a 至204c提供到一个或多个或全部的腔体内。如图2C所示并由箭头210指示，容纳半导体元件204a至204c的多个邻近腔体 202a至202c被填充有封装材料206，以便得到多个半导体器件。可以看出，封装材料被提 供有第一高度hs。。该封装材料206可为传统模制材料，例如，聚合物，如树脂。通常模制材 料被填充有SiO2以便根据半导体器件的CTE调整模制材料的热膨胀系数(CTE)。如图2D所示，使用封装材料206填充腔体之后，并且固化之后，移除载体200以便 获得各自分离的半导体器件208a至208c。上面描述的载体200可由可蚀刻材料制成，并且 这种情况下，移除载体200可以包括蚀刻工艺。可选择地，该载体可以从填充的腔体剥离。 用于移除载体200的技术与形成载体200的材料有关。进行模制材料的固体化与选择的材 料有关，例如树脂通常通过热处理被固体化。载体200可为由铜制成的刚性或柔性部件，例如铜柱、铝、塑料、橡胶、纸、卡片等。橡胶类的载体200可以通过如图2E中所示的弯曲载体200而移除。通过如图2E 中所示的弯曲柔性载体200的方式，各自的半导体器件208a至208c脱离载体200。在另外 的封装工艺中可以再次使用该载体。可以看到，该工艺不需要切割步骤。仅仅通过移除载体200，就可以分离封装的半 导体器件。而且，省略切割可以避免封装的半导体器件上的机械应力，由此避免了封装的损 坏。如图2中所示，半导体元件204a至204c可以放置在载体200中，以至于填充了封 装材料206且移除载体200之后，半导体元件204a至204c的一个表面212a、212b、212c (参 见附图2D)暴露出来。这个表面可以承载各自的连接垫，用来允许电连接到半导体元件 204a至204c。这样，半导体元件可以电连接到外部，例如通过键合引线或焊料凸起，将暴露 表面上的接触垫连接到衬底或印刷电路板。图2F示出了将半导体器件208a安装到衬底214上的实例。在暴露的表面212a 上形成多个接触垫216a至216c。对应的垫218a至218c形成在衬底214上。这种布置允 许通过在半导体器件的接触垫216a至216c与衬底的接触垫218a至218c之间提供的焊料 球220a至220c，将半导体器件208a倒装键合到衬底214上。图2G示出了将半导体器件208a安装到衬底214上的另一实例。在暴露的表面 212a上形成多个接触垫216a和216b。接触垫218a和218b形成在衬底214上。半导体芯 片208a放置在衬底214上并可以通过胶等固定。在半导体器件的接触垫216a和216b与衬底的接触垫218a和218b之间，提供各自的键合线222a和222b。参考图3，将描述根据另一实施例的制造多个半导体器件的方法。这个实施例将以 TSLP封装(薄小无引线封装)形式封装半导体芯片。图3A中提供铜板300。该板也可由其它材料形成，例如Sn、Zn、Ni。如图3B所示， 然后通过向铜板300上提供抗蚀剂层302，掩模该铜板300以用于选择性电镀。图案化该抗 蚀剂层302以在铜板300上定义表面区域304a至304d，其将经过随后的电镀工艺而在表面 区域304a至304d上生长金属凸起。之后，如图3c中所示，电镀生长可以构成芯片垫和接 触垫的镍凸起306a至306d。该镍凸起306a至306d可生长为约50 μ m至约200 μ m的高 度。完成镍凸起306a至306d之后，例如通过选择性刻蚀工艺移除抗蚀剂层，并如图3D所 示在镍凸起306a至306d的顶表面上提供金层308a至308d。应该注意到，该凸起也可以为 其它非镍的金属，只要凸起材料不同于该板300的材料即可。在随后的工艺步骤中，将相对 于凸起306a至306d选择性蚀刻基板300。之后，图3D中所示的结构经历用于确定腔体边界的进一步掩模步骤。正如可由图 3E中看到的，提供并图案化另一抗蚀剂层310以在铜板300上限定表面区域312a至312c， 其将经历随后的电镀工艺以生长确定边界的侧壁。图3E中所示的结构，经历电镀工艺而 在铜板300上暴露的表面区域312a至312c上生长铜边界。于图3F中示出了电镀工艺之 后形成有铜侧壁314a至314c的结构。铜侧壁314a至314c可以形成具有约100 μ m至约 200 μ m的高度。正如将在随后详细描述的，图3G示出了图3F移除了抗蚀剂层310的结构， 其限定了具有接收半导体元件用于封装的腔体316a和316b的载体。图3A至3G示出了各自工艺步骤中结构的截面图。图3H示出了图3G中所示结构 的顶视图。图3H中的线A-A'指示了图3A至3G截面图所选择的截面线。如所示，形成了 多个腔体316a至316d，每一个包括芯片垫306b、306d、306f和306h以及接触垫306a、306c、 306e和306g。每一个接触垫306a、306c、306e和306g可以包括多个(图3H中为三个)单 垫部分。腔体316由具有外部壁部分318和多个内部壁部分320的铜侧壁314围绕，内部 壁部分320限定的侧壁部分由两个或更多的腔体共用。如图3H中所示可以矩形栅格的形 式布置腔体，并且侧壁可以构成矩形边界。可以如图H所示形成的载体，构成了随后步骤形 成的封装的半导体器件的基础。如图31所示，将芯片322a和322b放入腔体316a和316b内。芯片322a和322b 放置在芯片垫306b和306d上。该芯片可以胶粘或焊接到芯片垫306b和306d上，或通过 其它方式固定。每一个芯片分别地包括一个或多个接触垫324a和324b。正如所示，芯片 322a和322b布置在芯片垫306b和306d上以至于具有接触垫324a和324b的表面远离面 向该铜板300。如图3J中所示，在腔体中设置芯片之后，芯片接触垫324a和324b通过键合 引线326a和326b被导线键合到各自的垫306a和306c。之后，如图3K中所示(参见箭头330)，向腔体316a和316b中填充封装材料328。 该封装材料可为模制化合物，例如树脂，其可以包括用于根据Si调整CTE (热膨胀系数) 的SiO2, Si可以是芯片322a和322b的主要组分。如图3L中所示，使用封装材料填充腔体 之后，通过铜刻蚀工艺移除铜载体300、314，将多个半导体器件进行单个化为分离的半导体 器件332a和332b。该蚀刻工艺相对于铜可以具有选择性，以便保留具有一个表面334a至 334d的Ni凸起306，其目前暴露出来用于电连接。
6
图3M中示出了一个附加工艺，Ni凸起306的暴露表面334a至334d可以分别提 供有金层336a至336d，以便提高接触特性。图4示出了与图3H中所示相近的设备400的立体简化表示。该设备400可用于 制造多个半导体器件并且也可表示为随后的“栅格分离器托盘”。该设备400包括以4X4 阵列排布的16个腔体316，其中可以如前所述的方式接收半导体元件。示意性示出了填充 有封装材料328的一个腔体。围绕腔体316的侧壁318 (外部壁)和320 (内部壁)全部具 有相同的高度hB。填充到腔体中的封装材料328具有高度hs。，其基本上决定了生产的半导 体器件的厚度。可以看到，在图4的实施例中，侧壁的高度&高于高度hs。。侧壁的高度hB 也可以等于高度hs。。图4中示出的腔体316的数量、布局和几何形状仅仅是示例。可以选择其它的数 量、布局和形式。图4中示出的布局可以生长在引线框上，例如通过电化学工艺，特别是电 镀生长工艺。而且，可以使用铜刻蚀工艺或铜柱生长工艺。而且，载体和/或引线框可以由 铜或其它可电镀生长的材料制成。如上所述，通过移除栅格分离器托盘400的侧壁318、320，半导体器件自然地单个 化。因此，不需要附加的例如切割的单个化步骤。图5A示出了根据另一实施例，与图4相似的设备450的立体图。除了内部壁320 的交叉部分460的设计外，设备450的基本结构与图4中的设备相同。可以看到，如附图标 记460所示，在四个内部壁320交叉的周围的区域中，内部壁320的高度从高度hB降低到 hCB, hCB小于半导体器件的高度hs。(参见图4)，所以公共壁320的至少一部分被降低。为了制造多个半导体封装，用封装材料填充栅格分离器托盘450的腔体316 (为了 清楚起见，仅示出四个被填充的腔体)，以至于多个邻近的被填充的腔体316通过封装材料 连接。尽管类似图4中封装材料328被填充至高度hs。，但是，由于交叉部分460具有低于 hsc的高度，所以在被填充之后封装材料将连接邻近的腔体，如可以在图5A中示出的四个腔 体的交叉部分处看到的。图5B为图5A中示出的不具有被填充的腔体316的设备450的顶视图。图5B示 出了腔体316的阵列，该阵列包括列方向布置的多个腔体和行方向布置的多个腔体。每个 腔体包括具有hB高度的侧壁318、320，四个邻近腔体的交叉部分460除外，那里高度降低到 如上所述的hCB。在移除侧壁，即分离器450之后，多个半导体器件通过薄模子或封装材料桥480被 保持在一起，因此移除侧壁之后该多个半导体器件没有完全单个化。图5C示出了四个半导 体器件332a至332d如何通过封装材料的薄桥480被保持在一起的实例。图6示出了移除使用不同结构桥的栅格分离器后，保持半导体器件的实例。得到 桥的方法与图5中描述的类似，然而，邻近腔体的公共侧壁具有不同结构。图6A为两个邻近半导体器件332a和332b的立体图，其通过封装材料桥500连接。 图6A中示出的封装材料桥500，可以通过将邻近腔体之间的整个公共侧壁320 (参见图4和 5)的高度降低至高度heB而得到，该高度heB低于第一高度hB。因此，封装材料桥420的厚 度近似由公式Oisc-IIcb)给出。图6B是两个邻近半导体器件332a和332b的立体图，其通过封装材料桥510连接。 图6B中示出的封装材料桥510，可以通过将邻近腔体之间的公共侧壁320的第一部分的高度降低至高度1^而得到。移除栅格分离器托盘的侧壁之后，邻近半导体器件332a、332b由 穿孔方式的多个薄封装材料桥510保持。此外，该公共侧壁变形为具有低于高度hs。的第一 量的一个或多个第一部分，以及低于高度hs。的第二量的一个或多个第二部分。因此，该邻 近的半导体器件332a、332b由具有肋条的封装材料桥保持在一起。图6C示出了三个邻近半导体器件332a至332c的顶视图，其通过封装材料桥520 连接。如果在栅格分离器托盘的至少三个邻近腔体的公共侧壁320周围的预定区域，将至 少三个邻近腔体的公共侧壁降低到第二高度Iicb，那么图6C中示出的至少三个邻近半导体 器件332a、332b、332c之间的封装材料桥530可以根据另一个实施例得到。可以在例如铜引线框的引线框上预制栅格分离器托盘。栅格分离器托盘可以分开 几千个芯片的封装单元，这取决于芯片的尺寸、晶片的尺寸以及铜引线框的尺寸。这些实施 例，允许通过前述薄模子桥分离封装单元或半导体器件并且最终同时将它们保持在一起。图7至17描述了另一个实施例。具体地说，图7至17描述了当参考图1中描述 的传统工艺使用图5中铜分离器托盘450时的实施例的细节。图7A示出了图5中预制在铜引线框300上的铜栅格分离器托盘450的部分截面 图。铜栅格分离器托盘450中每个腔体具有根据图3描述的结构。图7A示出了具有定义 腔体316的侧壁314的铜引线框300。引线框300上提供有Ni芯片垫306a和Ni接触垫 306b。图7B示出了图7A中所示具有腔体316的完整铜栅格分离器托盘450的顶视图。图8A示出了图7A中所示部分铜栅格分离器托盘450的截面图，具有固定(例如 通过键合)到芯片垫306a的半导体元件322，例如芯片。该芯片322包括在芯片322表面 上远离面向引线框300的接触垫324。图8B示出了完整铜栅格分离器托盘450的顶视图。图9A示出了图8A中部分铜栅格分离器托盘450的截面图，具有连接到其芯片垫 306a的半导体元件322，其具有用于连接到接触垫306b的键合引线326。图9B示出了完整 铜栅格分离器托盘450的顶视图。键合线108可由金、铝或铜制成。图IOA示出了图9A所示的部分铜栅格分离器托盘450的截面图，具有通过注入 模制或树脂分配而填充有封装材料328的腔体316。图IOB示出了完整铜栅格分离器托盘 450的顶视图，具有在四个邻近腔体之间的封装材料桥480。模制工艺不限于注入模制。也 可以使用其它技术例如传输模制或压缩模制。图IOC示出了注入模制机器的示意图。机器 600包括用于分配各自封装材料流604的六个喷嘴602。机器600与栅格450彼此相对配 置，以便喷嘴可以对准各自腔体316以向腔体316内提供材料605。图IlA示出了图IOA中部分铜栅格分离器托盘450的截面图，具有例如应用激光 标记工艺而提供有标记700的封装材料328。图IlB示出了每个被填充的腔体均载有标记 700的完整铜栅格分离器托盘450的顶视图。该标记可为半导体器件封装上的识别。图12A示出了例如通过铜刻蚀工艺，移除图IlA中所示的引线框300以及铜栅格 分离器托盘450后，制造的多个半导体器件332中的一个器件的截面图。移除铜引线框300 以暴露出Ni凸起306a和306b的表面334a和334b。图12B示出了蚀刻掉铜栅格分离器托 盘的侧壁并通过薄模子桥480被保持在一起的多个半导体器件332的顶视图。图12C示出 了蚀刻掉铜栅格分离器托盘的侧壁并由薄模子桥480保持在一起的多个半导体器件332的 底视图。同样示出了 Ni凸起306a和306b的暴露表面334a和334b。封装材料桥480可具 有低于半导体封装332的高度hs。的厚度。
8
图13A示出了图12A中多个半导体器件332中的一个器件的截面图，在Ni凸起 306a和306b的表面334a和334b上溅射有金层336a和336b。图13B示出了蚀刻掉铜栅 格分离器托盘的侧壁并由薄模子桥480保持在一起的多个半导体器件332的顶视图。图 13C示出了蚀刻掉铜栅格分离器托盘的侧壁并由薄模子桥480保持在一起的多个半导体器 件332的底视图。同样示出了金层336a和336b。由模子桥480保持在一起的多个半导体 器件332构成了半导体器件332的模块800。为了进一步处理准备包括目视检测的半导体封装，将该模块800装配到金属环插 槽板810上，如图14A和14B所示。金属环插槽板810包括多个金属矩形插槽至8206， 以便接收多个模块SOO1至8006。可以看到，在金属环中布置模块SOO1至8006，以便暴露金 层 336a 和 336b。图15A示出了与图IB中步骤I类似的方式，通过照相机130目视检测一个器件 332，区别在于由于模子桥，叠置带不是必须的。图15B示出了在金属环插槽板810中的多 个模块SOO1至8006，并且图15C示出了目视检测模块SOO1至SOO6中的多个半导体封装。图16中示出了目视检测之后的电子测试步骤。图16A示出了与图IC中步骤J所 示的相似的方式，使用两个探针132a和132b来电子测试一个器件332，仍不需要叠置带。 图16B示出了在金属环插槽板810中的多个模块SOO1至8006，并且图16C示出了用于执行 所需检测的检测设备830，并通过各自的线840a、840b连接到探针132a和132b，以便电子 检测模块SOO1至SOO6中的多个半导体封装。大量半导体器件的电子检测需要快速且经济 地完成。因此，检测设备830可以是用于大规模检测的自动检测系统。图17中示出了制造半导体器件中最后带装配工艺。带装配是例如表面安装器件 (SMD)，向带910的单个凹穴900内载入器件的封装器件工艺，图17A中示出了其的一部分。 图17B示出了金属环插槽板810中的多个模块SOO1至8006，并且图17C示出了具有凹穴QOO1 至900n的带910的长度。图17D示意地示出了从模块SOO1至8006中向带凹穴900内移动 器件332。该单独的半导体器件332由拾取夹920从各自模块SOO1至SOO6上拾取。该拾取 夹920以足以折断该模子桥的力量拾取各自器件332。将半导体器件332保持在一起的模 子桥可以很薄，即它们的高度可为半导体器件332的高度hs。的5%至10%。最终，例如通 过热或压力的方式，单个的半导体器件被密封在具有盖体带的带910中。之后载带910卷 绕到滚筒上以方便传送及运输。从上面参考图7至17的讨论中可以看到，可以省略步骤G、H和K，即图1中描述 的传统制造工艺中必须的层压、切割、和UV辐照步骤。由于不需要对层压设备和切割及UV 辐照设备进行投资，因此可以节省成本。同时，可以加快半导体器件封装的制造工序。而 且，由于改进了最终的封装工艺，可以提高半导体器件封装的质量。例如，使用前面描述的 方法，可以避免通过切割芯片引起的封装开裂或破碎。该实施例可以同时分离并且最终保持多个半导体封装。根据该实施例，通过薄模 子桥可以得到邻近半导体封装之间的连接。通过使用栅格分离器托盘可以得到薄模子桥。该实施例可以进一步节约对层压、切割和/或UV辐照设备投资的需要。而且，该 实施例允许加速半导体器件封装的生产工艺。而且，半导体封装的分离或单个化可以获得 更高的质量和更好的完成。虽然前面描述的实施例使用具有矩形腔体的栅格分隔器，但应理解腔体可以具有
9任意所需形式，例如由需封装的或其使用的元件所决定。腔体的形状可为多边形、椭圆形或 圆形。本发明不限于使用铜作为侧壁材料。也可以使用相对于封装材料具有选择性蚀刻的 任意材料。虽然前面描述的实施例中在布置和接触半导体元件之前生长侧壁，但应理解也可 以在引线框上布置和接触半导体元件之后形成侧壁。这种情况下，已经安装的元件也应例 如通过抗蚀剂被掩蔽。虽然已经结合特定优选模式描述了本发明，但应理解，本领域技术人员根据前面 描述，可以明了很多替代方案、修正方案和变形方案。因此，意图涵盖落入权利要求包括范 围内的所有替代方案、修正方案和变形方案。
10
权利要求
一种用于制造包括第一高度的多个半导体器件的设备，所述设备包括多个开口腔体，每个腔体由用于支撑芯片垫的、作为底面部分的引线框和侧壁限定，所述侧壁包括等于或大于第一高度的第二高度。
2.一种制造多个半导体器件的设备，所述设备包括多个开口腔体，每个腔体由用于支撑芯片垫的、作为底面部分的引线框和包括第一高 度的侧壁限定，其中所述侧壁的至少一部分具有低于第一高度的第二高度。
3.如权利要求2所述的设备，其中邻近的腔体通过公共侧壁进行分隔。
4.如权利要求3所述的设备，其中公共侧壁的至少一部分具有第二高度。
5.如权利要求4所述的设备，其中整个公共侧壁具有第二高度。
6.如权利要求4所述的设备，其中公共侧壁的多个第一部分具有第二高度并且在所述 多个第一部分之间具有至少一个第二部分，所述至少一个第二部分包括第一高度。
7.如权利要求2所述的设备，包括具有公共侧壁的至少三个邻近的腔体，其中在三个 腔体的公共侧壁的预定区域中，侧壁的高度被降低至第二高度，使得在使用封装材料填充 三个邻近的腔体时三个邻近的半导体器件能够通过封装材料桥进行连接。
8.如权利要求2所述的设备，其中每个腔体包括至少一个芯片垫。
9.如权利要求3所述的设备，其中芯片垫由引线框支撑。
10.一种制造多个半导体器件的设备，所述设备包括开口腔体阵列，该阵列包括在列方向上布置的第一多个腔体，以及在行方向上布置的 第二多个腔体，其中每个腔体包括用于支撑芯片垫的、作为底面部分的引线框和包括第一 高度的侧壁，其中四个腔体的侧壁的公共交叉处周围的四个腔体的侧壁的预定部分具有低 于第一高度的第二高度。
11.如权利要求10所述的设备，其中每个腔体包括至少一个芯片垫。
12.如权利要求10所述的设备，其中引线框为铜引线框。
全文摘要
本发明涉及制造多个半导体器件的方法和设备。一种方法，包括提供包括多个腔体的载体的步骤；在每个腔体内布置至少一个半导体元件；使用封装材料填充多个腔体；以及移除该载体。
文档编号H01L21/60GK101916749SQ20101023066
公开日2010年12月15日 申请日期2008年3月12日 优先权日2007年3月12日
发明者B·-H·姜 申请人:英飞凌科技股份公司