专利名称：半导体器件制造方法
技术领域：
本发明涉及半导体制造技术领域，更具体地说，涉及一种半导体器件制造方法。
技术背景
半导体器件制造过程可分为前段工艺和后段工艺，前段工艺中主要在晶片上形成晶体管、电容或电阻等相应器件，后段工艺主要将前段工艺中形成的器件通过金属相连，即主要形成金属互连。后段工艺中一般包括4 6层金属互连，通过光刻工艺，在每一层金属互连所对应的介质层中形成通孔，在通孔内引入金属可将器件和金属层连接起来。
制作半导体器件的晶片上均设置有代表其型号的标识。参考图1，图中示出了在晶片1的边缘区域设置有“AM30185”标识，该标识一般是通过激光技术打印而成，所打印的区域可称为“打标区”。在晶片的打标区打印该晶片的标识，其过程是在晶片上制作半导体器件之前完成的。之后在晶片上制作半导体器件时，为了使得打标区的标识清晰可见，每一步光刻工艺(包括前段工艺和后段工艺)都会把打标区上方的光刻胶去除掉，后续刻蚀时，打标区上方的介质层也会被刻蚀掉，这样，就会在打标区上方形成一个很深的凹坑。
参考图2，图中示出了基底5，基底5上的打标区2，位于基底5上的介质层3及位于介质层3上的光刻胶层4。通过光刻工艺在介质层3中形成通孔或沟槽的同时，位于打标区 2上方的介质层及光刻胶层也被刻蚀掉了，因此，在打标区2上方形成了很深的凹坑。在半导体器件的后段工艺过程中，进行化学机械研磨(CMP，Chemical Mechanical Polishing) 时，所述凹坑旁边的介质层将会被过度研磨，从而形成一个削角。参考图3，图3示出了基底5、基底5上的打标区2，位于基底5上的第一介质层7及位于第一介质层7上的第二介质层8。在进行CMP时，靠近打标区2位置的第二介质层8会被过度研磨，从而形成了一个削角。该削角的存在使得所述第二介质层8的厚度不均勻，进而使得靠近削角位置处的器件出现异常，降低了半导体器件的良品率。发明内容
有鉴于此，本发明提供一种半导体器件制造方法，该方法能有效地提高半导体器件的良品率。
为实现上述目的，本发明提供如下技术方案
—种半导体器件制造方法，所述方法包括
提供基底，所述基底包括器件区和打标区；
在所述基底上形成介质层，所述介质层覆盖所述打标区；
在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来。
优选的，在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来， 具体包括
在所述介质层上形成具有通孔图案的光刻胶层，所述具有通孔图案的光刻胶层覆盖所述打标区；
以所述具有通孔图案的光刻胶层为掩膜，在器件区所对应的介质层中形成通孔， 使打标区对应的介质层保留下来。
优选的，在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来之后，还包括在所述介质层通孔中填充金属材料。
优选的，在所述介质层通孔中填充金属材料之后，还包括
在所述基底上形成金属层，所述金属层覆盖所述打标区；
刻蚀所述金属层形成金属连线，使打标区对应的金属层保留下来。
优选的，刻蚀所述金属层形成金属连线，使打标区对应的金属层保留下来，具体包括
在所述金属层上形成具有金属连线图案的光刻胶层，所述具有金属连线图案的光刻胶层覆盖所述打标区；
以所述具有金属连线图案的光刻胶层为掩膜，在器件区所对应的金属层中形成金属连线，使打标区对应的金属层保留下来。
优选的，刻蚀所述金属层形成金属连线，使打标区对应的金属层保留下来之后，还包括在所述金属连线之间形成隔离绝缘层。
优选的，上述半导体器件制造方法中，所述介质层包括一层或多层。
优选的，上述半导体器件制造方法中，所述金属层包括一层或多层。
优选的，上述半导体器件制造方法中，所述介质层材料包括氧化硅。
优选的，上述半导体器件制造方法中，所述金属层材料包括钛、钨或铝。
从上述技术方案可以看出，本发明所提供的半导体器件制造方法包括提供基底， 所述基底包括器件区和打标区；在所述基底上形成介质层，所述介质层覆盖所述打标区； 在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来。该制造方法中，由于在器件区所对应的介质层中形成通孔时，使打标区对应的介质层保留了下来，因此，打标区上方将不会出现很深的凹坑，进而在后续进行CMP时，对应打标区位置的介质层不会被过度研磨而出现削角，使得整个介质层的厚度比较均勻，从而提高了半导体器件的良品率。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为晶片上具有特定标识的示意图2为现有技术中半导体器件制造过程中器件的剖面结构示意图3为现有技术中化学机械研磨后器件的剖面结构示意图4为本发明实施例所提供的一种半导体器件制造方法的流程图5为本发明实施例所提供的另一种半导体器件制造方法的流程图6至图10为本发明实施例所提供的半导体器件制造过程中器件的剖面结构示意图。CN 102543669 A具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
正如背景技术部分所述，在晶片上制作半导体器件时，为了使得打标区的标识清晰可见，无论是前段工艺还是后段工艺，在每一步的光刻工艺中都会把打标区上方的光刻胶去除掉，后续刻蚀时，打标区上方的介质层也会被刻蚀掉，这样，就会在打标区上方形成一个很深的凹坑。在后段工艺的CMP中，由于打标区上方相对相邻区域来说是一个很深的凹坑，故靠近打标区位置的介质层将会被过度研磨而形成削角，削角的存在使得介质层厚度不均，进而影响器件的良品率。
基于此，本发明提供一种半导体器件制造方法，参考图4，图4为本发明实施例所提供的一种半导体器件制造方法流程图，该方法包括
步骤Sl 提供基底，所述基底包括器件区和打标区。
所述基底包括本体层和外延层，一般情况下，所述本体层为硅衬底，所述外延层为在硅衬底上形成的具有轻掺杂的硅层。在半导体器件制造过程中，光刻、刻蚀或离子注入等工艺进行时的载体一般均为外延层。下面描述中将不再区分本体层和外延层，而统称为基底。
所述基底包括器件区和打标区。其中，器件区为形成相应器件的区域，打标区为基底上打印着具有该基底特征标识的区域，所述打标区上不形成半导体器件。
本步骤中所提供的基底，其器件区上具有相应器件。所述相应器件包括晶体管、 电容或电阻等。在形成相应器件的过程中，需要在基底上形成多层次结构，通过光刻、刻蚀、 注入等工艺在所述多层次结构中形成相应器件，而对应于打标区位置的多层次结构可以选择保留，也可以在形成相应器件的过程中将其刻蚀掉。但为了使得打标区位置处的标识清晰可见，一般可选择将打标区位置所对应的多层次结构刻蚀掉。
步骤S2 在所述基底上形成介质层，所述介质层覆盖所述打标区。
本步骤属于半导体器件制造过程的后段工艺。在具有相应器件的基底上形成介质层，所述介质层覆盖所述打标区。所述介质层用来对金属导体进行电绝缘。所述介质层一般采用化学气相沉积方法形成，本实施例中所述介质层包括氧化硅。
步骤S3 在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来。
本步骤中在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来。所述通孔为器件与金属层或金属层与金属层之间提供了电学通道。
具体实施过程中，通过保留打标区上方所对应的光刻胶层，可在后续刻蚀过程中实现保留打标区上方所对应的介质层的目的。
传统工艺中，在器件区所对应的介质层中形成通孔时，为了使得打标区处的标识较为清晰，对应于打标区位置的介质层会被刻蚀掉。本发明中以牺牲打标区处标识很清晰为代价，在器件区所对应的介质层中形成通孔时，使打标区对应的介质层保留下来，从而使得打标区上方相对相邻区域来说不再是一个很深的凹坑，进而在后续进行CMP时，靠近打标区位置的介质层将不会被过度研磨而形成削角，使得介质层的厚度较为均勻，从而可提高半导体器件的良品率。
本步骤中在器件区所对应的介质层中形成通孔时，使打标区对应的介质层保留了下来，相对现有技术来说，虽然打标区处的标识的清晰度有所降低，但可明显提高半导体器件的良品率。如果在步骤Sl中相应器件的形成过程中，刻蚀掉打标区位置对应的多层次结构，将会增加打标区处标识的清晰可见度。
由上可知，本发明所提供的半导体器件制造方法，在器件区所对应的介质层中形成通孔时，使打标区对应的介质层保留下来，从而在打标区上方不再形成一个很深的凹坑， 在后续进行CMP时(后续工艺中需要在所述介质层上沉积金属膜层并对所述金属膜层进行 CMP, CMP的研磨终点即为所述介质层)，靠近打标区位置的介质层将不会被过度研磨而形成削角，使得CMP后的介质层的厚度较为均勻，从而可提高半导体器件的良品率。
实施例二
下面以一具体实施例详细描述本发明所提供的半导体器件制造方法。
参考图5，图5为本发明实施例所提供的另一种半导体器件的制造方法流程图，该方法具体包括如下步骤
步骤Sll 提供基底，所述基底包括器件区和打标区。
基底的器件区上具有相应器件，所述相应器件的形成过程为在基底上形成多层次结构，通过光刻、刻蚀、注入等工艺在所述多层次结构中形成相应器件。本实施例中在形成相应器件的同时，刻蚀掉打标区上方对应的多层次结构，这样便于提高打标区处标识的清晰度。
步骤S12 在所述基底上形成第一介质层，所述第一介质层覆盖所述打标区。
通过化学气相沉积方法在所述基底上形成第一介质层，所述第一介质层覆盖所述打标区。本实施例中所述第一介质层是后段工艺中的局部互连介质层，即是在相应器件形成后的第一层介质层。所述第一介质层包括氧化硅。
参考图6，图中示出了基底9，基底9上的打标区10，基底9上的第一介质层11。基底9上的相应器件未示出。基底9上打标区10之外的区域即为器件区。
步骤S13 在器件区所对应的第一介质层中形成通孔，使打标区对应的第一介质层保留下来。
该步骤又可包括如下步骤
步骤S131 在所述第一介质层上形成具有通孔图案的光刻胶层，所述具有通孔图案的光刻胶层覆盖所述打标区。
参考图7，首先在第一介质层11上旋涂光刻胶层，接着利用具有通孔图案的掩膜版(该掩膜版上不包含打标区的图案)对所述光刻胶层进行曝光，之后显影，除去部分光刻胶，形成具有通孔图案的光刻胶层12，所述具有通孔图案的光刻胶层12覆盖所述打标区。
步骤S132 以所述具有通孔图案的光刻胶层为掩膜，在器件区所对应的第一介质层中形成通孔，使打标区对应的第一介质层保留下来。
参考图8，以图7中具有通孔图案的光刻胶层12为掩膜，采用刻蚀工艺在器件区所对应的第一介质层11中形成通孔13。在刻蚀过程中，由于打标区上方的光刻胶没有被去除，故打标区10上方所对应的第一介质层11被保留了下来。之后去除所述具有通孔图案的光刻胶层。
步骤S14 在所述第一介质层通孔中填充金属材料。
参考图9，通过物理气相沉积方法在所述第一介质层11上沉积金属膜层，之后对所述金属膜层进行CMP，完成在所述第一介质层11的通孔中填充金属材料14的步骤。所述金属材料14 一般包括钨，还可以包括铝或钛等。
对所述金属膜层进行CMP时，研磨终点即是所述第一介质层，即当研磨到所述第一介质层时，对所述金属膜层停止研磨。由于步骤S13中在第一介质层中形成通孔时，使打标区对应的第一介质层保留了下来，故打标区上方不再形成很深的凹坑(由于步骤Sll 中相应器件的形成过程中，将打标区上方的多层次结构刻蚀掉了，故在形成第一介质层后仍然会在打标区上方出现凹坑，鉴于所述多层次结构较薄，故此处形成的凹坑不太深)，CMP 研磨过程中靠近打标区上方位置处的第一介质层不会被过度研磨而出现削角，从而使得第一介质层的厚度较为均勻，避免了打标区附近器件出现异常情况，提高了半导体器件的良品率。
步骤S15 在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述打标区。
参考图10，通过化学气相沉积方法在所述第一介质层11上形成第二介质层15，所述第二介质层覆盖所述打标区。本实施例中所述第二介质层也包括氧化硅。
步骤S16 在器件区所对应的第二介质层中形成通孔，使打标区对应的第二介质层保留下来。
该步骤类似于步骤S13，且第二介质层中形成的通孔与第一介质层中形成的通孔上下对应。
步骤S17 在所述第二介质层通孔中填充金属材料。
该步骤类似于步骤S14，且第二介质层通孔中填充的金属材料与第一介质层通孔中填充的金属材料上下相连。
步骤S18 在所述第二介质层上形成第一金属层，所述第一金属层覆盖所述打标区。
通过物理气相沉积方法在所述第二介质层上形成第一金属层，所述第一金属层覆盖所述打标区。所述第一金属层的材料可以为钨、钛、铝或铝铜合金等。
步骤S19 刻蚀所述第一金属层形成金属连线，使打标区对应的第一金属层保留下来。
同步骤S13相类似，该步骤又可包括如下步骤
步骤S191 在所述第一金属层上形成具有金属连线图案的光刻胶层，所述具有金属连线图案的光刻胶层覆盖所述打标区。
步骤S192 以所述具有金属连线图案的光刻胶层为掩膜，在器件区所对应的第一金属层中形成金属连线，使打标区对应的第一金属层保留下来。
步骤S20 在所述第一金属层的金属连线之间形成隔离绝缘层。
通过化学气相沉积方法在所述第一金属层上沉积隔离绝缘层，之后对所述隔离绝缘层进行CMP，完成在所述第一金属层的金属连线之间形成隔离绝缘层的步骤。所述隔离绝缘层的材料包括氧化硅。
和步骤S14类似，对所述隔离绝缘层进行CMP时，研磨终点即是所述第一金属层， 即当研磨到所述第一金属层时，对所述隔离绝缘层停止研磨。由于步骤S19中在所述第一金属层中形成金属连线时，使打标区对应的第一金属层保留了下来，故打标区上方不再形成很深的凹坑，这就使得CMP研磨过程中靠近打标区上方位置处的第一金属层不会被过度研磨而出现削角，从而使得第一金属层的厚度较为均勻，避免了打标区附近器件出现异常情况，提高了半导体器件的良品率。
该步骤完成之后重复步骤S15 S20，即在所述第一金属层上形成第三介质层，在所述第三介质层上形成第二金属层等等，直到完成后段工艺中的金属互连。
从上述技术方案可以看出，本发明所提供的半导体器件制造方法，在半导体器件制造过程的后段工艺中，在器件区所对应的介质层或金属层中形成通孔时，使打标区上方所对应的介质层或金属层保留下来，故打标区上方不再形成很深的凹坑，进而在后续进行 CMP时，打标区上方的介质层或金属层作为研磨停止层不会被过度研磨而出现削角，使得 CMP后的介质层或金属层的厚度比较均勻，避免了由于介质层或金属层厚度不均勻而出现的器件异常情况，提高了半导体器件的良品率。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......，，限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关之处可互相参考。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种半导体器件制造方法，其特征在于，包括提供基底，所述基底包括器件区和打标区；在所述基底上形成介质层，所述介质层覆盖所述打标区；在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来。
2.根据权利要求1所述的方法，其特征在于，在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来，具体包括在所述介质层上形成具有通孔图案的光刻胶层，所述具有通孔图案的光刻胶层覆盖所述打标区；以所述具有通孔图案的光刻胶层为掩膜，在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来。
3.根据权利要求1所述的方法，其特征在于，在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来之后，还包括在所述介质层通孔中填充金属材料。
4.根据权利要求3所述的方法，其特征在于，在所述介质层通孔中填充金属材料之后， 还包括在所述基底上形成金属层，所述金属层覆盖所述打标区；刻蚀所述金属层形成金属连线，使打标区对应的金属层保留下来。
5.根据权利要求4所述的方法，其特征在于，刻蚀所述金属层形成金属连线，使打标区对应的金属层保留下来，具体包括在所述金属层上形成具有金属连线图案的光刻胶层，所述具有金属连线图案的光刻胶层覆盖所述打标区；以所述具有金属连线图案的光刻胶层为掩膜，在器件区所对应的金属层中形成金属连线，使打标区对应的金属层保留下来。
6.根据权利要求4所述的方法，其特征在于，刻蚀所述金属层形成金属连线，使打标区对应的金属层保留下来之后，还包括在所述金属连线之间形成隔离绝缘层。
7.根据权利要求1 6任一项所述的方法，其特征在于，所述介质层包括一层或多层。
8.根据权利要求4、5或6所述的方法，其特征在于，所述金属层包括一层或多层。
9.根据权利要求1 6任一项所述的方法，其特征在于，所述介质层材料包括氧化硅。
10.根据权利要求4、5或6所述的方法，其特征在于，所述金属层材料包括钛、钨或铝。
全文摘要
本发明实施例公开了一种半导体器件制造方法，所述方法包括提供基底，所述基底包括器件区和打标区；在所述基底上形成介质层，所述介质层覆盖所述打标区；在器件区所对应的介质层中形成通孔，使打标区对应的介质层保留下来。本发明所提供的半导体器件制造方法，在器件区所对应的介质层中形成通孔时，使打标区对应的介质层保留了下来，因此，打标区上方将不会出现很深的凹坑，进而在后续进行CMP时，对应打标区位置的介质层不会被过度研磨而出现削角，使得整个介质层的厚度比较均匀，从而提高了半导体器件的良品率。
文档编号H01L21/02GK102543669SQ20101058169
公开日2012年7月4日 申请日期2010年12月9日 优先权日2010年12月9日
发明者李健, 胡骏 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司