专利名称：阻变型随机存储单元及存储器的制作方法
技术领域：
本发明属于微电子及存储器技术领域，尤其涉及一种用于高密度数据存储的阻变型随机存储单元及存储器。
背景技术：
阻变型随机存取存储器(resistive random access memory,简称RRAM)作为一种新兴的非易失性存储技术，在单元面积、器件密度、功耗、编程/擦除速度、3D集成和多值实现等诸多方面相对FLASH都具有极大的优势，受到国内外大公司和科研院所的高度关注。 阻变存储技术的不断进步使之成为未来非易失性存储技术市场主流产品的最有力竞争者
之一 O阻变型存储器具有电极/绝缘层/电极的简单单元结构，因此，IR型交叉阵列型阵列结构将是最理想的存储阵列结构，可以实现三维超高密度的集成。在交叉阵列结构中， 上下相互垂直的平行交叉点处含有存储单元，每一个存储单元都可以实现器件的选通并进行读写。但是，由于存储器单元对称的电学特性，使得交叉阵列结构中存在严重的读串扰问题。图I为本发明现有技术阻变型存储器在读串扰问题的示意图。如图I所示，每个存储单元有上电极、阻变功能层和下电极构成。该阵列工艺简单，易于实现低成本和高密度的三维集成。然而，该结构存在明显的读扰动现象。如图I所示相邻的四个器件，坐标为(1，
I)的器件处于高阻状态，其余三个相邻器件(1，2)、(2,2)和(2，I)都处于低阻状态，这时在(1，1)器件上加读电压时，希望的电流通路如图I中实线所示，但实际上的电流通路却如图I中虚线所示，使得读出来的电阻值不是(1，1)器件的电阻了，这就是读串扰现象。串扰问题的解决一般通过引入选通单元得以解决，如ITlR结构和IDlR结构。采用 ITlR结构的集成方案中的器件单元面积最终是由晶体管决定的，如果不考虑晶体管的驱动电流的影响的话，最小的单元面积为6F2(F为特征线宽)，ITlR结构无法实现高密度的阵列集成。因此，IDlR结构被认为更有应用的潜力。图2为本发明现有技术IDlR结构阻变型存储器的结构示意图。如图2所示，在阻变型存储单元中，通过将整流二极管串联到电阻转变存储器上可以有效解决误读的问题。 但整流二极管主要是通过PN结实现，考虑到阻变区电极一般采用金属材料，构成PN结的η 型和P型掺杂以及随后的高温激活过程使得这种采用PN结整流二极管的IDlR单元实现如图2左所示的三维集成工艺非常复杂和难以控制。另外，常规的PN结的厚度超出了 100 纳米，也阻碍了其三维集成。最后，尽管多晶硅PN结二极管能够提供阻变需要的大的set/ reset电流，但是其泄露电流很大。以上种种制约了常规多晶硅PN结整流型阻变器件的集成。因此，如何实现阻变存储单元的三维高密度集成是存储技术研究的一个重要课题。在实现本发明的过程中，发明人意识到现有技术存在如下技术问题采用PN结作为选通单元的IDlR结构的阻变型存储单元中，由于需要额外的掺杂和高温激活过程，从而不利于阻变型随机存储器进行三维高密度集成。
发明内容
(一 )要解决的技术问题为解决上述缺陷，本发明提供了一种阻变型随机存储单元及存储器，以避免采用 PN结实现电流选通功能，实现阻变型随机存储单元的三维高密度集成。(二)技术方案根据本发明的一个方面，提供了一种阻变型随机存储单元。该存储单元由上电极、阻变功能层、中间电极、非对称隧穿势垒层和下电极构成，其中上电极、阻变功能层和中间电极构成阻变存储部分，中间电极、非对称隧穿势垒层和下电极构成选通功能部分，阻变存储部分和选通功能部分共用中间电极，选通功能部分可以位于阻变存储部分的上方或下方；所述非对称隧穿势垒层由至少两种势垒高度存在差异的材料构成，以实现对穿过所述阻变型随机存储单元的正、反向隧穿电流的整流调制。优选地，本发明阻变型随机存储单元中，构成所述非对称隧穿势垒层的各材料的种类和厚度由预设的整流调制特性确定，并且各材料的势垒高度自下至上单调递增或单调递减。优选地，本发明阻变型随机存储单元中，在所述非对称隧穿势垒层高势垒材料的一侧，电极由低功函数导电材料构成；在所述非对称隧穿势垒层低势垒材料的一侧，电极由高功函数导电材料构成。优选地，本发明阻变型随机存储单元中，所述势垒高度存在差异的材料为SiO2, SiON, Si3N4, HfO2, Al2O3, ZrO2, HfAlO, HfSiO, AlSiO, Ta2O5 或 HfO20 构成所述非对称隧穿势垒层的各子层的厚度为O. 5nm 50nm ;所述非对称隧穿势垒层为Si02/Si3N4，SiO2Al2O3, Si02/Hf02, Si0N/Hf02, Si0N/Al203, Al203/Hf02, Al203/Si02 或 Hf02/Si0N 层，或所述非对称隧穿势垒层为 Si02/Al203/Hf02, Si0N/Al203/Hf02 或 Si02/Si0N/Hf02 层。根据本发明的另一个方面，提供了一种阻变型随机存储器。该存储器包括电阻读写单元、地址选择单元和若干个权利要求1-9中任一项所述的阻变型随机存储单元，其中 所述地址选择单元，与所述若干阻变型随机存储单元相连，用于选择进行操作的阻变型随机存储单元；所述电阻读写单元，与所述地址选择单元和所述若干阻变型随机存储单元相连，用于对所选择的阻变型随机存储单元进行置位、复位或编程操作。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果I)通过采用非对称隧穿势垒层，原IDlR中PN结二极管的高度可以急剧减小，比如从100纳米的多晶硅PN结二极管厚度减小到小于10纳米的厚度，因此新的单元结构将与理想的IR结构在集成密度上趋向于一致，也都可实现三维高密度集成；2)非对称势垒结构用于阻变区的选通，其实现工艺非常简单，避免了常规多晶硅 PN结整流二极管所需的注入、退火等的工艺需求，因此可以使得工艺复杂度和制造成本大大降低；3)基于非对称隧穿势鱼(tunneling barrier,简称TB)的ITBlR结构,其基本概念在于通过在非对称势垒两端施加不同极性的电压，其隧穿电流可以通过非对称的势垒高度和隧穿厚度的调整而获得很大的正反向电流差异(如IO5)，因此可以通过这种结构有效实现整流特性；4)非对称隧穿势垒层可以采用具有不同势垒高度的高K材料予以实现，比如 SiO2Al2O3, Si02/Hf02, Si0N/Hf02等，其可选的材料很多，且已经被广泛用于CMOS工艺，因此该新结构与CMOS工艺完全兼容；5)采用该非对称隧穿势垒层作为选通单元，可以有效解决IR型交叉阵列的读串扰的问题，因此该结构可以很好的用于交叉存储阵列方式设计。
图I为本发明现有技术阻变型存储器在读串扰问题的示意图；图2为本发明现有技术IDlR结构阻变型存储器的结构示意图；图3为本发明阻变型随机存储单元实施例一的示意图；图4为本发明阻变型随机存储单元实施例二的示意图；图5为本发明实施例阻变型随机存储单元的示意图；图6为本发明另一实施例阻变型随机存储单元的示意图；图7本发明实施例阻变型随机存储单元不同厚度下的SiO2Al2O3堆栈结构的电流测试曲线。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。在本发明的示例性实施例中，提供了一种阻变型随机存储单元。该存储单元由上电极、阻变功能层、中间电极、非对称隧穿势垒层和下电极构成，其中上电极、阻变功能层和中间电极构成阻变存储部分，中间电极、非对称隧穿势垒层和下电极构成选通功能部分，阻变存储部分和选通功能部分共用中间电极。选通功能部分可以位于阻变存储部分的上方或下方，如果选通功能部分位于阻变存储部分的上方，则该存储单元的结构如图3所示；如果选通功能部分位于阻变存储部分的下方，则该存储单元的结构如图4所示。而非对称隧穿势垒层由至少两种势垒高度存在差异的材料构成，以实现对穿过阻变型随机存储单元的正、反向隧穿电流的整流调制。优选地，构成非对称隧穿势垒层的材料的种类和厚度由预设的整流调制特性确定。本实施例引入非对称隧穿势垒层用于整流，从而实现电阻单元的选通操作。同时， 由于非对称隧穿势垒层不用掺杂，不用高温退火，并且厚度较薄，因此有利于实现阻变型随机存储器进行三维高密度集成。相比较而言，本发明引入中间电极增加了工艺步骤，但也提高了该阻变单元的可靠性。在本发明优选的实施例中，在非对称隧穿势垒层高势垒材料的一侧，电极由低功函数导电材料构成；在非对称隧穿势垒层低势垒材料的一侧，电极由高功函数导电材料构成。通过调整中间电极和下电极导电材料的功函数来进行控制，可以获得更小的反向泄露电流，从而其整流比也能进一步扩大。在本发明中，非对称隧穿势垒层由至少两种势垒高度存在差异的材料构成。该势垒高度存在差异的材料为 SiO2, SiON, Si3N4, HfO2, Al2O3, ZrO2, HfAlO, HfSiO, AlSiO, Ta2O5 或HfO2,构成非对称隧穿势垒层的各子层的厚度为O. 5nm 50nm。但优选地，非对称隧穿势垒层的总厚度为 10-50nm。非对称隧穿势垒层为 Si02/Si3N4, SiO2Al2O3, Si02/Hf02, Si0N/Hf02, Si0N/Al203，Al203/Hf02, Al203/Si02 或 Hf02/Si0N 层，或非对称隧穿势垒层为 Si02/Al203/ HfO2, Si0N/Al203/Hf02或Si02/Si0N/Hf02。构成非对称隧穿势垒层的材料制备可以采用以下的方法中一种电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、磁控溅射或氧化。图5为本发明实施例阻变型随机存储单元的示意图。其中，图5中左图为随机存储单元的结构图，图5右为选通功能部分的能带图。为直观起见，将两幅图放在一起进行说明。如图5左图所示，阻变型随机存储单元包括阻变存储部分(IR)和选通功能部分 (TB)。选通功能部分，位于阻变存储部分的下方，由中间电极、非对称隧穿势垒层和下电极构成。而非对称隧穿势垒层由低势垒材料和高势垒材料两层构成。通过在非对称势垒两端施加不同极性的电压，其隧穿电流可以通过非对称的势垒高度和隧穿厚度的调整而获得很大的正反向电流差异(如IO5)，因此可以通过这种结构有效实现整流特性。作为一个例子，这里的双层势垒由SiON和高K材料(比如HfO2)构成。当图5的上电极接正电压，下电极接负电压或者O的时候，中间电极的电压将高于下电极，所以非对称势垒的能带如图5中右上图所示，这样电子在从下电极向上电极隧穿的时候其隧穿厚度为dl，其隧穿势垒高度由靠近下电极的材料SiON决定。同理，在上电极接负电压下电极接 O电压或者正电压时候，其电子从上电极向下电极的隧穿距离为d2，势垒高度由靠近中间电极的高K材料Hf02决定。可以看出，dl < d2，这样通过选择材料和厚度可以控制隧穿电流，从而可以有效实现隧穿电流的整流特性。采用图5左图的新结构可以实现IR的交叉阵列运作方式。通过采用非对称隧穿势垒层，原IDlR中PN结二极管的高度可以急剧减小，比如从100纳米的多晶硅PN结二极管厚度减小到小于10纳米的厚度，因此新的阻变型随机存储单元将与理想的IR结构在集成密度上趋向于一致，也可实现三维高密度集成。同时，该结构的实现工艺非常简单，避免了常规多晶硅PN结整流二极管所需的注入、退火等的工艺需求，因此可以使得工艺复杂度和制造成本大大降低。图6为本发明另一实施例阻变型随机存储单元的示意图。与图5中所示的阻变型随机存储单元不同，该存储单元基于三层非对称隧穿势垒的新结构的一个变形，即选通功能部分由高势垒材料、中势垒材料、低势垒材料构成。其基本概念与双层类似，三种势垒材料的势垒高度单调递增或者递减，就可以获得其对电流的调制效果。当然应该指出的是，三种材料如果不是单调递增或者递减，但是通过选择合适的介电常数和不同的厚度，仍然可以获得相似的功能。因此非单调增或者减的势垒如果具有电流整流的效果仍然在本思想的涵盖范围内，此处不做赘述。图5和图6的阻变型随机存储单元中，只以靠近中间电极介质的势垒高度小于靠近下电极介质的势垒高度为例对我们的发明思路进行了实例化。应该指出的是，基于通过非对称势垒来进行电流调整的其他任何变形，包括靠近中间电极介质的势垒高度大于靠近下电极介质的势垒高度，以及更多层隧穿势垒等等都将受本发明的涵盖。如上，通过调整构成非对称隧穿势垒层的材料的种类和厚度，可以获得预设的整流调制特性。为了验证上述理论的可行性，图7本发明实施例阻变型随机存储单元不同厚度下的SiO2Al2O3堆栈结构的电流测试曲线。此处固定了 Al2O3厚度为50A，而对SiO2的厚度进行了分裂，其等效氧化层厚度(EOT)也被标示在图中。比如对于SiO2 (IOA)/Al2O3(50A)， 如果Al2O3的介电常数为9. 3，那么其等效氧化层厚度约为EOT = 30A。从正反向电流曲线测试可以看出，不同的介质厚度的调整将产生不同的隧穿电流曲线。同时，在相同电压值但不同极性情况下(V，-V)，其电流差可以达到5个数量级的差值，因此完全能够满足选通管的整流特性。如图5的实验结果可以看出，通过选择不同的材料厚度，通过隧穿势垒的正向电流比反向电流大5个数量级。因此可以满足选择管的整流需求。对于在图I的交叉阵列中采用该新阻变型随机存储单元，则在选择通道上(从(1，
1)— (2，I))，则电流只需要经过在(1，1)处的I个隧穿势垒，而泄露通道(从(1，1) — (I,
2)— (2,2) — (2,1))路径上则需要经过四个隧穿势垒，泄露电流会被有效抑制，从而达到防止交叉阵列串扰的问题。作为一个具体实例，上文给出了采用双层隧穿势垒(图5)和三层隧穿势垒(图 6)做整流的新的阻变型随机存储单元的新结构，当然也可以采用更多层的隧穿势垒结构， 只要通过非对称隧穿势垒层实现对穿过阻变型随机存储单元的正、反向隧穿电流的整流调制，均应涵盖在本发明的范围之内。上述方案中，阻变存储部分其可以具有单极或双极性电阻转变特性。其上电极、 中间电极以及下电极的导电电极材料由至少一种或者多种以下材料构成金属材料W、Al、
01、六11、六8、卩11 11、11、13、？13、(0、]\10、11'、附，导电金属化合物 TiN、TaN、WN、Ir02、IT0、NiSi、 CoSi、IZO、YBCO, LaAlO3, SrRuO3, Si、多晶硅或者其它的导电电极材料；上述方案中，导电电极材料采用以下方法中的一种进行淀积电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控派射；电极材料的厚度为Inm 500nm。上述方案中，阻变存储部分的电阻转变功能层至少由一种或者多种以下材料或者对它们进行掺杂后形成，如 Ni0、Ti0x、Cu0x、Zr0x、Ta0x、A10x、Co0、Hf0x、Mo0x、Zn0、PCM0、LCM0、 SrTiO3> BaTi03、SrZr03> CuS, AgS, AgGeSe, CuIxSy, HfO2, SiO2, W0X、Y2O3, Si、以及有机材料；上述方案中，阻变存储部分的阻变功能层也可以通过改变功能层材料的相位予以实现(即常规的相变存储器)。因此，该功能材料亦可以包括各种可以发生相变的材料，比如 Ge2Sb2Te5(GST)，GeTe，GeTeC 等材料。上述方案中，阻变功能层的制备采用以下的方法中一种电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射；存储介质层的厚度为Inm 500nm。上述方案中，其非对称隧穿势垒层可以由单层、双层、以及多层介质层构成。其特点在于下电极一侧的势鱼高度和中间电极一侧的势鱼高度有一定的差异，这样在施加不同极性电压的时候其电流有比较大的差异。上述方案中，靠近中间电极的介质势垒高度可以小于靠近下电极的介质势垒高度 (如图3和图4所示)，也可以相反。其双层介质可以至少由两种以下材料形成。如由SiO2, SiON, Si3N4, HfO2, Al2O3, ZrO2, HfAlO, HfSiO, AlSiO, Ta2O5 等材料中的两种构成如 SiO2Al2O3, Si02/Hf02, Si0N/Hf02, Si0N/Al203，Al203/Hf02 等双层势垒，也可以构成 Si02/Hf02/Al203, SiON/HfO2Al2O3等三层或者多层势垒等。上述构成非对称势垒的材料制备可以采用以下的方法中一种电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射、氧化等；各层材料的厚度为O. 5nm 50nmo根据本发明的另一个方面，还提供了一种阻变型随机存储器。该存储器包括电阻读写单元、地址选择单元和若干个上文中阻变型随机存储单元。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种阻变型随机存储单元，其特征在于，该存储单元由上电极、阻变功能层、中间电极、非对称隧穿势垒层和下电极构成，其中上电极、阻变功能层和中间电极构成阻变存储部分，中间电极、非对称隧穿势垒层和下电极构成选通功能部分，阻变存储部分和选通功能部分共用中间电极，选通功能部分位于阻变存储部分的上方或下方；所述非对称隧穿势垒层由至少两种势垒高度存在差异的材料构成，以实现对穿过所述阻变型随机存储单元的正、反向隧穿电流的整流调制。
2.根据权利要求I所述的阻变型随机存储单元，其特征在于，构成所述非对称隧穿势垒层的各材料的种类和厚度由预设的整流调制特性确定，并且各材料的势垒高度自下至上单调递增或单调递减。
3.根据权利要求I所述的阻变型随机存储单元，其特征在于，在所述非对称隧穿势垒层高势垒材料的一侧，电极由低功函数导电材料构成；在所述非对称隧穿势垒层低势垒材料的一侧，电极由高功函数导电材料构成。
4.根据权利要求I所述的阻变型随机存储单元，其特征在于，所述势垒高度存在差异的材料为 SiO2, SiON, Si3N4, HfO2, Al2O3, ZrO2, HfAlO, HfSiO, AlSiO, Ta2O5 或 HfO20
5.根据权利要求4所述的阻变型随机存储单元，其特征在于，构成所述非对称隧穿势鱼层的各子层的厚度为O. 5nm 50nm ；所述非对称隧穿势垒层为 Si02/Si3N4, SiO2Al2O3j Si02/Hf02, Si0N/Hf02, Si0N/Al203, Al203/Hf02, Al203/Si02 或 Hf02/Si0N 层，或所述非对称隧穿势垒层为 Si02/Al203/Hf02，Si0N/Al203/Hf02 或 Si02/Si0N/Hf02 层。
6.根据权利要求4所述的阻变型随机存储单元，其特征在于，所述构成非对称隧穿势垒层的材料制备可以采用以下的方法中一种电子束蒸发、化学气相沉积、脉冲激光沉积、 原子层沉积、磁控溅射或氧化。
7.根据权利要求1-6中任一项所述的阻变型随机存储单元，其特征在于，所述阻变功能层的厚度为Inm 500nm ;所述阻变功能层为单层阻变材料、多层阻变材料或相变存储材料；所述阻变功能层的制备方法为以下方法中的一种或者多种电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射。
8.根据权利要求7所述的阻变型随机存储单元，其特征在于，所述单层阻变材料、多层阻变材料包括至少一种或两种以下材料或者以下材料经掺杂改性后形成的材料NiO、TiOx, CuOx, ZrOx, TaOx, AlOx, CoO、HfOx, MoOx, ZnO, PCMO, LCMO, SrTiO3> BaTiO3> SrZrO3、非晶硅或有机材料；所述相变存储材料包括至少一种以下材料=Ge2Sb2Te5, GeTe, GeTeC0
9.根据权利要求1-6中任一项所述的阻变型随机存储单元，其特征在于，所述上电极、中间电极和下电极的厚度为Inm 500nm ；所述上电极、中间电极和下电极的导电电极材料为以下材料中的一种或者多种W、Al、 Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir、Ni、TiN、TaN、WN、Ir02、ITO、NiSi、CoSi、IZ0、YBC0、 LaAlO3' SrRuO3> Si 或多晶硅；所述上电极、中间电极和下电极采用以下方法中的一种进行沉积电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射。
10. 一种阻变型随机存储器，其特征在于，该存储器包括电阻读写单元、地址选择单元和若干个权利要求1-9中任一项所述的阻变型随机存储单元，其中所述地址选择单元，与所述若干阻变型随机存储单元相连，用于选择进行操作的阻变型随机存储单元；所述电阻读写单元，与所述地址选择单元和所述若干阻变型随机存储单元相连，用于对所选择的阻变型随机存储单元进行置位、复位或编程操作。
全文摘要
本发明公开了一种阻变型随机存储单元及存储器。该存储单元由上电极、阻变功能层、中间电极、非对称隧穿势垒层和下电极构成，其中上电极、阻变功能层和中间电极构成阻变存储部分，中间电极、非对称隧穿势垒层和下电极构成选通功能部分，阻变存储部分和选通功能部分共用中间电极，选通功能部分可以位于阻变存储部分的上方或下方；非对称隧穿势垒层由至少两种势垒高度存在差异的材料构成，以实现对穿过阻变型随机存储单元的正、反向隧穿电流的整流调制。本发明引入非对称隧穿势垒层用于整流，从而实现电阻单元的选通操作。同时，由于非对称隧穿势垒层不用掺杂，不用高温退火，并且厚度较薄，因此有利于实现阻变型随机存储器进行三维高密度集成。
文档编号H01L45/00GK102610749SQ20111002694
公开日2012年7月25日 申请日期2011年1月25日 优先权日2011年1月25日
发明者刘明, 张满红, 王艳花, 霍宗亮, 龙世兵 申请人:中国科学院微电子研究所