专利名称：阻变存储器单元及其制造方法
技术领域：
本发明属于半导体集成电路及其制造技术领域，涉及一种阻变存储器单元及其制造方法。特别的，涉及一种能够利用与传统的CMOS工艺兼容的工艺制造的阻变存储器单元及其制造方法。
背景技术：
阻变存储器(RRAM)是一种利用电阻变化实现高速度(<5ns)、低操作电压(< IV)工作的新型非挥发性存储器，其具有高存储密度、易于集成等优点。RRAM器件的典型结构通常为电极-绝缘体-电极，即在两层电极之间加入一层具有阻变特性的介质薄膜材料，这些阻变材料一般是金属氧化物，常见的有NiO，Ti02, Hf02, Zr02, W03, Ta205等。 RRAM器件的工作方式是利用外加电压控制阻变材料的电阻值在高、低电阻态之间转换，以实现数据的写入和擦除。标准CMOS工艺是一种广泛应用于集成电路生产的制造工艺，一般利用光刻，刻蚀，注入，扩散等工艺形成图形和结构，实现器件功能。现有的CMOS制造工艺经过多年发展，具有技术成熟、通用性好、成品率高等优点。现有技术中已经存在多种制造阻变存储器的工艺，但是，传统的阻变存储器制造工艺都较为复杂，并且与现有的CMOS工艺不具有兼容性，因而不利于大规模制造高集成、高密度的阻变存储器芯片。此外，大规模集成存储器电路经常需要一个MOS管和一个阻变存储器串联形成的阻变存储器单元(ITlR)，或者由两个MOS管串联形成的CMOS反向器单元(ITlT)。传统的阻变存储器制造工艺是在钼电极上淀积阻变材料以生产阻变器件。但是，钼电极刻蚀难度高，导致对整体制造工艺要求高，工艺难度大。此外，钼电极材料昂贵，导致制造成本高。另外，现有技术中，阻变存储器单元的MOS管和阻变存储器分别采用不同的工艺和设备制造，因而需要两套不同的设备分别制造，导致制造成本难以降低。上述问题说明，现有的阻变存储器单元制造工艺无法实现大规模、低成本的制造阻变存储器单元，不能满足大规模工业生产的要求。
发明内容
本发明的目的是提供一种阻变存储器单元及其制造方法，通过对现有技术中的阻变存储器单元的结构改进，使得能够利用现有的CMOS工艺生产阻变存储器单元，从而节省生产成本。根据本发明的一个方面，提供了一种阻变存储器单元的制造方法，所述阻变存储器单元包括具有顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层的阻变存储器，以及具有源极、漏极和栅极的MOS管，所述方法包括下述步骤在一硅基衬底上进行P型掺杂；在所述硅基衬底上要形成阻变存储器的第二区域上进行P型掺杂或N型掺杂以形成底电极；在所述底电极上形成一层或多层金属氧化物材料以形成阻变层；在所述阻变层上淀积导电材料以形成顶电极；在所述硅基衬底上要形成MOS管的第一区域上淀积绝缘介质以形成栅介质层；在所述栅介质层上淀积导电材料以形成栅极；在所述第一区域的硅基衬底上进行N型掺杂以形成源极和漏极；在所述底电极和所述源极之间形成连接线，以连接所述底电极和所述源极。根据本发明的另一个方面，提供了一种阻变存储器单元的制造方法，所述阻变存储器单元包括具有顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层的阻变存储器，以及具有源极、漏极和栅极的MOS管，并且所述源极和所述底电极由N型掺杂硅一体形成为一共用区域，所述方法包括下述步骤在一硅基衬底上进行P型掺杂；在所述硅基衬底的要形成MOS管的区域上淀积绝缘介质以形成栅介质层；在所述栅介质层上淀积导电材料以形成栅极；在所述硅基衬底上进行N型掺杂以形成所述漏极和共用区域；在所述共用区域上形成一层或多层金属氧化物材料以形成阻变层；在所述阻变层上淀积导电材料以形成顶电极。其中，所述形成阻变层的步骤是在所述共用区域上淀积一层或多层金属氧化物材、料以形成阻变层。可选的，所述形成阻变层的步骤是在所述共用区域上淀积金属，然后在氧气中进行退火处理以形成所述金属氧化物材料层。其中，所述P型掺杂或N型掺杂的掺杂浓度为101° 1021cnT3。可选的，在所述形成阻变层的步骤之后，还包括对阻变层掺杂铝或钆的步骤。其中，所述金属氧化物材料包括氧化铪、氧化钛、氧化锆、氧化锌、氧化钨或氧化钽的其中之一或它们的组合。根据本发明的另一个方面，提供了一种阻变存储器单元，该阻变存储器单元包括阻变存储器，其包括顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层；M0S管，其包括源极、漏极和栅极，用于控制所述阻变存储器的数据的读取和写入；其中，所述阻变存储器的底电极由P型掺杂硅或N型掺杂硅形成，并且所述MOS管的源极通过一连接线连接到所述底电极。其中，所述P型掺杂硅或N型掺杂硅的掺杂浓度在101° IO21CnT3范围内。根据本发明的另一个方面，提供了一种阻变存储器单元，该阻变存储器单元包括阻变存储器，其包括顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层；M0S管，其包括源极、漏极和栅极，用于控制所述阻变存储器的数据的读取和写入；其中，所述源极和所述底电极由N型掺杂硅一体形成为一共用区域。其中，所述N型掺杂硅的掺杂浓度在101° IO21CnT3范围内。可选的，本发明的阻变存储器单元的阻变层中掺杂有铝或钆。所述阻变存储器单元的阻变层由包括氧化铪、氧化钛、氧化锆、氧化锌、氧化钨或氧化钽的其中之一或它们的组合在内的金属氧化物材料形成。与传统的阻变存储器制造工艺不同的是，根据本发明的阻变存储器单元采用硅基材料作为阻变存储器的底电极，从而使得阻变层的制造工艺与现有技术中的MOS管栅介质的制造工艺类似。这样，只需要对传统的CMOS工艺进行适当的微小改动就可以进行阻变存储器的生产和制造，并且同时保证阻变存储器的制造工艺与现有的CMOS工艺的兼容。另外，由于能够利用现有的CMOS工艺对阻变存储器单元中的阻变存储器的制造工艺进行改进，将能够容易的利用现有的CMOS工艺设备制造阻变存储器单元，从而能够大大降低制造成本，有利于大规模生产高密度高集成的阻变存储器芯片。进而，也能够采用相同的工艺和设备同时制造阻变存储器单元中的MOS管和阻变存储器，这样可以大大节省工艺时间，提闻了制造效率。此外，本发明的阻变存储器单元采用硅基材料作为阻变存储器的底电极，而没有采用现有技术中较昂贵的钼电极，因为降低了制造成本。
图I显示了本发明的阻变存储器单元的结构示意图；图2 图7显示了根据本发明第一实施例的阻变存储器单元的制造方法；其中图2显示了 MOS管沟道区和阻变存储器底电极的形成过程； 图3显示了阻变存储器阻变层及顶电极的形成过程；图4显示了 MOS管的栅介质层和栅极的形成过程；图5显示了 MOS管和阻变存储器的侧墙隔离的形成过程；图6显示了 MOS管的源极和漏极的形成过程；图7显示了阻变存储器单元的金属连线的形成过程；图8 图12显示了根据本发明第二实施例的阻变存储器单元的制造方法；其中图8显示了 MOS管的沟道区、栅介质层和栅极的形成过程；图9显示了 MOS管的侧墙隔离的形成过程；图10显示了 MOS管的漏极以及源极和阻变存储器底电极的共用区域的形成过程;图11显示了阻变存储器的阻变层和顶电极的形成过程；图12显示了阻变存储器单元的金属连线的形成过程。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式
并参照附图，对本发明进一步详细说明。金属氧化物的阻变现象是由其内部存在的细丝形导电通道的连通和断开导致的，其中导电通道是由氧空位缺陷排列而成。在外界电压的作用下，氧化物内部生成新的氧空位缺陷，从而导致了器件从高阻态到低阻态的转变。因此，阻变存储器的阻变层材料基本上使用的是金属氧化物材料，如NiO，Ti02，Hf02，Zr02，W03，Ta205等。现有的CMOS工艺中使用的栅介质通常采用金属氧化物材料。另一方面，MOS管的栅介质中缺陷越少越好，而阻变存储器的阻变层则希望有合适的缺陷浓度。针对这种情况，可以通过掺杂等手段在阻变层中引入缺陷而不影响MOS管的栅介质。因此，从理论上说，阻变存储器和CMOS可以使用相同种类的工艺来制造。下面详细介绍本发明的阻变存储器单元及其制造工艺。图I显示了本发明的阻变存储器单元的结构示意图。如图I所示，一个MOS管101和一个阻变存储器100的相互串联构成一串联结构单元(ITlR)，即本发明所述的阻变存储器单元。本发明中，MOS管与阻变存储器之间的串联连接可以采用多种方式实现，例如金属互连，扩展源漏极，衬底互连等实现二者之间的电连接。MOS管101用于实现对阻变存储器100的选通和控制。102为MOS管的源极，其电连接到阻变存储器100的底电极106，从而实现MOS管与阻变存储器之间的电连接。104为MOS管的栅极，其构成阻变存储器单元的字线，用于控制MOS管的开启和关闭。103为MOS管的漏极，其构成阻变存储器单元的位线，用于在MOS管开启时控制阻变存储器内存储数据的读取和写入。105为阻变存储器100的阻变层，通常由金属氧化物材料构成，如NiO，Ti02，Hf02, Zr02, W03, Ta205中的一种或多种组合等。106为阻变存储器的底电极。与现有技术中采用钼材料不同，本发明中的底电极106优选的采用硅基材料制造，例如本征硅或者掺杂硅等。107为阻变存储器的顶电极，该电极采用导电材料制造，如Ti、Pt、TiN, Cu、Al、Ni等，其中电极107接地。如上所述，本发明中的阻变存储器的底电极优选的采用硅基材料制作，因而能够容易的利用已有的CMOS工艺来制备阻变存储器的阻变层。现有技术中，阻变存储器的底电极通常采用钼电极，导致无法采用现有技术中的 CMOS工艺来制造阻变存储器。下面介绍本发明的阻变存储器单元的制造工艺。在本发明中，可以根据MOS管的栅介质制造工艺对阻变存储器的阻变层的制造工艺进行改进。这种改进例如是，在阻变层中引入缺陷(掺杂，或者在氢气氛中退火)，使阻变层比MOS管栅介质的厚度更厚。这样处理的目的是使得阻变层的电阻值的变化范围更大。这样改进后，在采用传统工艺制造CMOS管的同时，同时可以使用与CMOS管相同或类似的工艺来制造与CMOS管串联连接的阻变存储器，并保证两种制造工艺的兼容性。第一实施例下面参照图2到图7来介绍根据本发明第一实施例的阻变存储器单元的制造工艺流程。该工艺流程显示了在一硅基衬底上制备MOS管和阻变存储器的详细步骤。图7显示了根据本发明第一实施例的制造工艺形成的阻变存储器单元的结构示意图。如图7所示，阻变存储器单元I包括MOS管25和阻变存储器26及二者之间的连接线20，该连接线20实现MOS管25和阻变存储器26之间的电连接。所述连接线20用导电材料制成，优选的形成为金属线。MOS管25包括沟道区3，源极24，漏极16，栅介质层11，栅极12，栅侧墙隔离13，金属硅化物层17，位线18和字线19。阻变存储器26包括底电极8，阻变层9，顶电极10，侧墙隔离14，金属硅化物层17，金属接地线21。此外，在阻变存储器和MOS管之间以及各个阻变存储器单元之间还具有浅槽隔离5，以及在无器件结构区域具有绝缘填充物22。图7中，沟道区3位于所述MOS管25的第一区域3的中间部分，优选地为P型掺杂的硅，掺杂浓度为101° 1021cm_3，其在未偏置状态下呈现高电阻状态(载流子浓度很低)。源极24和漏极16的载流子浓度很高，优选地为N型掺杂的硅(通常掺杂磷元素)，掺杂浓度101° 1021cm_3。栅介质层11可以是氧化铪、氧化硅、氮化硅等绝缘介质。栅极12、位线18、字线19、连接线20及金属接地线21可以为铝、铜、重掺杂多晶硅、氮化钛等导电材料。侧墙隔离13、14可以为氧化硅等绝缘介质。金属硅化物层17优选的是硅与钼等金属的化合物，有利于形成欧姆接触，但不构成阻变存储器单元的必需组成部分。阻变存储器的底电极8可以是本征硅或掺杂硅，所述掺杂硅的掺杂可以为P型或N型，掺杂浓度为1019cm_3，但可以取101° 1021cm_3范围内的值。所述阻变层9可以为氧化铪、氧化钛、氧化错、氧化锌、氧化钨、氧化钽等金属氧化物材料或他们的组合，该阻变层的厚度可以为Inm lOOOnm。所述顶电极10可以为钼、钛、铜、铝、氮化钛、镍、钨、掺杂硅等导电材料。所述浅槽隔离5是在硅衬底上刻蚀出的槽，用于在阻变存储器和MOS管之间以及相邻阻变存储器单元之间形成隔离。绝缘填充物22为氧化硅等绝缘材料。下面参照图2到图7来介绍根据本发明第一实施例的阻变存储器单元的制造工艺流程。如图2所示，首先在硅基衬底2上通过离子注入法掺杂硼元素(包括BI+，B2+，B3+)形成对硅基衬底的P型掺杂，掺杂浓度(单位体积硅内的掺杂物数量，本实施例中即硼原子的数量)为101° IO21CnT3，优选的为IO17Cm'所述硅基衬底2包括MOS管所在的第一区域3 (P阱)和阻变存储器所在第二区域4。下一步，在阻变存储器单元之间及MOS管和阻变存储器之间采用刻蚀工艺形成浅槽隔离5，每个浅槽隔离5将阻变存储器单元的MOS管所在的第一区域3和阻变存储器所 在第二区域4分隔开。该步骤不构成本发明的阻变存储器单元制造工艺的必需步骤。可选的，也可以不执行该步骤，或者在后续的其他步骤之后再执行该步骤。下一步，对阻变存储器单元进行光刻，光刻后使得光刻胶6保护硅基衬底的第一区域3，然后使用离子注入工艺将等离子体7注入到硅基衬底的第二区域4的表面进行掺杂，由此形成阻变器件的底电极8。这里，等离子体7可以是硼等3价元素(P型掺杂)或磷等5价元素(N型掺杂)。本实施例中，掺杂浓度为IO19CnT3的值，但在101° IO21CnT3范围内的值均适用于本发明。下一步，参照图3，在底电极8上用物理气相沉积(PVD)或化学气相沉积(CVD)淀积一层或多层金属氧化物材料以形成阻变层9。所述金属氧化物材料包括氧化铪、氧化钛、氧化锆、氧化锌、氧化钨、氧化钽或者它们的组合。可选的，也可以在底电极8上淀积金属， 然后在氧气中退火(退火温度可以从200摄氏度到1500摄氏度，具体温度与选用的材料有关)形成上述金属氧化物材料层。阻变层9的厚度可以为l-1000nm。可选的，在形成阻变层9后，可以使用离子注入法向阻变层注入铝或钆，对阻变层进行掺杂提高其阻变特性。下一步，参照图3，在形成阻变层9后，在阻变层9上使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积钼、钛、铜、铝、氮化钛、镍、钨、掺杂硅等导电材料，从而在所述阻变层9上形成顶电极10。然后，采用光刻和刻蚀工艺形成阻变层9和顶电极10的规定图案，如图3所示。下一步，参照图4，在P阱区域3上使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积氧化铪、氧化硅、氮化硅等绝缘介质以形成栅介质层11，然后使用物理气相沉积(PVD)或化学气相沉积(CVD)在该栅介质层11上淀积铝、铜、重掺杂多晶硅、氮化钛等导电材料形成栅极12。然后，采用光刻和刻蚀工艺形成栅介质层11和栅极12的规定图案，如图4所
/Jn o下一步，参照图5，在MOS管的栅介质11、栅极12以及阻变存储器的阻变层9、顶电极10上使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积氧化硅等绝缘介质形成侧墙隔离13和14，然后采用光刻和刻蚀工艺形成侧墙隔离13和14的规定图案，如图5所示。该步骤不构成本发明的阻变存储器单元制造工艺的必需步骤。可选的，也可以不执行该步骤。下一步，参照图6，用光刻胶23保护阻变存储器所在第二区域，并用光刻胶保护栅极，使用离子注入工艺将等离子体15注入到第一区域3的硅基衬底表面进行N型掺杂，以形成MOS管的源极16和漏极24。本步骤中，掺杂元素例如是磷等5价元素,掺杂浓度为IOiciCnT3,但在IOltl IO21CnT3范围的取值均适用于本发明。在另一个可选实施例中，也可以取值为1014cnT3。
下一步，参照图7，在MOS管的源极16、漏极24、阻变存储器的底电极8上淀积金属(例如钼等)，然后使用退火等工艺形成金属硅化物层17。该步骤不构成本发明的阻变存储器单元制造工艺的必需步骤。也就是说，可以省略该步骤。下一步，参照图7，使用物理气相沉积(PVD)或化学气相沉积(CVD)在阻变存储器单元上方淀积绝缘填充物22，作为对器件的保护和隔离。这里，绝缘填充物22优选的采用氧化硅，但不限制于此。下一步，参照图7，使用光刻和刻蚀的工艺在绝缘填充物22的规定位置(与金属硅化物层17、栅极12、顶电极10对应的位置)上刻蚀出多个通孔，然后使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积导电材料来填充所述通孔，然后通过光刻、刻蚀以及化学机械平坦化(CMP)工艺形成位线18、字线19、连接线20及金属接地线21，如图7所示。这里，所述导电材料包括铝、铜、重掺杂多晶硅、氮化钛、钨或者它们的组合。最后，如图7所示，形成本发明的阻变存储器单元。第二实施例下面参照图8至图12来介绍根据本发明第二实施例的阻变存储器单元的制造工艺流程。该工艺流程显示了在一硅基衬底上制备MOS管和阻变存储器的详细步骤。图12显示了根据本发明第二实施例的制造工艺形成的阻变存储器单元的结构示意图。如图12所示，所述阻变存储器单元30包括MOS管47和阻变存储器48。MOS管的源极和阻变存储器的底电极一体形成为一共用区域50。MOS管47包括沟道区32，源极50 (与阻变存储器的底电极一体形成为共用区域50)，漏极39，栅介质层35，栅极36，栅侧墙隔离37，金属硅化物层46，位线42和字线43。阻变存储器48包括底电极50 (与MOS管的源极共用)，阻变层40，顶电极41，金属接地线44。此外，在阻变存储器单元之间还设置有浅槽隔离34，以及在无器件结构区域具有绝缘填充物45。沟道区32位于所述MOS管47的中间部分，优选地为P型掺杂的硅，掺杂浓度101° 1021cm_3，其在未偏置状态下呈现高电阻状态(载流子浓度很低)。MOS管的源极和阻变存储器的底电极一体形成的共用区域50和漏极39的载流子浓度很高，优选地为N型掺杂硅，掺杂浓度为1021cm_3。栅介质35为氧化铪、氧化硅、氮化硅等绝缘介质。栅极36、位线42、字线43及金属接地线44可以为铝、铜、重掺杂多晶硅、氮化钛等导电材料。侧墙隔离37可以为氧化硅等绝缘介质。金属硅化物层46优选的是硅与钼等金属的化合物，有利于形成欧姆接触，但不构成阻变存储器单元的必需组成部分。阻变层40形成为厚度在Inm IOOOnm内的金属氧化物材料层，所述金属氧化物材料包括氧化铪、氧化钛、氧化锆、氧化锌、氧化钨、氧化钽或他们的组合。顶电极41可以为钼、钛、铜、铝、氮化钛、镍、钨、掺杂硅等导电材料。浅槽隔离34是在硅衬底上刻蚀出的槽，其用于在相邻阻变存储器单元之间形成隔离。绝缘填充物45为氧化硅等绝缘材料。本实施例与第一实施例的阻变存储器单元的结构基本类似。其区别仅在于，在第一实施例中，MOS管的源极与阻变存储器的底电极是分开设置，二者之间通过连接线20实现电连接。本实施例中，MOS管的源极与阻变存储器的底电极一体形成为共用区域50，因而不需要另外设置连接线，简化了器件结构及制造工艺。图8至图12显示了本发明第二实施例的阻变存储器单元的制造工艺流程。如图8所示，首先在硅基衬底31上通过离子注入法掺杂硼元素(包括BI+，B2+，B3+)形成对硅基衬底的P型掺杂，形成P阱区域32 (位于栅介质层35下方的硅基衬底区域32的表面为MOS管的沟道区)。掺杂浓度为101° IO21CnT3，优选的为1017Cm_3。、
下一步，在阻变存储器单元之间采用刻蚀工艺形成浅槽隔离34，用来隔离出相邻的阻变存储器单元。该步骤不构成本发明的阻变存储器单元制造工艺的必需步骤。可选的，也可以不执行该步骤，或者在后续的其他步骤之后再执行该步骤。下一步，在硅基衬底的要形成MOS管的区域32 (P阱区域)上使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积氧化铪、氧化硅、氮化硅等绝缘介质以形成栅介质层35，然后使用物理气相沉积(PVD)或化学气相沉积(CVD)在该栅介质层35上淀积铝、铜、重掺杂多晶硅、氮化钛等导电材料形成栅极36。然后进行光刻和刻蚀工艺形成栅介质层35和栅极36的规定图案，如图8所示。下一步，参照图9，在MOS管的栅介质35和栅极36上使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积氧化硅等绝缘介质以形成侧墙隔离37，然后采用光刻和刻蚀工艺形成侧墙隔离的规定图案，如图9所示。该步骤不构成本发明的阻变存储器单元制造工艺的必需步骤。可选的，也可以不执行该步骤，或者在后续的其他步骤之后再执行该步骤。下一步，参照图10，用光刻胶保护栅极，使用离子注入工艺将等离子体38注入到硅基衬底的表面以进行N型掺杂，由此形成MOS管的漏极39以及MOS管源极和阻变存储器底电极的共用区域50。本实施例中,掺杂元素例如是磷等5价元素,掺杂浓度为1021cm_3,但在101° IO21CnT3范围内的取值均适用于本发明。下一步，参照图11，在共用区域50上用物理气相沉积(PVD)或化学气相沉积(CVD)淀积一层或多层金属氧化物材料以形成阻变层40。所述金属氧化物材料包括氧化铪、氧化钛、氧化错、氧化锌、氧化鹤、氧化钽或者它们的组合。可选的，也可以在共用区域50上淀积金属，然后在氧气中退火(退火温度可以从200摄氏度到1500摄氏度，具体温度与选用的材料有关)形成上述金属氧化物材料层。阻变层40的厚度可以为l-1000nm。可选的，在形成阻变层40后，可以对阻变层使用离子注入法注入铝或钆，对阻变层进行掺杂提高其阻变特性。下一步，参照图11，在形成阻变层40后，在阻变层40上使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积钼、钛、铜、铝、氮化钛、镍、钨、掺杂硅等导电材料，从而在所述阻变层40上形成顶电极41。然后，采用光刻和刻蚀工艺形成阻变层40和顶电极41的规定图案，如图11所示。下一步，参照图12，在MOS管的漏极39上方淀积金属(例如钼等)，然后使用退火等工艺形成金属硅化物层46。该步骤不构成本发明的阻变存储器单元制造工艺的必需步骤。也就是说，可以省略该步骤。下一步，使用物理气相沉积(PVD)或化学气相沉积(CVD)在阻变存储器单元上方淀积绝缘填充物45，作为对器件的保护和隔离。这里，绝缘填充物45优选的采用氧化硅，但不限制于此。下一步，使用光刻和刻蚀的工艺在绝缘填充物45的规定位置(与金属硅化物层46、栅极36、顶电极41对应的位置)上刻蚀出多个通孔，然后使用物理气相沉积(PVD)或化学气相沉积(CVD)淀积导电材料来填充所述通孔，然后然后通过光刻、刻蚀以及化学机械平坦化(CMP)工艺形成位线42、字线43及金属接地线44，如图12所示。这里，所述导电材料包括铝、铜、重掺杂多晶硅、氮化钛、钨或者它们的组合。显然，本发明第二实施例的阻变存储器单元的制造方法比第一实施例的制造方法省略若干步骤，因为减少了工艺步骤，节省了制造成本。 以上是对本发明的阻变存储器单元的结构及其制造工艺的详细描述。但是，本发明所属技术领域的熟练技术人员应该知道，可以根据上述步骤作出形式和内容方面的改变或变形，而不会偏离本发明所请求保护的范围。例如，根据工艺的便捷性及兼容性，可以改变阻变存储器和MOS管的形成顺序。也就是说，可以先制造阻变存储器和MOS管中的一个，然后制造另一个，也可以同时执行二者的制造流程。又例如，本发明中各个实施例涉及到的P型掺杂硅或N型掺杂硅的掺杂浓度虽然例示为10'IO19和102°cm_3，但是在101° IO21CnT3范围内的任意取值均适用于本发明。优选的，掺杂浓度控制在101° IO2W3范围内，例如可以取1018、1019、或IO20cnT3的值。实际上，当掺杂浓度低于IOiciCnT3时，会导致硅的导电性下降，当掺杂浓度高于IO21CnT3时，会导致掺杂工艺难度较高。此外，可以从现有CMOS工艺的多种方式中选择一种来制造本发明的阻变存储器，通常优先考虑最节省芯片面积的工艺形式。本发明的优点是，对现有CMOS工艺作微小改动即可生产阻变存储器单元。通过实施本发明的方法，可以使用所有拥有栅工艺的MOS生产设备就可以大规模的生产本发明的阻变存储器单元，而无需添置其他设备。因此，本发明的阻变存储器单元与CMOS工艺兼容，面积小，生产工艺简单，适合于大容量存储器的生产。本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
权利要求
1.一种阻变存储器单元的制造方法，所述阻变存储器单元包括具有顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层的阻变存储器，以及具有源极、漏极和栅极的MOS管，所述方法包括下述步骤 在一硅基衬底上进行P型掺杂； 在所述硅基衬底上要形成阻变存储器的第二区域上进行P型掺杂或N型掺杂以形成底电极； 在所述底电极上形成一层或多层金属氧化物材料以形成阻变层； 在所述阻变层上淀积导电材料以形成顶电极； 在所述硅基衬底上要形成MOS管的第一区域上淀积绝缘介质以形成栅介质层； 在所述栅介质层上淀积导电材料以形成栅极； 在所述第一区域的硅基衬底上进行N型掺杂以形成源极和漏极； 在所述底电极和所述源极之间形成连接线，以连接所述底电极和所述源极。
2.根据权利要求I所述的方法，所述形成阻变层的步骤是在所述底电极上淀积一层或多层金属氧化物材料以形成阻变层。
3.根据权利要求I所述的方法，所述形成阻变层的步骤是在所述底电极上淀积金属，然后在氧气中进行退火处理以形成所述金属氧化物材料层。
4.一种阻变存储器单元的制造方法，所述阻变存储器单元包括具有顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层的阻变存储器，以及具有源极、漏极和栅极的MOS管，并且所述源极和所述底电极由N型掺杂硅一体形成为一共用区域，所述方法包括下述步骤 在一硅基衬底上进行P型掺杂； 在所述硅基衬底的要形成MOS管的区域上淀积绝缘介质以形成栅介质层； 在所述栅介质层上淀积导电材料以形成栅极； 在所述硅基衬底上进行N型掺杂以形成所述漏极和共用区域； 在所述共用区域上形成一层或多层金属氧化物材料以形成阻变层； 在所述阻变层上淀积导电材料以形成顶电极。
5.根据权利要求4所述的方法，所述形成阻变层的步骤是在所述共用区域上淀积一层或多层金属氧化物材料以形成阻变层。
6.根据权利要求4所述的方法，所述形成阻变层的步骤是在所述共用区域上淀积金属，然后在氧气中进行退火处理以形成所述金属氧化物材料层。
7.根据前述权利要求任一项所述的方法，所述P型掺杂或N型掺杂的掺杂浓度为IOici 1021cnT3。
8.根据前述权利要求任一项所述的方法，在所述形成阻变层的步骤之后，还包括对阻变层掺杂铝或钆的步骤。
9.根据前述权利要求任一项所述的方法，所述金属氧化物材料包括氧化铪、氧化钛、氧化锆、氧化锌、氧化钨或氧化钽的其中之一或它们的组合。
10.一种阻变存储器单元，该阻变存储器单元包括 阻变存储器，其包括顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层； MOS管，其包括源极、漏极和栅极，用于控制所述阻变存储器的数据的读取和写入；其中，所述阻变存储器的底电极由P型掺杂硅或N型掺杂硅形成，并且所述MOS管的源极通过连接线连接到所述底电极。
11.根据权利要求10所述的阻变存储器单元，所述P型掺杂硅或N型掺杂硅的掺杂浓度在101° IO21CnT3范围内。
12.—种阻变存储器单元，该阻变存储器单元包括 阻变存储器，其包括顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层； MOS管，其包括源极、漏极和栅极，用于控制所述阻变存储器的数据的读取和写入； 其中，所述源极和所述底电极由N型掺杂硅一体形成为一共用区域。
13.根据权利要求12所述的阻变存储器单元，所述N型掺杂硅的掺杂浓度在IOltl IO21CnT3范围内。
14.根据权利要求10-13中任一项所述的阻变存储器单元，所述阻变层中掺杂有铝或钆。
15.根据权利要求10-13中任一项所述的阻变存储器单元，所述阻变层由包括氧化铪、氧化钛、氧化锆、氧化锌、氧化钨或氧化钽的其中之一或它们的组合在内的金属氧化物材料形成。
全文摘要
一种阻变存储器单元及其制造方法，该阻变存储器单元包括具有顶电极、底电极以及形成在所述顶电极和底电极之间的阻变层的阻变存储器，具有源极、漏极和栅极的MOS管。所述阻变存储器的底电极由硅基材料形成，并且所述MOS管的源极连接到所述底电极。本发明的阻变存储器单元能够利用传统的CMOS工艺及设备进行制造，因而能够简化工艺步骤，降低制造成本，便于大规模生产。
文档编号H01L21/265GK102738390SQ20111009096
公开日2012年10月17日 申请日期2011年4月12日 优先权日2011年4月12日
发明者刘力锋, 刘晓彦, 康晋锋, 张飞飞, 陈冰, 陈沅沙, 韩汝琦, 高滨 申请人:北京大学