专利名称：半导体辐射敏感装置及其制作方法
技术领域：
本发明涉及半导体传感器领域，具体涉及一种半导体辐射敏感装置及其制作方法。
背景技术：
半导体辐射敏感装置在核实验、空间探测、防生化、能谱分析等领域有广泛的应用；其主要包括面垒型敏感装置、结型敏感装置、硅漂移敏感装置(Silicon Drift Detector, SDD)等。面垒型敏感装置一般采用N型单晶硅片，并将金沉积在上面制成，故也常称为金硅面垒型敏感装置。它是利用金和半导体之间接触电势差，在半导体中形成没有自由载流子的耗尽层，即是敏感装置的灵敏区。结型敏感装置，如PIN型敏感装置结构类似结型半导体二极管，反向偏置形成全耗尽区。面垒敏感装置或结型敏感装置在接收到入射粒子或光子时，产生电子-空穴对，电子和空穴分别被不同的电极收集。SDD采用平面工艺，在硅片两表面制作特殊结构的电极，在适当的偏压下，使硅片处于全耗尽状态，并形成一个平行于上下表面、均勻的电场。当带电粒子或光子穿过该耗尽层时，会损失能量并产生电子-空穴对，其中空穴被附近的电极吸收，而电子则被电场强迫向另一方向漂移，有效地收集这些电子，就可以获得入射粒子的信息，如能量、位置、时间等。这几类敏感装置在工作时，辐射需要穿通敏感装置的金属电极/P型或N型掺杂层到达辐射敏感区域，而金属电极层、N型或P型掺杂层不产生有效信号而且会消耗一定的入射粒子的能量，被称为敏感装置死层。敏感装置死层的厚度直接限制了敏感装置的能量分辨率，和能量探测的下限。因此，如何降低敏感装置死层的厚度成为提高半导体辐射敏感装置能量分辨率、 降低能量探测下限的关键。现有技术的方案能量分辨率低、能量探测下限高。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是如何提高半导体辐射敏感装置(也称为半导体辐射探测器)的能量分辨率、降低能量探测下限。
发明内容
为了解决上述技术问题，本发明提供了一种半导体辐射敏感装置，包括至少一个辐射敏感单元，所述辐射敏感单元包括第一基体、第一柱状电极和第二柱状电极；所述第一基体包含第一表面和第二表面；所述第一柱状电极包含第一金属柱和环绕所述第一金属柱的N型掺杂硅；所述第二柱状电极包含第二金属柱和环绕所述第二金属柱的P型掺杂硅；所述第一柱状电极和所述第二柱状电极嵌在所述第一基体内部，并贯穿所述第一基体的第一表面和第二表面；所述第二金属柱为两个以上，且排列成正多边形；所述第一柱状电极位于所述正多边形的几何中心。
3
其中，所述辐射敏感单元还包括位于所述第一柱状电极和所述第二柱状电极的端面上的第一焊盘。其中，所述辐射敏感单元还包括与所述第一基体接合的第二基体；所述第二基体包含第一表面和第二表面；所述第二基体包含所述辐射敏感单元的信号处理电路、位于所述第二基体的第一表面或第二表面上的第二焊盘，所述第二焊盘与所述信号处理电路电连接；所述第二基体的第二焊盘与所述第一基体的第一焊盘接合。优选地，所述第二基体的第二焊盘与所述第一基体的第一焊盘键合。其中，所述第一基体和/或第二基体是硅衬底。其中，所述第一金属柱和/或第二金属柱是铜。其中，所述第二柱状电极含有构成正六边形的6个第二金属柱。其中，所述至少一个辐射敏感单元排列成阵列。本发明还提供了一种上述半导体辐射敏感装置的制作方法，包括以下步骤Si、提供第一基体，在第一基体上制作第一硅通孔和第二硅通孔；S2、在所述第一基体的第一硅通孔和第二硅通孔内分别制作第一柱状电极和第二柱状电极。在步骤S2之后还包括步骤S3、在所述第一基体的第一表面制作第一焊盘。在步骤S3之后还包括步骤S4、提供第二基体，在第二基体表面制作所述信号处理电路进行辐射敏感单元的信号处理，在所述第二基体表面制作第二焊盘，将第二焊盘连接信号处理电路，将所述第一基体与第二基体键合。(三)有益效果本发明具有以下有益效果本发明采用正多边形的第二柱状电极以及正多边形中心的第一柱状电极，使得在适当负偏压下全耗尽正多边形内部区域，并形成梯度电场，柱状电极表面小，敏感区域部分无需金属电极覆盖，进而可以实现薄的敏感装置死层厚度(最薄可达到自然氧化层厚度约几纳米)、较小的等效电容、较短的信号漂移过程；从而能提高能量分辨率、降低响应时间和降低能量探测下限。当所述正多边形为正六边形时效果最佳。
图Ia是本发明半导体辐射敏感装置的一个辐射敏感单元的俯视图；图Ib是沿图1的A1A2线的剖面图；图2是本发明的制作方法中步骤Sl的示意图；图3a 3g是制作柱状电极的示意图；图4是本发明的制作方法中步骤S3的示意图；图5是本发明的制作方法中步骤S4的示意图；图6是本发明的实施例三的方法流程图。其中，第一基体(或称第一晶圆)100 ；第一柱状电极110 ；第二柱状电极120 ；第一 TSV硅通孔111、第二 TSV硅通孔121 ；N型掺杂硅112 ；P型掺杂硅122 ；第一金属柱113 ； 第二金属柱123 ；第一焊盘114、124 ；第二基体(或称第二晶圆)200 ；氧化层300。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。实施例一如图1 图5所示，本发明提供了一种半导体辐射敏感装置，含有至少1个辐射敏感单元。辐射敏感单元如图1所示，包含有第一基体100、第一柱状电极110、第二柱状电极 120。所述第一基体100含有第一表面和第二表面；所述第一柱状电极110含有第一金属柱113和环绕第一金属柱的N型掺杂硅112 ；所述第二柱状电极120含有第二金属柱123和环绕第二金属柱的P型掺杂硅122 ；所述第一柱状电极110和所述第二柱状电极120嵌入第一基体内部，垂直贯穿所
述基体第一表面和第二表面；所述第二柱状电极120含有6个金属柱，呈正6边形排列；所述第一柱状电极110 位于所述第二柱状电极120所构成正6边形的中心，俯视效果如图Ia所示，沿正6边形任一过圆心径向剖面图如图Ib所示；工作状态下，第一柱状电极110与第二柱状电极120施加反向偏压，使正6边形内部区域全耗尽，第一柱状电极与第二柱状电极之间径向漂移电场。当辐射进入正6边形内部区域(除第一柱状电极之外)激发出电子-空穴对，电子和空穴对会沿径向电场分别到达第一柱状电极和第二柱状电极，形成信号。所述基体是硅衬底，电阻率大于1000 Ω · cm ；亦可以是其他半导体衬底；所述第一柱状电极的第一金属柱是铜，环绕第一金属柱的N型掺杂硅是磷(P)掺杂，也可以是其它元素掺杂；所述第二柱状电极的第二金属柱是铜，环绕第二金属柱的P型掺杂硅是硼(B)掺杂，也可以是其它元素掺杂。实施例二如图1 图5所示，本发明提供了一种半导体辐射敏感装置，含有至少1个辐射敏感单元、辐射敏感单元的信号处理电路，该信号处理电路是现有技术。辐射敏感单元如图5 所示，包含有第一基体100、第一柱状电极110、第二柱状电极120、第一焊盘114和124、第二基体200。第一基体100、第一柱状电极110、第二柱状电极120的结构与实施例一相同。所述第一焊盘114位于所述第一柱状电极110的一端，第一焊盘1 位于所述第二柱状电极120 —端；所述第二基体200位于所述第一基体100之上；所述第二基体200含有信号处理电路和第二焊盘(未示出)，所述第二焊盘与信号处理电路电连接，所述第二焊盘与所述第一焊盘接合，例如金属共晶键合，或焊接；优选的，所述第二基体是硅衬底，电阻率大于1000 Ω · cm ；亦可以是其他半导体衬底。实施例三如图1 图5所示，本发明提供了一种针对上述半导体辐射敏感装置设计的新的制作方法，包括步骤Si、提供第一晶圆100，在晶圆上制作第一 TSV硅通孔111和第二 TSV硅通孔121， 如图2所示。TSV硅通孔的制作具体如下涂覆光刻胶，光刻曝光，显影制作TSV硅通孔掩膜；深度反应离子(DRIE)刻蚀硅晶圆穿通，去除光刻胶。TSV硅通孔的制作也采用双面光刻、双面刻孔穿通的方法；亦可采用其他方法，如激光打孔等。S2、在所述第一晶圆的TSV硅通孔111和121分别制作第一柱状电极110和第二柱状电极120，如图3所示。柱状电极制作详细如下1、氧化所述第一晶圆，表面氧化层(二氧化硅)标记为300，如图3a所示；2、在第一晶圆正反面涂覆光刻胶，曝光显影，暴露出第二柱状电极所在的第二 TSV硅通孔，封闭第一柱状电极110所在的第一 TSV硅通孔111，如图 3b所示；3、腐蚀暴露出的第二柱状电极120所在的第二 TSV硅通孔121区域的二氧化硅， 包括表面、侧面的二氧化硅，去除光刻胶；扩散掺杂硼(B)，在第二 TSV硅通孔侧壁上形成P 型掺杂硅122，如图3c所示；4、氧化，如图3d所示；5、在第一晶圆正反面涂覆光刻胶，曝光显影，暴露出第一柱状电极110所在的第一 TSV硅通孔111，封闭第二柱状电极所在的第二 TSV硅通孔121，如图!Be所示；6、腐蚀暴露出的第一柱状电极110所在的第一 TSV硅通孔 111区域的二氧化硅，包括表面、侧面的二氧化硅，去除光刻胶；扩散掺杂磷(P)，在第一 TSV 硅通孔侧壁上形成N型掺杂硅112 ；然后退火激活，如图3f所示；7、在第一晶圆正、反面涂覆光刻胶，曝光暴露出第二柱状电极所在区域，腐蚀第二柱状电极120所在区域第二 TSV硅通孔121表面、侧壁的二氧化硅；去除光刻胶，电镀铜填充TSV硅通孔111和121，去除表面多余的二氧化硅层，如图3g所示；8、填充铜电镀，过程如下提供辅助晶圆，制作种子层金或铜，临时粘合辅助晶圆和所述第一晶圆，自底向上电镀填充TSV硅通孔111和TSV硅通孔 121，形成第一金属柱113和第二金属柱123。表面二氧化硅层的去除可以采用BHF腐蚀，亦可采用其他半导体常规腐蚀、刻蚀方法。9、在300摄氏度-600摄氏度氮气氢气气氛下合金退火，第一金属柱113与N型掺杂硅112形成欧姆接触，第二金属柱123与P型掺杂硅122 形成欧姆接触，最终制作成第一柱状电极和第二柱状电极。实施例四本发明提供了一种制作半导体辐射敏感装置的制作方法，包括与实施例三相同的步骤Sl与S2 ；S3、在所述第一晶圆的第一表面制作第一焊盘114、124，如图4所示。焊盘可以用物理气相沉积制作，亦可用电化学沉积方法制作。所述第一焊盘可以是集成电路制造领域常规焊盘或焊球，如铝焊盘，锡焊球等；也可以是微焊盘或3D封装领域的微凸点焊球 (Microbump)，如铜锡微凸点。实施例五与实施例四相同的步骤Sl S3 ；S4、提供第二晶圆200，在第二晶圆表面制作集成电路IC(即所述信号处理电路) 进行辐射敏感单元的信号处理，在所述第二晶圆表面制作第二焊盘，将第二焊盘连接集成电路IC。将所述第一晶圆与所述第二晶圆通过焊盘键合，如图5所示。所述第二晶圆200 的信号处理电路与所述第二焊盘可以在所述第二晶圆的同一表面，亦可在所述晶圆相对的两个表面。同一表面情况下，可以采用重新布线层互连；相对表面情况下，可以采用TSV硅通孔互连。其中，键合是指原子以“键”的方式联在一起形成分子的过程。键合的方式包括
6金属键合、晶体键合等。 以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种半导体辐射敏感装置，其特征在于，包括至少一个辐射敏感单元，所述辐射敏感单元包括第一基体、第一柱状电极和第二柱状电极；所述第一基体包含第一表面和第二表面；所述第一柱状电极包含第一金属柱和环绕所述第一金属柱的N型掺杂硅； 所述第二柱状电极包含第二金属柱和环绕所述第二金属柱的P型掺杂硅； 所述第一柱状电极和所述第二柱状电极嵌在所述第一基体内部，并贯穿所述第一基体的第一表面和第二表面；所述第二金属柱为两个以上，且排列成正多边形；所述第一柱状电极位于所述正多边形的几何中心。
2.如权利要求1所述的敏感装置，其特征在于，所述辐射敏感单元还包括位于所述第一柱状电极和所述第二柱状电极的端面上的第一焊盘。
3.如权利要求2所述的敏感装置，其特征在于，所述辐射敏感单元还包括与所述第一基体接合的第二基体；所述第二基体包含第一表面和第二表面；所述第二基体包含所述辐射敏感单元的信号处理电路、位于所述第二基体的第一表面或第二表面上的第二焊盘，所述第二焊盘与所述信号处理电路电连接； 所述第二基体的第二焊盘与所述第一基体的第一焊盘接合。
4.如权利要求3所述的敏感装置，其特征在于，所述第二基体的第二焊盘与所述第一基体的第一焊盘键合。
5.如权利要求3所述的敏感装置，其特征在于，所述第一基体和/或第二基体是硅衬底。
6.如权利要求1所述的敏感装置，其特征在于，所述第一金属柱和/或第二金属柱是铜。
7.如权利要求1所述的敏感装置，其特征在于，所述第二柱状电极含有构成正六边形的6个第二金属柱。
8.如权利要求1所述的敏感装置，其特征在于，所述至少一个辐射敏感单元排列成阵列。
9.一种权利要求1 8任一项半导体辐射敏感装置的制作方法，其特征在于，包括以下步骤51、提供第一基体，在第一基体上制作第一硅通孔和第二硅通孔；52、在所述第一基体的第一硅通孔和第二硅通孔内分别制作第一柱状电极和第二柱状电极。
10.如权利要求9所述的方法，其特征在于，在步骤S2之后还包括步骤S3、在所述第一基体的第一表面制作第一焊盘。
11.如权利要求10所述的方法，其特征在于，在步骤S3之后还包括步骤S4、提供第二基体，在第二基体表面制作所述信号处理电路进行辐射敏感单元的信号处理，在所述第二基体表面制作第二焊盘，将第二焊盘连接信号处理电路，将所述第一基体与第二基体键合。
全文摘要
本发明涉及半导体传感器领域，公开了一种半导体辐射敏感装置及其制作方法，该装置包括至少一个辐射敏感单元，辐射敏感单元包括第一基体、第一柱状电极和第二柱状电极；第一基体包含第一表面和第二表面；第一柱状电极包含第一金属柱和环绕第一金属柱的N型掺杂硅；第二柱状电极包含第二金属柱和环绕第二金属柱的P型掺杂硅；第一柱状电极和第二柱状电极嵌在第一基体内部，并贯穿第一基体的第一表面和第二表面；所述第二金属柱为两个以上，且排列成正多边形；所述第一柱状电极位于所述正多边形的几何中心。本发明可以实现薄的敏感装置死层厚度、较小的等效电容、较短的信号漂移过程；从而能提高能量分辨率、降低响应时间和降低能量探测下限。
文档编号H01L31/0352GK102214723SQ20111014570
公开日2011年10月12日 申请日期2011年6月1日 优先权日2011年6月1日
发明者马盛林 申请人:北京大学