专利名称：一种沟槽式半导体功率器件栅极导出设计制造方法
技术领域：
本发明属于微电子领域，涉及半导体功率器件，更具体涉及分离式半导体功率器件沟槽式MOSFET的设计及制作方法。
背景技术：
一种功率MOSFET有三个电极，分别是栅极、源极、漏极，根据栅电压的高低，控制源极与漏极的开启关断状态。沟槽式MOSFET作为近代新兴的功率M0SFET，是电流垂直流向的器件。在晶片表面制作MOSFET的源极和栅极的电极，背面制作MOSFET的漏极电极，有着高集成、低导通电阻的优点。沟槽式MOSFET的包含有元胞区和栅极总线导出区。一般位于芯片设计的中央区域，由若干重复性单元构成条状或网状平面结构，表面由接触孔填充金属引出成为MOSFET 的源极电极，相邻单元之间是沟槽式多晶硅栅。栅极总线导出区一般位于元胞区的外侧，将元胞区的多晶硅栅极连接至顶层金属构成MOSFET的栅极电极。传统制作沟槽式MOSFET的栅极总线导出区的方法，使用多晶硅掩模刻蚀的方法， 去除掉元胞区的露出沟槽的多晶硅，保留栅极总线导出区多晶硅和元胞区沟槽里的部分， 之后刻蚀介质隔离层形成接触孔，再填充金属，导出到表层构成栅电极。
发明内容
本发明的目的在于为了避免以上的不足，提供一种沟槽式半导体功率器件栅极导出设计制造方法。本发明所采用的技术方案是一种沟槽式半导体功率器件栅极导出设计制造方法，包含有元胞区和栅极总线导出区，元胞区一般位于版图设计的中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出一般位于元胞区的外侧，将元胞区多晶硅栅极引出至与顶层金属相连，低电阻单晶硅衬底层、高电阻单晶硅外延层，在外延层上形成的掺杂类型相异的阱区，沟槽式多晶硅栅，多晶硅栅两旁的源掺杂区，介质隔离层，顶部金属层，顶层金属通过穿过介质隔离层的金属通孔与源掺杂区连通，低电阻单晶硅衬底层、高电阻单晶硅外延层，沟槽式多晶硅栅，介质隔离层，顶部金属层，顶层金属穿过介质隔离层与沟槽式多晶硅栅连通，沟槽式多晶硅栅，包含一层多晶硅本体和一层硅化合物形成的栅介质隔离层。包括但不限于以下步骤
1)通过干法刻蚀形成沟槽；
2)在所述沟槽底部和侧壁进行牺牲氧化膜的生长和去除；
3)在所述沟槽底部和侧壁再进行栅介质层的生长；
4)在沟槽内进行栅极多晶硅的生长和刻蚀；
5)在沟槽之间的区域，以离子注入或扩散的方式进行掺杂；6)在整个结构的上方淀积二氧化硅为主要成分的介质隔离层；
7)在所述介质隔离层上通过干法刻蚀形成顶层金属与源掺杂区和多晶硅栅相连之接触孔；
8)金属填充接触孔，形成正面的源压焊点和栅的压焊点；
其中步骤2)、步骤3)所述之氧化膜和介质隔离层的生长，采用在高温炉管形成； 步骤4)所述之多晶硅淀积厚度约6000—10000埃，多晶回刻不使用掩模版，刻蚀之后多晶仅残留在沟槽内；
步骤5)所述之掺杂后，通常伴随有利用高温炉管推进的制作工序； 步骤6)所述之介质隔离层，一般掺杂硼或磷，厚度约2000—10000埃； 步骤7)所述之对介质隔离层的刻蚀包含涂覆光刻胶，进行光刻，显影和刻蚀； 步骤8)所述之金属填充，使用铜铝硅合金或者钨，以淀积或溅射的方式形成，其厚度约 1—6微米。在制作沟槽的掩模版的设计上，以若干0. 3-1. 5微米以下的小线宽沟槽代替 1. 5—10微米的大线宽沟槽，将栅极总线导出的多晶放到沟槽里，同时用若干小线宽沟槽代替单一大线宽沟槽设计。本发明的有益效果是充分利用沟槽式MOSFET工艺中多晶硅在刻蚀时被保留的特点制作栅极总线引出结构，将器件栅极总线导出区设计成线宽0. 3—2微米、与元胞区相似的沟槽结构，达到节省多晶刻板的目的；同时制作多条栅多晶硅的接触孔连线，以减少多晶硅栅极的电阻值，达到和原始设计相当的性能。
具体实施例方式一种沟槽式半导体功率器件栅极导出设计制造方法，包含有元胞区和栅极总线导出区，元胞区一般位于版图设计的中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出一般位于元胞区的外侧，将元胞区多晶硅栅极引出至与顶层金属相连，低电阻单晶硅衬底层、高电阻单晶硅外延层，在外延层上形成的掺杂类型相异的阱区，沟槽式多晶硅栅，多晶硅栅两旁的源掺杂区，介质隔离层，顶部金属层，顶层金属通过穿过介质隔离层的金属通孔与源掺杂区连通，低电阻单晶硅衬底层、高电阻单晶硅外延层，沟槽式多晶硅栅，介质隔离层，顶部金属层，顶层金属穿过介质隔离层与沟槽式多晶硅栅连通，沟槽式多晶硅栅，包含一层多晶硅本体和一层硅化合物形成的栅介质隔离层。包括但不限于以下步骤
1)通过干法刻蚀形成沟槽；
2)在所述沟槽底部和侧壁进行牺牲氧化膜的生长和去除；
3)在所述沟槽底部和侧壁再进行栅介质层的生长；
4)在沟槽内进行栅极多晶硅的生长和刻蚀；
5)在沟槽之间的区域，以离子注入或扩散的方式进行掺杂；
6)在整个结构的上方淀积二氧化硅为主要成分的介质隔离层；
7)在所述介质隔离层上通过干法刻蚀形成顶层金属与源掺杂区和多晶硅栅相连之接触孔；
8)金属填充接触孔，形成正面的源压焊点和栅的压焊点； 其中步骤2)、步骤3)所述之氧化膜和介质隔离层的生长，采用在高温炉管形成； 步骤4)所述之多晶硅淀积厚度约6000—10000埃，多晶回刻不使用掩模版，刻蚀之后多晶仅残留在沟槽内；
步骤5)所述之掺杂后，通常伴随有利用高温炉管推进的制作工序； 步骤6)所述之介质隔离层，一般掺杂硼或磷，厚度约2000—10000埃； 步骤7)所述之对介质隔离层的刻蚀包含涂覆光刻胶，进行光刻，显影和刻蚀； 步骤8)所述之金属填充，使用铜铝硅合金或者钨，以淀积或溅射的方式形成，其厚度约 1—6微米。 在制作沟槽的掩模版的设计上，以若干0. 3-1. 5微米以下的小线宽沟槽代替 1. 5—10微米的大线宽沟槽，将栅极总线导出的多晶放到沟槽里，同时用若干小线宽沟槽代替单一大线宽沟槽设计。
权利要求
1.一种沟槽式半导体功率器件栅极导出设计制造方法，包含有元胞区和栅极总线导出区，特征在于元胞区一般位于版图设计的中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极， 其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出一般位于元胞区的外侧，将元胞区多晶硅栅极引出至与顶层金属相连，低电阻单晶硅衬底层、高电阻单晶硅外延层，在外延层上形成的掺杂类型相异的阱区，沟槽式多晶硅栅，多晶硅栅两旁的源掺杂区，介质隔离层， 顶部金属层，顶层金属通过穿过介质隔离层的金属通孔与源掺杂区连通，低电阻单晶硅衬底层、高电阻单晶硅外延层，沟槽式多晶硅栅，介质隔离层，顶部金属层，顶层金属穿过介质隔离层与沟槽式多晶硅栅连通，沟槽式多晶硅栅，包含一层多晶硅本体和一层硅化合物形成的栅介质隔离层。
2.根据权利要求1所述的一种沟槽式半导体功率器件栅极导出设计制造方法，其特征在于包括但不限于以下步骤1)通过干法刻蚀形成沟槽；2)在所述沟槽底部和侧壁进行牺牲氧化膜的生长和去除；3)在所述沟槽底部和侧壁再进行栅介质层的生长；4)在沟槽内进行栅极多晶硅的生长和刻蚀；5)在沟槽之间的区域，以离子注入或扩散的方式进行掺杂；6)在整个结构的上方淀积二氧化硅为主要成分的介质隔离层；7)在所述介质隔离层上通过干法刻蚀形成顶层金属与源掺杂区和多晶硅栅相连之接触孔；8)金属填充接触孔，形成正面的源压焊点和栅的压焊点；其中步骤2)、步骤3)所述之氧化膜和介质隔离层的生长，采用在高温炉管形成；步骤4)所述之多晶硅淀积厚度约6000—10000埃，多晶回刻不使用掩模版，刻蚀之后多晶仅残留在沟槽内；步骤5)所述之掺杂后，通常伴随有利用高温炉管推进的制作工序；步骤6)所述之介质隔离层，一般掺杂硼或磷，厚度约2000—10000埃；步骤7)所述之对介质隔离层的刻蚀包含涂覆光刻胶，进行光刻，显影和刻蚀；步骤8)所述之金属填充，使用铜铝硅合金或者钨，以淀积或溅射的方式形成，其厚度约 1—6微米。
3.根据权利要求1所述的一种沟槽式半导体功率器件栅极导出设计制造方法，其特征在于在制作沟槽的掩模版的设计上，以若干0. 3-1. 5微米以下的小线宽沟槽代替1. 5-10微米的大线宽沟槽，将栅极总线导出的多晶放到沟槽里，同时用若干小线宽沟槽代替单一大线宽沟槽设计。
全文摘要
本发明涉及一种沟槽式半导体功率器件栅极导出设计制造方法，包含有元胞区和栅极总线导出区，元胞区一般位于版图设计的中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出一般位于元胞区的外侧，将元胞区多晶硅栅极引出至与顶层金属相连；节省多晶刻板；达到和原始设计相当的性能。
文档编号H01L21/28GK102315110SQ20111023019
公开日2012年1月11日 申请日期2011年8月12日 优先权日2011年8月12日
发明者陈智勇 申请人:科达半导体有限公司