专利名称：用于制造结构元件的方法和具有结构元件的半导体器件的制作方法
技术领域：
本发明涉及一种用于制造结构元件的方法和一种具有结构元件的半导体器件。
背景技术：
在半导体工业中历来力求更小的结构大小。为此必需的是，缩小所需的结构元件。 然而在此不允许无视公差限。为此增多地使用如下自调节的(selbstjustiert)制造方法 所述自调节的制造方法能够实现在同时满足要遵守的公差范围的情况下恰当处理对更小的结构的要求。来自针对自调节的结构元件的功率半导体技术的例子由DE 102004057237 Al公知。在其中描述了在栅极沟道晶体管的情况下用于通道(Kanal)/源极区域的接触孔，其中接触孔在两个沟道之间的台面区中以距沟道为限定的小距离来制造。这在此可以借助所谓的“间隔物(Spacer)”进行或者通过由热氧化产生的氧化层作为用于接触孔蚀刻的掩膜来进行。然而，公差在“间隔物”的情况下相对大，并且在氧化掩膜的情况下，尤其是在栅极沟道晶体管的情况下必须更深地制造栅极沟道，以便能够执行热氧化。
发明内容
本发明的任务是提供一种可替换的具有小的公差限的结构元件的制造方法和一种在半导体器件中的自调节的结构元件。本发明通过独立权利要求1和9来表征。本发明的扩展方案在从属权利要求中被找到。用于制造结构元件的方法的实施形式一般而言具有如下特征提供具有表面的半导体本体；在该表面处产生凹进部(Ausnehmung)，其中凹进部从半导体本体的表面在垂直于该表面的方向上延伸到半导体本体中，其中凹进部具有底部和至少一个侧壁；在该表面上和在该凹进部中产生第一辅助层，使得第一辅助层在该凹进部上方构造槽(Warme)，其中该槽具有槽底部和至少一个槽侧壁，所述至少一个槽侧壁对于半导体本体的表面有在20° 到80°的范围中的角度α ；在槽内部在槽底部处和在至少一个槽侧壁处产生第二辅助层， 其中第一辅助层和第二辅助层在相同的表面水平上构造共同的表面并且其中第二辅助层由不同于第一辅助层的材料制造；并且选择性地去除第一辅助层的未被第二辅助层覆盖的区域。槽侧壁的角度α的调整可以非常精确地被调整。通过角度α也可以非常精确地限定从凹进部出来延伸到半导体本体的表面上方的线段(Strecke)。由于第一辅助层和第二辅助层的材料不同，所以可以通过选择性地去除第一辅助层(基于在第一辅助层上的第二辅助层的保护作用)借助所调整的角度α非常精确地制造宽度和因此也可以非常精确地制造第一辅助层到半导体本体的表面上方的横向重叠。角度α的选择结合在半导体本体的表面上的第一辅助层的厚度在此允许调整第一辅助层到半导体本体的表面上方的非常小的横向重叠。这因此是具有小的公差限的自调节的方法，由此可以精确地调整距半导体本体中的凹进部的间隙(Beabstandimg)并且可以将该间隙保持得非常小。尤其适合的是根据所描述的方法制造的结构元件，以用作半导体器件的半导体本体的随后的进一步加工的掩膜层，诸如作为在蚀刻方法或者注入方法中的掩膜层。该方法的扩展方案规定，第一辅助层通过HDP工艺来产生。HDP工艺是气相中的材料的化学沉积方法，其同时对所沉积的材料具有溅射作用，也就是说所沉积的材料通过碰撞的粒子也又被去除，尤其是在所沉积的材料的出现的边缘处被去除，但是其中沉积率高于溅射率。由此，因此总体上在HDP工艺的情况下形成层生长。但是，所沉积的材料中的边缘得到展平，使得形成所沉积的材料在该边缘处的斜表面，尤其是以相对于主表面在35° 到50°的范围中的角度形成。因此，尤其是在HDP工艺的情况下需要防止已经出现的边缘、譬如凹进部的朝着半导体本体的表面的边缘由于HDP工艺的溅射作用引起的剥蚀。为此，在实施变形方案中例如在产生第一辅助层之前在半导体本体的表面上和在凹进部中产生相关联的保护层。在本方法的扩展方案中规定，通过将其他材料沉积在槽中来产生第二辅助层。因此，槽侧壁在其原始形状方面保持不变并且因此在随后的方法步骤中也仍旧具有相同的尺寸，尤其是具有相同的角度α，如在沉积第二辅助层之前。特别简单的制造变形方案是，第二辅助层完全填充该槽。尤其是当第一辅助层和第二辅助层的共同的表面通过CMP方法来制造时，首先可以整面地在该槽中并且也在第一辅助层上方制造第二辅助层，并且紧接着通过均勻的剥蚀非常精确地调整第一辅助层和第二辅助层的在相同的表面水平上的共同的表面。在所使用的CMP处理器的情况下，首先以机械方式进行剥蚀并且在最终阶段接着以化学方式进行剥蚀，其中化学剥蚀可以非常精确地在第一辅助层上结束。本方法的实施形式规定，在选择性地去除第一辅助层的未被第二辅助层覆盖的区域之后将第二辅助层从该槽中去除。当在半导体本体中产生沟道期间进行第二辅助层的去除时，这能特别简单地被实现。尤其是，在使用可利用与半导体本体相同的蚀刻介质来蚀刻的第二辅助层的材料的情况下，在将沟道蚀刻到半导体本体中时在没有附加开销的情况下可进行第二辅助层的去除。尤其是，在此由其他材料制造的第一辅助层用作沟道蚀刻工艺的掩膜。半导体器件的实施例具有如下结构特征具有表面的半导体本体；在半导体本体中的凹进部，其中凹进部从半导体本体的表面在垂直于该表面的方向上延伸到半导体本体中并且其中凹进部具有底部和至少一个侧壁；在半导体本体的表面上和在凹进部中的层， 其中该层在凹进部上方构造槽，该槽具有槽底部和至少一个槽侧壁，其中所述至少一个槽侧壁对于半导体本体的表面有在20°到80°的范围中的角度α，并且其中该层具有至少一个边界22，所述至少一个边界22从槽边界出发朝着半导体本体的表面延伸。在半导体本体的表面上的层通过槽侧壁的角度α自调节地被确定尺寸并且具有仅仅一个非常小的公差宽度。尤其是，这样能提供一种半导体元件，在该半导体元件中，该层从凹进部的侧壁出发到处于50nm直至150nm的范围中的线段χ上方覆盖半导体本体的表面。半导体器件的实施例可以规定，在半导体本体中构造如下沟道所述沟道具有从层的边界出发延伸到半导体本体中的至少一个沟道侧壁。
在该变形方案中，层被用作用于沟道蚀刻的掩膜层，或者随后的方法步骤、诸如注入，这能够实现非常精确的结构大小，尤其是能够实现凹进部距所制造的沟道的非常精确的并且小的距离。
图1以示意性横截面视图IA至IE ‘示出了用于制造结构元件的方法的各个示例性的方法步骤。图2以示意性横截面视图示出了在用于制造结构元件的方法中的另一方法步骤。图3以示意性横截面视图示出了具有自调节的结构元件的示例性半导体器件的部分。图4以示意性横截面视图示出了栅极沟道功率晶体管的部分。
具体实施例方式随后参照所附的附图更为详细地阐述了本发明的实施例。然而本发明并不限于具体描述的实施形式，而是可以以合适的方式被修改和被变换。在本发明的范围中的是，将一个实施形式的各个特征和特征组合与另一实施形式的特征和特征组合合适地组合，以便获得其他根据本发明的实施形式。在下文中参照附图更为详细地阐述本发明的实施例之前，要指出的是，附图中的相同的元件被配备有相同的或者类似的附图标记并且省去了对这些元件的重复描述。此外，这些附图不一定是比例正确的，更确切地说，重点在于基本原理的阐述。图IA示出了所提供的具有第一表面11的半导体本体10。半导体本体10可以由所有公知的半导体材料来制造，尤其是由硅来制造。根据应用情况，半导体本体10可以是η 掺杂的或者P掺杂的。尤其是，半导体本体10也可以包括具有沉积在其上的外延层的半导体衬底，其中半导体衬底和外延层可以不同地被掺杂。外延层接着会具有表面U。针对示例性地将半导体本体10用在功率半导体器件中、也就是说用在其中在两个电极之间可以施加直至数百伏特或者甚至数千伏特的电压的半导体器件中，通常这种半导体本体10由高掺杂的半导体衬底和沉积在该半导体衬底上的低掺杂的外延层组成。图IB示出了在半导体本体10的表面11上产生的凹进部12。该凹进部12在此从半导体本体10的表面11在垂直于该表面11的方向上延伸到半导体本体10中。该凹进部具有底部13和侧壁14。可以具有数纳米直至数微米的深度的凹进部12可以是在半导体本体10中的呈长形走向的沟道，或者但是也可以是在半导体本体中的逐点的加深部(punktuelle Vertiefimg)，其中这种逐点的加深部的形状在俯视图中例如可以是圆形的、方形的或者六边形的。在该凹进部中也可以构造半导体器件的其他功能元件。例如，在该凹进部中也可以制造电极，如例如在功率半导体器件中存在的那样。在这些情况下，例如通道控制电极(栅极电极)被构造在该凹进部中。附加地，也还可以在该凹进部中制造其他电极、诸如场板。图IC示出了在表面11上和在凹进部12中产生第一辅助层15之后的情形。第一辅助层15在此自己在凹进部12上方构造槽16，其中槽16具有槽底部17和槽侧壁18。槽侧壁18在此对于半导体本体10的表面11有角度α。该角度α可以具有在20°到80°的范围中的值。第一辅助层15在此由不同于半导体本体10的材料的材料来制造。例如，第一辅助层15的材料可以是电介质。尤其是，在此氧化物、诸如SiA是合适的。在此进行制造来使得槽16被构造在凹进部12上方并且产生所希望的角度α。槽侧壁18在此延伸到凹进部12的侧壁14的边缘上方和延伸到半导体本体10的表面11的被限定的线段χ上方。该线段χ通过所调整的角度α被限定并且例如可以在50nm到150nm 之间。线段χ在此也与辅助层15的层厚度相关。典型的层厚度在此例如在IOOnm到500nm 的范围中。第一辅助层15可以在凹进部12中直接地被产生在底部13处或者也被产生在凹进部12中的已经出现的功能元件上，诸如在已经提及的栅极电极上。第一辅助层15的制造例如可以通过HDP (High Density Plasma (高密度等离子体))工艺来进行。这种工艺是气相中的沉积方法与溅射方法的组合，在该溅射方法中材料被剥蚀，尤其是在出现的边缘处被剥蚀。通过这种HDP工艺能通过调整溅射功率和沉积率特别简单地实现具有角度α的斜的槽侧壁的构造。溅射功率的典型值例如在大约1000瓦特。在此，出现的表面例如用砷处理大约82秒、用氧处理大约234秒或者用SiH4处理大约 100 秒。图ID示出了在槽16中产生的第二辅助层20。第二辅助层20在此首先可以整面地在槽底部17、槽侧壁18上并且在第一辅助层15的表面处被产生。通常这通过在气相中的不同于第一辅助层15的材料的材料的沉积工艺来实现。作为第二辅助层20的材料例如考虑被掺杂的或者未被掺杂的多晶硅或者氮化物、譬如氮化硅。在整面的沉积之后，第二辅助层又从第一辅助层15的表面被去除，使得第二辅助层20仅仅还继续存在于槽16中。将第二辅助层20从第一辅助层15的表面去除例如可以通过化学机械抛光方法(CMP方法(￡hemisch_Mechanisches Polierverfahren))进行。在此，在第一方法步骤中以机械方式(诸如通过磨削和研磨)来去除第二辅助层20直至将近到第一辅助层15的表面上方。在CMP中的另一方法步骤中，接着最后通过化学蚀刻步骤将第二辅助层20完全从第一辅助层15的表面去除，由此在相同的表面水平上构造第一辅助层 15和在槽16中残留的第二辅助层20的共同的表面21并且在表面21处的壁边界23处形成在第一辅助层15与第二辅助层20之间的过渡部。第一辅助层15的表面在此可以用作蚀刻停止部(Aetzstopp)。可替换地，第二辅助层20的去除也可以通过各向同性的蚀刻方法来进行。残留的第二辅助层20可以仅部分地回填(verfuellen)槽16 (如所示的那样)，或者槽16也可以完全由第二辅助层20回填。接着，在图ID中所示的共同的表面21会连续地被构造到整个槽16上方。在图IE中示出了未被第二辅助层20覆盖的区域的第一辅助层15的选择性去除之后的情形。该选择性去除优选地通过相对于第二辅助层20的材料对第一辅助层15的材料进行选择性蚀刻来进行。“选择性”在此被理解为比例为至少10:1的两种不同材料的蚀刻率的关系。通过各向同性的蚀刻方法，在此可以将在表面21处的壁边界23处的从第一辅助层15到第二辅助层20的过渡部处的第一辅助层15近似垂直地朝着半导体本体表面 11蚀刻。由此，形成如下结构元件该结构元件由第一辅助层15和第二辅助层20组成并且该结构元件具有从在表面21处的槽边界23出发朝着半导体本体10的表面11延伸的边界22。边界22由于第二辅助层20的侵蚀也可以具有在槽边界23处的略微被倒角的形状， 使得在槽边界23处的边缘在第二辅助层20与边界22之间不是有为90°的角度β而是有更小的、通常在45°到90°之间的范围中的角度β、尤其是在75°到80°之间的范围中的角度β。在槽边界23处的这种被倒角的边缘在图IE ’的部分图示中示出。图2示出了本方法的实施形式，其中在产生第一辅助层15之前在半导体本体10 的表面11上并且在凹进部12中产生相关联的保护层25，使得在表面11处的到凹进部12 的侧壁14的边缘通过保护层25来覆盖。由此，半导体本体10的该边缘在用于沉积第一辅助层15的示例性的HDP工艺中被防止由于HDP工艺的溅射效应引起的剥蚀。图3示出了本方法的实施例，其中在层15作为掩膜层的半导体本体10中产生沟道30。沟道30在此可以借助各向异性的蚀刻工艺来产生，其中在示例性的硅半导体本体和多晶硅作为第二辅助层20的材料的情况下，第二辅助层20随着各向异性地蚀刻沟道30同样被一起蚀刻并且因此被去除，使得槽底部17和槽侧壁18露出。在图4中示出了半导体器件的例子，该半导体器件具有栅极沟道作为凹进部12。 在该栅极沟道12中，在下部区域中构造场电极36，该场电极36与半导体本体10通过场电介质37分开。在栅极沟道12的上部区域中，与场电极36绝缘地布置有通道控制电极35。 通道控制电极35与构造在半导体本体10中的通道区38通过栅极电介质41、例如SiO2栅极电介质被分开。栅极电介质比场电介质更薄得被构造。通道区38沿着栅极沟道12处于在半导体本体10中构造的源极区39与相邻于场电极36的漏极区40之间。在通道控制电极35之上，在栅极沟道12中布置有在栅极沟道12上方构造槽16的层15。槽16在此包括槽底部17和槽侧壁18，所述槽侧壁18对于半导体本体10的表面11有在20°到80°的范围中、尤其是在大约40°到45°的范围中的角度α。层15通过边界22形成边界。从槽边界23出发，边界22朝着半导体本体10的表面11延伸。从栅极沟道12的侧壁出发，在例如在50nm到150nm的范围中的线段χ上，层15遮盖半导体本体10的表面11。在该半导体器件中，如在图4的例子中所示出的那样，在该半导体本体10中可以构造沟道30。沟道30在此具有沟道侧壁42，该沟道侧壁42从层15的边界22出发延伸到半导体本体10中。在沟道30中可以布置用于源极区39和通道区38的共同的连接电极。针对在源极和漏极之间设置大约20伏特直至数百伏特的电压的应用，半导体器件的在图4中部分地示出的实施例是MOS场效应晶体管。层15可以利用前面所描述的方法来制造并且用作用于制造接触孔沟道30的掩膜层。通过自调节的所制造的层15实现了接触孔沟道30距栅极沟道12的非常小的间隙。由此与目前的距离相比可以明显减小节距、即在两个平行布置的栅极沟道12之间的距离。例如，目前的解决方案处于大约950nm的节距的情况下，这通过在两个栅极沟道之间必须安置用于源极/通道区连接部的接触孔引起。通过自调节的掩膜层15可以将节距减小到例如750nm。因此，也能将用于MOSFET的通道设计得更短，因为场没有这样强烈地渗入到通道区中。此外，所介绍的用于制造结构元件的方法步骤可以在没有大的附加开销的情况下被实施在现有的用于制造栅极沟道晶体管的方法中。
权利要求
1.一种用于在半导体本体的表面上制造结构元件的方法，其具有如下特征-提供具有表面(11)的半导体本体(10)，-在表面(11)处产生凹进部(12)，其中凹进部(12)从半导体本体(10)的表面(11)在垂直于表面(11)的方向上延伸到半导体本体(10)中，其中凹进部(12)具有底部(13)和至少一个侧壁(14)，-在表面(11)上和在凹进部(12)中产生第一辅助层(15)，使得第一辅助层(15)在凹进部(12)上方构造槽(16)，其中槽(16)具有槽底部(17)和至少一个槽侧壁(18)，所述至少一个槽侧壁(18)对于半导体本体(10)的表面(11)有在20°到80°的范围中的角度α，-在槽(16)内部在槽底部(17)处和在至少一个槽侧壁(18)处产生第二辅助层(20)， 其中第一辅助层(15)和第二辅助层(20)在相同的表面水平上构造共同的表面(21)并且其中第二辅助层(20)由不同于第一辅助层(15)的材料制造，以及-选择性地将第一辅助层(15)的未被第二辅助层(20)覆盖的区域去除。
2.根据权利要求1所述的方法，其中，第一辅助层(15)通过HDP工艺来产生。
3.根据权利要求2所述的方法，其中，在产生第一辅助层(15)之前，在半导体本体(10) 的表面(11)上和在凹进部(12)中产生相关联的保护层(25)。
4.根据上述权利要求之一所述的方法，其中，第二辅助层(20)通过将其他材料沉积在槽(16)中来产生。
5.根据权利要求4所述的方法，其中，第二辅助层(20)完全填充槽(16)。
6.根据权利要求5所述的方法，其中，通过CMP方法制造第一和第二辅助层(15，20)的共同的表面(21)。
7.根据上述权利要求之一所述的方法，其中，在选择性地去除第一辅助层(15)的未被第二辅助层(20)覆盖的区域之后将第二辅助层(20)从槽(16)中去除。
8.根据权利要求7所述的方法，其中，在半导体本体(10)中产生沟道(30)期间进行第二辅助层(20)的去除。
9.一种半导体器件，其具有-具有表面(11)的半导体本体(10)，-在半导体本体(10)中的凹进部(12)，其中凹进部(12)从半导体本体(10)的表面 (11)在垂直于表面(11)的方向上延伸到半导体本体(10 )中，并且其中凹进部(12 )具有底部(13)和至少一个侧壁(14)，-在半导体本体(10)的表面(11)上和在凹进部(12)中的层(15)，其中所述层(15)在凹进部(12)上方构造槽(16)，所述槽(16)具有槽底部(17)和至少一个槽侧壁(18)，其中至少一个槽侧壁(18)对于半导体本体(10)的表面(11)有在20°到80°的范围中的角度 α ,-其中所述层(15)具有从槽边界(23)出发朝着半导体本体(10)的表面(11)延伸的至少一个边界(22)。
10.根据权利要求9所述的半导体器件，其中，所述层(15)从凹进部(12)的侧壁(14) 出发到在50nm直至150nm的范围中的线段χ上方覆盖半导体本体(10)的表面(11)。
11.根据权利要求9或10所述的半导体器件，其中，在半导体本体(10)中构造沟道 (30)，所述沟道(30)具有从所述层(15)的边界(22)出发延伸到半导体本体(10)中的至少一个沟道侧壁(42)。
全文摘要
本发明涉及用于制造结构元件的方法和具有结构元件的半导体器件。根据本发明的方法具有如下特征提供具有表面的半导体本体；在表面处产生凹进部，其中凹进部从半导体本体的表面在垂直于表面的方向上延伸到半导体本体中并且具有底部和至少一个侧壁；在表面上和在凹进部中产生第一辅助层，使得第一辅助层在凹进部上方构造槽，其中槽具有槽底部和对于半导体本体的表面有在20°到80°的范围中的角度α的至少一个槽侧壁；在槽内部在槽底部处和在至少一个槽侧壁处产生第二辅助层，其中第一辅助层和第二辅助层在相同的表面水平上构造共同的表面并且第二辅助层由不同于第一辅助层的材料制造；以及选择性去除第一辅助层的未被第二辅助层覆盖的区域。
文档编号H01L29/06GK102412264SQ201110281238
公开日2012年4月11日 申请日期2011年9月21日 优先权日2010年9月21日
发明者珀尔兹尔 M. 申请人:英飞凌科技奥地利有限公司