专利名称：半导体的制造方法
半导体的制造方法技术领域
本发明是有关于一种半导体的制造方法。
背景技术：
随着半导体技术的进步，元件的尺寸不断缩小，因此，为了防止相邻的元件之间发生短路的现象，元件与元件之间的隔离也愈显重要。目前常使用的隔离技术为浅沟渠隔离结构(Shallow Trench Isolation, STI)制程。
传统浅沟渠隔离结构是在半导体基底中形成沟渠，再于此沟渠中填入氧化物以形成用以隔离元件的隔离层。然而，由于沟渠的深宽比(aspect ratio)越来越大，伴随的问题就是填入沟渠内的氧化物会有沟填不完全的现象。也就是在填沟过程中，隔离层中会产生孔洞，使得最后所形成的浅沟渠隔离结构内有孔洞。这些孔洞会降低或破坏浅沟渠隔离结构的隔离能力，导致元件漏电流或元件可靠度变差等相关问题。发明内容
本发明提供一种半导体的制造方法，适于制作具有高深宽比的隔离结构。
本发明提供一种半导体的制造方法。在半导体基底上形成绝缘层。移除部分绝缘层，以形成多个隔离结构以及位在隔离结构之间的网状开口，其中网状开口暴露出半导体基底。进行选择性成长的方法，透过由网状开口暴露的半导体基底的表面成长半导体层，使得隔离结构位在半导体层中。
在本发明的一实施例中，上述的绝缘层包括氧化物。
在本发明的一实施例中，上述的移除部分绝缘层的方法包括以下步骤。首先，在绝缘层上形成图案化掩模层。接着，透过图案化掩模层为掩模，移除部分绝缘层。
在本发明的一实施例中，上述的图案化掩模层包括氮化物。
在本发明的一实施例中，上述的半导体层的形成方法包括以下步骤。首先，经由选择性成长的方法，使半导体层填满网状开口且覆盖位在隔离结构上的图案化掩模层。接着， 透过图案化掩模层为终止层，对半导体层进行平坦化制程，以暴露出图案化掩模层。然后， 移除图案化掩模层。
在本发明的一实施例中，上述的平坦化制程的方法包括化学机械研磨制程。
在本发明的一实施例中，上述的移除图案化掩模层的方法包括剥除制程。
在本发明的一实施例中，上述的各隔离结构的深宽比大于10。
在本发明的一实施例中，上述的各隔离结构的宽度介于20nm至30nm之间。
在本发明的一实施例中，上述的各隔离结构的高度介于200nm至300nm之间。
在本发明的一实施例中，上述的半导体基底包括嘉晶娃基底。
在本发明的一实施例中，上述的选择性成长的方法包括选择性硅成长制程。
在本发明的一实施例中，上述的半导体层包括磊晶硅层。
基于上述，在本发明的半导体的制造方法中，是透过图案化绝缘层的方式来形成隔离结构，再透过选择性成长的方法来形成位在隔离结构周围的半导体层，使得隔离结构位在半导体层中。由于在此方法中无须进行沟渠的沟填步骤，故能避免因沟渠的深宽比过高所导致的沟填不完全的问题。因此，本发明的半导体的制造方法具有简单的步骤且符合半导体元件的尺寸微缩趋势，使得隔离结构具有良好的隔离能力，进而提升半导体元件的可靠度与效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1A至图1E为依照本发明的一实施例的一种半导体的制造方法的上视流程示意图。
图2A至图2E分别为沿图1A至图1E的1-1 ’线的剖面示意图。
主要元件符号说明
100 :基底
110 :绝缘层
120 :图案化掩模层
130 :隔离结构
140 :网状开口
150 :半导体层
W 览度
h:高度
SGP :选择性成长的方法具体实施方式
图1A至图1E为依照本发明的一实施例的一种半导体的制造方法的上视流程示意图，以及图2A至图2E分别为沿图1A至图1E的1_1’线的剖面示意图。请同时参照图1A 与图2A，首先，在半导体基底100上形成绝缘层110。在本实施例中，半导体基底100例如是磊晶硅基底。绝缘层110的材料例如是氧化物，其形成方法例如是化学气相沉积制程。
请同时参照图1B与图2B，然后，移除部分绝缘层110，以形成多个隔离结构130以及位在隔离结构130之间的网状开口 140，其中网状开口 140暴露出半导体基底100。在本实施例中，移除部分绝缘层110的方法例如是包括以下步骤。首先，在绝缘层110上形成图案化掩模层120。接着，透过图案化掩模层120为掩模，移除部分绝缘层110。换言之，藉由图案化绝缘层110的方式来形成隔离结构130。在本实施例中，图案化掩模层120的材料例如是氮化物，其例如是由多个条状图案所构成。移除部分绝缘层110的方法例如是干式蚀刻制程或湿式蚀刻制程。在本实施例中，隔离结构130例如是具有高深宽比，诸如大于10的深宽比,举例来说，隔离结构130的宽度w例如是介于20nm至30nm之间，以及隔离结构130 的高度h例如是介于200nm至300nm之间。隔离结构130例如是具有矩形顶面的长方柱。 网状开口 140与隔离结构130具有互补形状，换言之，网状开口 140是由位在隔离结构130 之间且围绕隔离结构130的空间所构成，诸如具有如图1B以内虚线与外虚线之间所表示的上视形状(即点所表示的形状)。当然，在其他实施例中，隔离结构130与网状开口 140也可以具有其他形状。
请同时参照图1C与图1D以及与图2C与图2D，而后，进行选择性成长的方法SGP， 透过由网状开口 140暴露的半导体基底100的表面成长半导体层150，使得隔离结构130位在半导体层150中。在本实施例中，半导体层150的形成方法包括以下步骤。首先，如图1C 与图2C所示，经由选择性成长的方法SGP，使半导体层150填满网状开口 140且覆盖位在隔离结构130上的图案化掩模层120。在本实施例中，选择性成长的方法SGP例如是选择性硅成长制程，半导体层150例如是磊晶硅层。接着，如图1D与图2D所示，透过图案化掩模层 120为终止层，对半导体层150进行平坦化制程，以暴露出图案化掩模层120。在本实施例中，平坦化制程例如是化学机械研磨制程。特别一提的是，进行平坦化制程可以避免半导体层150覆盖图案化掩模层120，以确保被隔离结构130对半导体层150具有隔离作用，且使半导体层150具有平坦表面。再者，由于半导体层150是透过选择性成长的方法SGP由半导体基底100的表面生长，因此半导体层150实质上可视为半导体基底100的延伸。也就是说，半导体层150实质上作为已形成有隔离结构130的半导体基底，用以在后续制程中形成元件。半导体层150的材料例如是与半导体基底100相同，诸如半导体基底100为磊晶娃基底，以及半导体层150为嘉晶娃层。
请同时参照图1E与图2E，接着，移除图案化罩层120。在本发明的一实施例中，移除图案化掩模层120的方法例如是剥除制程。特别一提的是，在本实施例中，由于图案化掩模层120作为后续对半导体层150进行平坦化制程时的蚀刻终止层，因此会在进行完平坦化制程，才移除图案化掩模层120。然而，在其他实施例中，也可以在形成隔离结构130后， 也就是进行图1B与图2B所示的步骤后，就移除图案化掩模层120。换言之，在一实施例中， 也可以藉由调整选择性成长的方法SGP的参数，使生长半导体层150生长在隔离结构130 之间而不会覆盖隔离结构130的顶部，如此一来可省略半导体层150的平坦化步骤。
随着半导体元件尺寸的微缩，用以隔离元件的隔离结构尺寸亦随之缩小而具有高深宽比。因此，在制作隔离结构的传统制程中，遭遇填入高深宽比的沟渠内的绝缘材料有沟填不完全的问题，使得最后所形成的浅沟渠隔离结构内会有孔洞产生，而导致半导体元件的可靠度与效能降低。在本实施例的半导体的制造方法中，是先对半导体基底100上的绝缘层110进行图案化，以形成多个隔离结构130以及位在隔离结构130之间且暴 露半导体基底100的网状开口 140，接着利用选择性成长的方法SGP由经网状开口 140暴露的半导体基底100的表面生长半导体层150，使得隔离结构130位在由半导体基底100延伸的半导体层150中。也就是说，相较于传统是在半导体基底中形成沟渠，再于沟渠中填入氧化物以形成隔离结构，本实施例是先透过图案化绝缘层的方式来形成隔离结构，再透过选择性成长的方法来形成位在隔离结构周围的半导体层，使得隔离结构位在半导体层中。如此一来，具有隔离结构在其中的半导体层实质上作为后续用以形成元件的半导体基底。在本实施例的半导体的制造方法中，无需将绝缘材料填入用以形成隔离结构的沟渠内，故能避免因沟渠的深宽比过高所导致的沟填不完全问题，进而避免因隔离结构内有孔洞所导致的半导体元件效能下降等缺点。换言之，本实施例的半导体的制造方法可以简单的制程轻易地形成具有高深宽比且结构完整的隔离结构。因此，本实施例的半导体的制造方法符合半导体元件的尺寸微缩趋势，使得隔离结构具有良好的隔离能力，进而提升半导体元件的可靠度与效倉泛。
综上所述，在本发明的半导体的制造方法中，是先对半导体基底上的绝缘层进行图案化，以形成多个隔离结构与位在隔离结构之间且暴露半导体基底的网状开口，再利用选择性成长的方法由经网状开口暴露的半导体基底的表面生长半导体层，使得隔离结构位在由半导体基底延伸的半导体层中。如此一来，具有隔离结构在其中的半导体层实质上作为后续用以形成元件的半导体基底。由于在此方法中无须进行沟渠的沟填步骤，故能避免因沟渠的深宽比过高所导致的沟填不完全的问题。因此，本发明的半导体的制造方法具有简单的步骤且符合半导体元件的尺寸微缩趋势，使得隔离结构具有良好的隔离能力，进而提升半导体元件的可靠度与效能。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所 属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定的为准。
权利要求
1.一种半导体的制造方法，其特征在于包括在半导体基底上形成绝缘层；移除部分所述绝缘层，以形成多个隔离结构以及位在所述隔离结构之间的网状开口，其特征在于所述的网状开口暴露出所述半导体基底；以及进行选择性成长的方法，透过由所述网状开口暴露的所述半导体基底的表面成长半导体层，使得所述隔离结构位在所述半导体层中。
2.根据权利要求1所述的半导体的制造方法，其特征在于，所述绝缘层包括氧化物。
3.根据权利要求1所述的半导体的制造方法，其特征在于，移除部分所述绝缘层的方法包括在所述绝缘层上形成图案化掩模层；以及透过所述图案化掩模层为掩模，移除部分所述绝缘层。
4.根据权利要求3所述的半导体的制造方法，其特征在于，所述图案化掩模层包括氮化物。
5.根据权利要求3所述的半导体的制造方法，其特征在于，所述半导体层的形成方法包括经由所述选择性成长的方法，使所述半导体层填满所述网状开口且覆盖位在所述隔离结构上的所述图案化掩模层；透过所述图案化掩模层为终止层，对所述半导体层进行平坦化制程，以暴露出所述图案化掩模层；以及移除所述图案化掩模层。
6.根据权利要求5所述的半导体的制造方法，其特征在于，所述平坦化制程的方法包括化学机械研磨制程。
7.根据权利要求5所述的半导体的制造方法，其特征在于，移除所述图案化掩模层的方法包括剥除制程。
8.根据权利要求1所述的半导体的制造方法，其特征在于，各所述隔离结构的深宽比大于10。
9.根据权利要求1所述的半导体的制造方法，其特征在于，各所述隔离结构的宽度介于20nm至30nm之间。
10.根据权利要求1所述的半导体的制造方法，其特征在于，各所述隔离结构的高度介于200nm至300nm之间。
11.根据权利要求1所述的半导体的制造方法，其特征在于，所述半导体基底包括磊晶硅基底。
12.根据权利要求11所述的半导体的制造方法，其特征在于，所述选择性成长的方法包括选择性硅成长制程。
13.根据权利要求11所述的半导体的制造方法，其特征在于，所述半导体层包括磊晶娃层。
全文摘要
一种半导体的制造方法。在半导体基底上形成绝缘层。移除部分绝缘层，以形成多个隔离结构以及位在隔离结构之间的网状开口，其中网状开口暴露出半导体基底。进行选择性成长的方法，透过由网状开口暴露的半导体基底的表面成长半导体层，使得隔离结构位在半导体层中。
文档编号H01L21/762GK103021923SQ20111035476
公开日2013年4月3日 申请日期2011年10月25日 优先权日2011年9月21日
发明者苏国辉, 陈逸男, 刘献文 申请人:南亚科技股份有限公司