专利名称：金属互连结构的制作方法
技术领域：
本发明涉及半导体制造领域，特别是涉及一种金属互连结构的制作方法。
背景技术：
半导体制作工艺中常规的金属互连结构的制作方法包括:在形成有半导体元件的半导体衬底上淀积层间介质层；利用化学机械抛光(Chemical Mechanical Polishing)工艺对层间介质层进行平坦化处理即抛光；在平坦化处理后的层间介质层中形成多个相互分离的孔，多个孔的排布形成图形；淀积金属层以使其填充层间介质层中的孔；最后利用化学机械抛光工艺对金属层进行平坦化处理。当上述层间介质层中具有不同图形密度的图形(即，层间介质层中的孔非均匀排布)时，由于图形密度(pattern density)效应等因素的影响,利用化学机械抛光工艺对金属层进行平坦化后，硅片上图形密度较小(相邻孔之间的间距较大，这里的间距是指相邻孔之间的层间介质层的宽度)的区域的高度会高于图形密度较大(相邻孔之间的间距较小)的区域的高度，以致整个硅片表面不平整(topography)。所谓图形密度效应是指:由于层间介质层中孔(多个孔排布形成图形)的填充金属具有较高的抛光速率(抛光速率与待抛光物质的硬度成反比)，孔周围的层间介质层具有较低的抛光速率，因此，图形密度较大的图形所在区域的抛光速率大于图形密度较小的图形所在区域的抛光速率，以致图形密度较大的图形所在区域的抛光厚度大于图形密度较小的图形所在区域的抛光厚度。下面结合图1及图2来详细说明现有金属互连结构的制作方法存在的问题。如图1所示，在形成有半导体元件的半导体衬底I上淀积氮化硅层2，在氮化硅层2上淀积层间介质层3，利用化学机械抛光工艺对层间介质层3进行平坦化处理。对层间介质层3进行刻蚀以在层间介质层3上形成多个相互分离的孔(用于形成金属互连结构中的导电柱塞6)，多个孔在层间介质层3中非排布，多个孔排布形成图形。如图1及图2中所示，半导体衬底I左侧上的孔之间具有较大的间距(即，该区域的图形密度小)，定义半导体衬底I左侧上的孔排布形成第一图形，半导体衬底I右侧上的孔之间具有较小的间距(即，该区域的图形密度大)，定义半导体衬底I右侧上的孔排布形成第二图形。在层间介质层3及孔的底部及其侧壁上淀积阻挡金属层4，在阻挡金属层4上淀积金属层5，第一图形、第二图形中的孔被金属层5填充。如图2所示，对金属层5、阻挡金属层4进行化学机械抛光处理直至层间介质层3露出，以形成导电柱塞6。由于金属的抛光速率大于层间介质层的抛光速率，且半导体衬底I左侧上的孔之间具有较大的间距，半导体衬底I右侧上的孔之间具有较小的间距，第一图形的图形密度比第二图形的图形密度小，即第一图形所在区域中金属所占的比例较小，第二图形所在区域中金属所占的比例较大，因此第一图形所在区域的抛光速率比第二图形所在区域的抛光速率慢，使对第一图形所在区域进行抛光时，第一图形所在区域中的层间介质层3充当抛光阻挡层，在对第二图形所在区域进行抛光时会产生过抛光，以致第一图形所在区域的高度高于第二图形所在区域的高度，即第一图形所在区域及第二图形所在区域中导电柱塞6的高度不一致，从而导致金属互连结构中表面电阻不一致，影响整个半导体集成电路的电学性能。
发明内容
本发明的目的是提供一种金属互连结构的制作方法，在对金属互连结构进行抛光处理的过程中，它能避免或减缓金属互连结构中由于图形密度变化引起的抛光不均匀等一系列问题，并改善硅片表面的平整度及整个半导体集成电路的电学性能。为实现上述目的，本发明提供一种金属互连结构的制作方法，所述金属互连结构包括导电柱塞，本方法包括以下步骤:提供形成有半导体元件的半导体衬底；在半导体衬底上的待形成所述导电柱塞的区域形成多晶硅柱；在形成有所述多晶硅柱的半导体衬底上淀积层间介质层，所述层间介质层覆盖所述多晶娃柱的表面；对所述层间介质层进行抛光直至所述多晶硅柱的表面露出；去除所述多晶硅柱，以在所述层间介质层中形成与所述半导体元件相连通的孔；在形成有所述孔的半导体衬底上淀积金属层，以填充所述孔；对所述金属层进行抛光直至所述层间介质层的表面露出，以形成金属互连结构中的导电柱塞。可选的，所述多晶硅柱的形成方法如下:在所述形成有半导体元件的半导体衬底上淀积多晶硅层；对所述多晶硅层进行抛光直至其表面平坦；在所述多晶硅层上形成图形化光刻胶，对没有被图形化光刻胶覆盖的多晶硅层进行刻蚀以形成所述多晶硅柱。可选的，在所述淀积多晶硅层前，在所述半导体衬底上淀积阻挡层。可选的，在所述淀积金属层前，在所述层间介质层、所述孔的底部及其侧壁上形成阻挡金属层。可选的，对所述层间介质层进行抛光直至所述多晶硅柱的表面露出的步骤中，所述抛光工艺为化学机械抛光工艺，其磨料为氧化铈磨料或氧化硅磨料。可选的，对所述层间介质层进行抛光直至所述多晶硅柱的表面露出的步骤中，所述抛光工艺为固结磨料研磨与抛光工艺。可选的，对所述层间介质层进行抛光直至所述多晶硅柱的表面露出的步骤中，所述层间介质层与所述多晶硅的抛光速率之比大于10。可选的，对所述金属层进行抛光直至所述层间介质层的表面露出的步骤中，所述抛光工艺为化学机械抛光工艺，其磨料为氧化铝磨料或氧化硅磨料。可选的，对所述金属层进行抛光直至所述层间介质层的表面露出的步骤中，所述抛光工艺为电化学机械抛光工艺。可选的，对所述金属层进行抛光直至所述层间介质层的表面露出的步骤中，所述金属层与所述层间介质层的抛光速率之比大于10。与现有金属互连结构的制作方法相比，本发明在层间介质层中形成用以形成导电柱塞的孔之前，先在待形成导电柱塞的区域形成多晶硅柱，然后淀积层间介质层，对层间介质层进行抛光并控制层间介质层与多晶硅之间具有较大的抛光速率之比，当多晶硅柱非均匀排布时，间距(相邻多晶硅柱之间的间距)较大的多晶硅柱所在区域的抛光速率大于间距较小的多晶硅柱所在区域的抛光速率，以致间距较大的多晶硅柱所在区域的抛光厚度大于间距较小的多晶硅柱所在区域的抛光厚度，而后续在对金属层进行抛光时，间距较大的多晶硅柱所在区域的抛光厚度小于间距较小的多晶硅柱所在区域的抛光厚度。因此两次抛光处理之后，半导体衬底上不同区域的抛光厚度之和不存在或存在较小的抛光厚度断差，从而使金属互连结构中表面电阻较为一致，使整个半导体集成电路的电学性能提高。
图1、图2是现有金属互连结构制作过程中形成的金属互连结构剖视图。图3是本发明金属互连结构制作方法的实施例中金属互连结构的制作流程图。图4至图8是图3所示金属互连结构制作流程中形成的金属互连结构剖视图。
具体实施例方式本发明的目的是提供一种金属互连结构的制作方法，在对金属互连结构进行抛光处理的过程中，它能避免或减缓金属互连结构中由于图形密度变化引起的抛光不均匀等一系列问题，并改善硅片表面的平整度及整个半导体集成电路的电学性能。本实施例是在半导体衬底上形成半导体元件，然后在形成有半导体元件的半导体衬底上形成金属互连结构的制作方法，其制作流程如图3所示:Sll.在形成有半导体元件的半导体衬底上形成相互分离的多晶硅柱，多晶硅柱在半导体衬底上非均匀排布。S12.在形成有多晶硅柱的半导体衬底上淀积层间介质层，对层间介质层进行抛光直至多晶硅柱的表面露出。S13.去除多晶硅柱，以形成与半导体元件相连通的孔。S14.在形成有孔的半导体衬底上淀积金属层，以填充孔。S15.对金属层进行抛光直至层间介质层的表面露出，以形成金属互连结构中的导电柱塞。图4至图8是图3所示制作方法在制作金属互连结构过程中形成的剖视图，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将图3与图4至图8结合起来对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。首先执行步骤Sll:在形成有半导体元件的半导体衬底上形成相互分离的多晶硅柱，多晶硅柱在半导体衬底上非均匀排布。提供半导体衬底10，在半导体衬底10上形成多种半导体元件(未示出)，这里的半导体元件可以是晶体管、电阻器等常规器件，还可以是在半导体衬底10中形成掺杂区，如P阱、N阱等。在半导体衬底10上形成所需半导体结构后，如图4所示，根据应用需要有时需在半导体衬底10上淀积阻挡层11，阻挡层11用于保护半导体衬底10上的半导体元件。阻挡层11的材质可以为氮化硅或氮氧化硅等合适的阻挡材料，其可以利用化学气相沉积(CVD)等传统的半导体薄膜淀积工艺形成。在本实施例中，阻挡层11的材质为氮化硅，其厚度为200 A-1000 A。在阻挡层11上淀积多晶硅层，在待形成导电柱塞17的区域形成多晶硅柱12。多晶硅柱12的形成方法有多种，在本实施例中，多晶硅柱12的形成方法如下:在形成有半导体元件的半导体衬底10上淀积多晶硅层；对多晶硅层进行抛光直至其表面平坦；在多晶硅层上形成图形化光刻胶，对没有被图形化光刻胶覆盖的多晶硅层进行刻蚀以形成多晶硅柱12。相邻多晶硅柱12之间存在间距(这里的间距是指相邻多晶硅柱12之间形成的开口的宽度)，多晶硅柱12在半导体衬底10上非均匀排布，多晶硅柱12排布形成图形。如图4所示，多晶硅柱12a排布形成的图形为第一图形，多晶硅柱12b排布形成的图形为第二图形。多晶硅柱12a之间具有较大的间距，即其图形密度较小，多晶硅柱12b之间具有较小的间距，即其图形密度较大。多晶硅柱12在后续工艺中会被去除，以形成金属互连结构中的孔。可根据需要，对多晶硅柱12的高度进行设定。在本实施例中，多晶硅柱12的高度约为
8000A。然后执行步骤S12:在形成有多晶硅柱的半导体衬底上淀积层间介质层，对层间介质层进行抛光直至多晶硅柱的表面露出。在多晶硅柱12及阻挡层11上淀积层间介质层13，其材质可为半导体领域中常用的氧化硅，比如氟硅玻璃(FSG)，TEOS，多孔低介电常数材料，以及由高密度等离子体化学气相沉积(HDPCVD)或高深宽比等离子体工艺(High Aspect Ratio Plasma)形成的氧化娃等。层间介质层13有时也会用磷或硼进行掺杂，以提高层间介质层的介电特性。在本实施例中，层间介质层13超出多晶硅柱12的厚度为500A-3000A。如图5所示，对层间介质层13进行抛光即平坦化处理直至多晶硅柱12的表面露出。在本实施例中，可以利用传统的化学机械抛光工艺对层间介质层13进行平坦化处理，其磨料为氧化铈磨料或氧化硅磨料。氧化铈磨料或氧化硅磨料的颗粒尺寸是非常均匀的，因此利用此种磨料来对层间介质层13进行化学机械抛光时能获得较好的抛光均匀性。在另一个实施例中，可以利用固结磨料研磨与抛光工艺(fixed abrasive CMP)对层间介质层13进行平坦化处理。固结磨料研磨与抛光工艺有许多优点，例如具有良好的平坦化性能，抛光过程中对硅片产生的侵蚀较少等。为了减少侵蚀(所谓侵蚀是指在图形所在区域中金属和层间介质层被过抛光)的产生，在对层间介质层13进行抛光的过程中，需使层间介质层13与多晶硅层之间有较高的抛光速率比。在本实施例中，层间介质层13与多晶硅层之间的抛光速率比大于10。对层间介质层13进行抛光时，由于层间介质层13的抛光速率大于多晶硅层的抛光速率，根据图形密度效应，由于第一图形的图形密度比第二图形的图形密度小即第一图形所在区域中层间介质层13所占的比例较大、第二图形所在区域中多晶硅层所占的比例较大，因此抛光至第一图形所在区域时会产生过抛光，而抛光至第二图形所在区域时抛光过程几乎会在第二图形中的多晶硅柱12b表面停止，如图5所示，这会导致抛光处理后第一图形所在区域的抛光厚度大于第二图形所在区域的抛光厚度。
然后执行步骤S13:去除多晶硅柱，以形成与半导体元件相连通的孔。如图6所示，去除多晶硅柱12以形成与半导体元件相连通的孔14。孔14a排布形成的图形为第三图形，孔14b排布形成的图形为第四图形。孔14a之间具有较大的间距(这里的间距是指相邻孔之间的层间介质层的宽度)，即其图形密度较小，孔14b之间具有较小的间距，即其图形密度较大。如果多晶硅柱12下面还形成有阻挡层11时，在此步骤中，除了去除多晶硅柱12，还要去除多晶硅柱12下面的阻挡层11，则此时孔14是形成在层间介质层13及阻挡层11中。多晶硅柱12及多晶硅柱12下方的阻挡层11的去除方法有多种，如干法刻蚀或湿法刻蚀或两者的结合方法。在层间介质层13及阻挡层11中形成的孔14定义了金属互连结构中的金属连接路径形式。然后执行步骤S14:在形成有孔的半导体衬底上淀积金属层，以填充孔。淀积金属层16之前，一方面为了加强金属层16与层间介质层13的键合能力，另一方面为了防止金属层16中的金属扩散，如图7所示，需先在层间介质层13、孔14的底部及其侧壁上淀积阻挡金属层15，其材质可为钛(Ti)或氮化钛(TiN)或钽(Ta)或氮化钽(TaN)等。然后在阻挡金属层15上淀积金属层16以使孔14被金属层16填充。金属层16的材质可以为铜(Cu)、钨(W)、招(Al)等。可根据金属互连结构的应用对阻挡金属层15、金属层16的材料进行选择。最后执行步骤S15:对金属层进行抛光直至层间介质层的表面露出，以形成金属互连结构中的导电柱塞。如图8所示，对金属层16进行抛光即平坦化处理直至层间介质层13的表面露出。此时，金属层16填充在孔14后形成导电柱塞17。导电柱塞17与半导体衬底上的半导体元件(如晶体管的源极、漏极)进行连接，以便后续形成金属连接电路。当金属层16下面形成有阻挡金属层15时，则此步骤中对金属层16的抛光过程还包括对阻挡金属层15的抛光，直至层间介质层13的表面露出。在本实施例中，可以利用传统的化学机械抛光工艺对金属层16、阻挡金属层15进行抛光处理，其磨料为氧化硅磨料或氧化铝磨料。氧化硅磨料或氧化铝磨料在化学机械抛光工艺中的应用技术比较成熟，因此利用它们来对金属层16、阻挡金属层15进行抛光处理时能获得较好的抛光效果。在另一个实施例中，可以利用电化学机械抛光(ECMP)工艺对金属层16、阻挡金属层15进行抛光处理。电化学机械抛光工艺有许多优点，例如它能使用较低的压力，对抛光材料造成的损伤比较小等。为了减少侵蚀的产生，在对金属层16、阻挡金属层15进行抛光的过程中，需使金属层16及阻挡金属层15与层间介质层13之间有较高的抛光速率比。在本实施例中，金属层16及阻挡金属层15与层间介质层13之间的抛光速率比均大于10。对金属层16及阻挡金属层15进行抛光处理时，由于金属层16及阻挡金属层15的抛光速率大于层间介质层13的抛光速率，根据图形密度效应，由于第三图形所在区域中孔14a的密度比第四图形所在区域中孔14b的密度小即第三图形所在区域中层间介质层13所占的比例较大、第四图形所在区域中金属层16及阻挡金属层15所占的比例较大，因此抛光至第四图形所在区域时会产生过抛光，而抛光至第三图形所在区域时抛光过程几乎会在第四图形中的层间介质层13表面停止，如图8所示，此步骤中的抛光处理使第四图形所在区域的抛光厚度大于第三图形所在区域的抛光厚度。由于前续步骤S12中对层间介质层13进行抛光处理后第一图形所在区域(第一图形所在区域与第三图形所在区域为同一区域)的抛光厚度大于第二图形所在区域(第二图形所在区域与第四图形所在区域为同一区域)的抛光厚度，而此步骤中对金属层16及阻挡金属层16进行抛光处理后第三图形所在区域的抛光厚度小于第四图形所在区域的抛光厚度，因此两次抛光处理使第一图形所在区域(即第三图形所在区域)的抛光厚度与第二图形所在区域(即第四图形所在区域)的抛光厚度得以相互弥补，即，使第二图形所在区域即高密度图形区域与第一图形所在区域即低密度图形区域之间不存在或存在较小的抛光厚度断差，使导电柱塞17的高度较为一致，从而使金属互连结构中表面电阻较为一致，使整个半导体集成电路的电学性能提高。与现有技术相比，本发明的优点在于:与现有金属互连结构的制作方法相比，本发明在层间介质层中形成用以形成导电柱塞的孔之前，先在待形成导电柱塞的区域形成多晶硅柱，然后淀积层间介质层，对层间介质层进行抛光并控制层间介质层与多晶硅之间具有较大的抛光速率之比，当多晶硅柱非均匀排布时，间距(相邻多晶硅柱之间的间距)较大的多晶硅柱所在区域的抛光速率大于间距较小的多晶硅柱所在区域的抛光速率，以致间距较大的多晶硅柱所在区域的抛光厚度大于间距较小的多晶硅柱所在区域的抛光厚度，而后续在对金属层进行抛光时，间距较大的多晶硅柱所在区域的抛光厚度小于间距较小的多晶硅柱所在区域的抛光厚度。因此两次抛光处理之后，半导体衬底上不同区域的抛光厚度之和不存在或存在较小的抛光厚度断差，从而使金属互连结构中表面电阻较为一致，使整个半导体集成电路的电学性能提高。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种金属互连结构的制作方法，其特征在于，所述金属互连结构包括导电柱塞，所述方法包括以下步骤: 提供形成有半导体元件的半导体衬底； 在半导体衬底上的待形成所述导电柱塞的区域形成多晶硅柱； 在形成有所述多晶硅柱的半导体衬底上淀积层间介质层，所述层间介质层覆盖所述多晶娃柱的表面； 对所述层间介质层进行抛光直至所述多晶硅柱的表面露出； 去除所述多晶硅柱，以在所述层间介质层中形成与所述半导体元件相连通的孔； 在形成有所述孔的半导体衬底上淀积金属层，以填充所述孔； 对所述金属层进行抛光直至所述层间介质层的表面露出，以形成金属互连结构中的导电柱塞。
2.根据权利要求1所述的制作方法，其特征在于，所述多晶硅柱的形成方法如下: 在所述形成有半导体元件的半导体衬底上淀积多晶硅层； 对所述多晶硅层进行抛光直至其表面平坦； 在所述多晶硅层上形成图形化光刻胶，对没有被图形化光刻胶覆盖的多晶硅层进行刻蚀以形成所述多晶硅柱。
3.根据权利要求2所述的制作方法，其特征在于，在所述淀积多晶硅层前，在所述半导体衬底上淀积阻挡层。
4.根据权利要求1所述的制作方法，其特征在于，在所述淀积金属层前，在所述层间介质层、所述孔的底部及其侧壁上形成阻挡金属层。
5.根据权利要求1所述的制作方法，其特征在于，对所述层间介质层进行抛光直至所述多晶硅柱的表面露出的步骤中，所述抛光工艺为化学机械抛光工艺，其磨料为氧化铈磨料或氧化硅磨料。
6.根据权利要求1所述的制作方法，其特征在于，对所述层间介质层进行抛光直至所述多晶硅柱的表面露出的步骤中，所述抛光工艺为固结磨料研磨与抛光工艺。
7.根据权利要求1所述的制作方法，其特征在于，对所述层间介质层进行抛光直至所述多晶硅柱的表面露出的步骤中，所述层间介质层与所述多晶硅的抛光速率之比大于10。
8.根据权利要求1所述的制作方法，其特征在于，对所述金属层进行抛光直至所述层间介质层的表面露出的步骤中，所述抛光工艺为化学机械抛光工艺，其磨料为氧化铝磨料或氧化硅磨料。
9.根据权利要求1所述的制作方法，其特征在于，对所述金属层进行抛光直至所述层间介质层的表面露出的步骤中，所述抛光工艺为电化学机械抛光工艺。
10.根据权利要求1所述的制作方法，其特征在于，对所述金属层进行抛光直至所述层间介质层的表面露出的步骤中，所述金属层与所述层间介质层的抛光速率之比大于10。
全文摘要
本发明提供一种金属互连结构的制作方法，包括在形成有半导体元件的半导体衬底上形成相互分离的多晶硅柱，多晶硅柱在半导体衬底上非均匀排布；在形成有多晶硅柱的半导体衬底上淀积层间介质层，对层间介质层进行抛光直至多晶硅柱的表面露出；去除多晶硅柱，以形成与半导体元件相连通的孔；在形成有孔的半导体衬底上淀积金属层，以填充孔；对金属层进行抛光直至层间介质层的表面露出，以形成金属互连结构中的导电柱塞。由上述制作方法获得的金属互连结构中导电柱塞的高度较为一致，使金属互连结构的表面电阻较为一致，使整个半导体集成电路的电学性能提高。
文档编号H01L21/768GK103117246SQ20111036607
公开日2013年5月22日 申请日期2011年11月17日 优先权日2011年11月17日
发明者陈枫 申请人:中芯国际集成电路制造(上海)有限公司