专利名称：BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的垂直寄生型PNP器件，本发明还涉及该BiCMOS工艺中的垂直寄生型PNP器件的制造方法。
背景技术：
在射频应用中，需要越来越高的器件特征频率。在BiCMOS工艺技术中，NPN三极管，特别是锗硅异质结三极管(SiGe)或者锗硅碳异质结三极管(SiGeC HBT)则是超高频器件的很好选择。并且SiGe工艺基本与硅工艺相兼容，因此SiGe HBT已经成为超高频器件的主流之一。在这种背景下，其对输出器件的要求也相应地提高，比如具有一定的电流增益系数(不小于15)和截止频率。对于双极型场效应晶体管(BiCMOS)工艺来说，作为NPN器件即锗硅异质结NPN三极管的互补，PNP器件也非常重要。PNP器件通常分为横向PNP与纵向PNP两种。其中纵向PNP器件的性能较高，也是在高性能应用中所需要的。但是纵向PNP器件和NPN器件的集成的难度较大，甚至无法进行集成。而横向PNP器件的性能较差，但是器件的集成比较容易。现有PNP三极管的发射区的锗硅单晶形成工艺和现有锗硅异质结NPN三极管的基区的锗硅单晶形成工艺相同并且是同时形成。现有PNP三极管的引出基区的多晶硅采用现有锗硅异质结NPN三极管的发射区的多晶硅的工艺。但是对现有PNP三极管的器件特性进行验证发现，其性能并不理想，放大系数比较小，截止频率也较低。其主要原因是所述发射区的实际掺杂水平较低。现有PNP三极管的所述发射区的掺杂是通过注入来进行，并且和现有锗硅异质结NPN三极管的外基区注入共享即采用相同工艺同时注入形成。由于现有锗硅异质结NPN三极管的锗硅的厚度非常薄，因此其外基区注入能量也非常小，只有5KEV 10KEV。由于现有PNP三极管的发射区为共享现有NPN三极管的基区的锗硅单晶，为了降低现有NPN三极管的基区宽度，提高NPN的性能，因此锗硅单晶中掺杂含有一定浓度的碳。这些碳能够抑制硼的扩散。因此导致现有PNP三极管的所述发射区的掺杂尽管剂量很大，但是因为能量很小，无法打穿这一层锗硅合金中的碳层，导致绝大多数的硼被抑制在发射区的锗硅单晶非常靠近表面的区域。而又因为现有PNP三极管的发射区在后续工艺过程中需要生长一层金属硅化物，因此导致发射区的锗硅单晶的表面重参杂的区域掺杂被消耗大部分，从而使现有PNP三极管的发射系数很低并导致器件放大系数较低，截止频率也不够高。
发明内容
本发明所要解决的技术问题是提供一种BiCMOS工艺中的垂直寄生型PNP器件，无需多加光刻版，使发射区为多晶结构，能提高发射区的掺杂浓度，从而提高器件的发射效率以及器件的放大系数，并能增加器件的截止频率；能用作BiCMOS高频电路中的输出器件，为电路提供多一种器件选择；能有效地缩小器件面积、减小器件的寄生效应、减小集电极电阻、提高器件的性能。本发明还提供一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法，无须额外的工艺条件，能够降低生产成本。为解决上述技术问题，本发明提供的BiCMOS工艺中的垂直寄生型PNP器件形成于硅衬底上，有源区由浅槽场氧隔离即有源区的隔离结构为一浅沟槽隔离(SIT)，所述垂直寄生型PNP器件包括:一集电区，由形成于所述有源区中的一 P型离子注入区组成，所述集电区的深度大于或等于所述浅槽场氧的底部深度。一赝埋层，由形成于所述集电区周侧的所述浅槽场氧底部的P型离子注入区组成，所述赝埋层和所述集电区在所述浅槽场氧底部相接触，通过在所述赝埋层顶部的所述浅槽场氧中形成的深孔接触引出集电极。一基区，由形成于所述有源区中且位于所述集电区上部的一 N型离子注入区组成，所述基区和所述集电区相接触。一发射区窗口介质层，形成于所述有源区上并延伸到所述有源区周侧的所述浅槽场氧上；所述发射区窗口介质层被部分刻蚀掉后定义出发射区窗口和基极引出窗口。所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口将所述基区露出；所述基极引出窗口位于所述发射区窗口两侧、且所述基极弓I出窗口和所述有源区有交叠并将所述基区露出。在所述发射区窗口和所述基极引出窗口中都填充有多晶硅，该多晶硅顶部并不延伸到所述发射区窗口介质层上；所述发射区窗口中的多晶硅为P型掺杂并组成发射区，所述基极引出窗口中的多晶硅为N型掺杂并组成基极引出端；在所述发射区上形成有金属接触引出发射极；在所述基极引出端上形成有金属接触引出基极。进一步的改进是，所述发射区窗口介质层为氧化膜、或氧化膜和氮化膜形成的复合膜，所述发射区窗口介质层的厚度为0.05微米 0.4微米。进一步的改进是，所述发射区窗口的宽度为0.2微米 0.5微米；所述基极弓I出窗口的宽度为0.2微米 0.5微米。为解决上述技术问题，本发明提供的BiCMOS工艺中的垂直寄生型PNP器件的制造方法包括如下步骤:步骤一、采用刻蚀工艺在硅衬底上形成有源区和浅沟槽；刻蚀时在所述有源区上方采用氮化硅硬质掩模。步骤二、穿过所述氮化硅硬质掩模在所述有源区进行N型离子注入形成基区；所述基区的深度小于所述浅沟槽的底部深度。步骤三、在所述浅沟槽底部进行P型离子注入形成赝埋层。步骤四、进行退火工艺，所述赝埋层横向和纵向扩散并延伸到所述有源区中。步骤五、在所述浅沟槽中填入氧化硅形成浅槽场氧。步骤六、在所述有源区中进行P型离子注入形成集电区，所述集电区的深度大于或等于所述浅槽场氧的底部深度并和所述赝埋层形成接触。步骤七、在所述硅衬底正面淀积一发射区窗口介质层，所述发射区窗口介质层位于所述有源区上并延伸到所述有源区周侧的所述浅槽场氧上。步骤八、用光刻胶图形定义出发射区窗口和基极引出窗口的形成区域；以所述光刻胶图形为掩模刻蚀所述发射区窗口介质层形成所述发射区窗口和所述基极引出窗口 ；所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于所述有源区尺寸，所述基极引出窗口位于所述发射区窗口两侧、且所述基极引出窗口和所述有源区有交叠；刻蚀采用定时间刻蚀，使所述发射区窗口和所述基极引出窗口的底部的所述基区表面还保留有一定厚度的所述发射区窗口介质层。步骤九、采用湿法刻蚀工艺去除所述发射区窗口和所述基极引出窗口的底部残留的所述发射区窗口介质层并使所述基区表面露出，在所述硅衬底上全面淀积多晶硅；所述多晶硅的厚度满足将所述发射区窗口和所述基极弓I出窗口完全填充。步骤十、对所述多晶硅进行回刻，将所述发射区窗口和所述基极引出窗口外部的所述多晶硅全部去除，剩余的所述多晶硅仅填充于所述发射区窗口和所述基极引出窗口中。步骤十一、对所述基极引出窗口中的多晶硅进行N型掺杂形成基极引出端；对所述发射区窗口中的多晶硅进行P型掺杂形成发射区。步骤十二、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极；在所述发射区顶部形成金属接触引出发射极；在所述基极引出端的顶部形成金属接触引出基极。进一步的改进是，步骤七中所述发射区窗口介质层为氧化膜、或氧化膜和氮化膜形成的复合膜，所述发射区窗口介质层的厚度为0.05微米 0.4微米。进一步的改进是，步骤八中所述发射区窗口的宽度为0.2微米 0.5微米，所述基极引出窗口的宽度为0.2微米 0.5微米。进一步的改进是,步骤九中淀积的所述多晶娃的厚度为0.2微米 0.5微米。进一步的改进是，步骤十中对所述多晶硅的回刻为全面回刻，不采用光刻掩模；采用终点刻蚀检测，使刻蚀停在所述发射区窗口介质层上，保证所述发射区窗口介质层上的多晶娃被刻蚀干净。进一步的改进是，步骤i^一中所述基极引出端的N型掺杂工艺共用BiCMOS工艺中的NPN器件的多晶硅发射区的注入工艺；步骤十一中所述发射区的P型掺杂工艺共用BiCMOS工艺中的P+注入。进一步的改进是，步骤十一中还包括在所述发射区和所述基极引出端的表面形成金属硅化物的工艺。本发明器件能用作BiCMOS高频电路中的输出器件，为电路提供多一种器件选择。本发明无需多加光刻版，使发射区和基极引出端同时由多晶硅构成，多晶硅有利于注入离子的均匀扩散，从而能形成高浓度的发射区和基极引出端，这样器件的发射效率能得到很大的提高，放大系数能得到大幅改善，截止频率也能得到很大的提升。本发明通过采用深孔接触和赝埋层引出集电区，能有效地缩小器件面积、减小器件的寄生效应、减小集电极电阻、提高器件的特征；还能提高器件的电流增益系数以及改善器件的频率特征。本发明方法无须额外的工艺条件，能够降低生产成本。
下面结合附图和具体实施方式
对本发明作进一步详细的说明:
图1是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的结构示意图2-图11是本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件在制造过程中的结构示意图。
具体实施例方式如图1所示，是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的结构示意图。本发明实施例BiCMOS工艺中的垂直寄生型PNP器件形成于硅衬底I上，有源区由浅槽场氧3隔离，在所述硅衬底I上形成有N型深阱2，所述N型深阱2将垂直寄生型PNP器件包围；所述垂直寄生型PNP器件包括:一集电区7，由形成于所述有源区中的一 P型离子注入区组成，所述集电区7的深度大于或等于所述浅槽场氧3的底部深度。所述集电区7的P型离子注入区和CMOS工艺中的P阱的工艺条件相同。一赝埋层6，由形成于所述集电区7周侧的所述浅槽场氧3底部的P型离子注入区组成，所述赝埋层6和所述集电区7在所述浅槽场氧3底部相接触，通过在所述赝埋层6顶部的所述浅槽场氧3中形成的深孔接触12引出集电极。所述赝埋层6的P型离子注入的工艺条件为:注入剂量为lel4cm-2 lel6cm_2、能量为小于15keV、注入杂质为硼或二氟化硼。一基区5，由形成于所述有源区中且位于所述集电区7上部的一 N型离子注入区组成，所述基区5和所述集电区7相接触。所述基区55的N型离子注入要穿过一氮化硅硬质掩模，具体工艺条件为:注入杂质为磷或者砷、能量条件为IOOKev 300Kev、剂量为lel4cm 2 lel6cm 2。一发射区窗口介质层8，形成于所述有源区上并延伸到所述有源区周侧的所述浅槽场氧3上；所述发射区窗口介质层8被部分刻蚀掉后定义出发射区窗口和基极引出窗口。所述发射区窗口介质层8为氧化膜、或氧化膜和氮化膜形成的复合膜，所述发射区窗口介质层8的厚度为0.05微米 0.4微米。所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口将所述基区5露出；所述基极引出窗口位于所述发射区窗口两侦U、且所述基极引出窗口和所述有源区有交叠并将所述基区5露出。所述发射区窗口的宽度为0.2微米 0.5微米；所述基极引出窗口的宽度为0.2微米 0.5微米。在所述发射区窗口和所述基极引出窗口中都填充有多晶硅，该多晶硅顶部并不延伸到所述发射区窗口介质层8上；所述发射区窗口中的多晶硅为P型掺杂并组成发射区9a，所述基极引出窗口中的多晶硅为N型掺杂并组成基极引出端％。所述基极引出端9b的N型掺杂工艺共用BiCMOS工艺中的NPN器件的多晶硅发射区9a的注入工艺。所述发射区9a的P型掺杂工艺共用BiCMOS工艺中的P+注入工艺。在所述发射区9a和所述基极引出端9b的表面还形成有金属硅化物10。在所述发射区9a上形成有金属接触13引出发射极；在所述基极引出端9b上形成有金属接触13引出基极。层间膜11形成于器件的表面并用于将器件的发射区、基区和集电区和金属层隔离。金属层14用于实现器件的发射极、基极和集电极的连接。如图2至图11所示，是本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件在制造过程中的结构示意图。本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的制造方法包括如下步骤:步骤一、如图2所示，采用刻蚀工艺在硅衬底I上形成有源区和浅沟槽3a。刻蚀时在所述有源区上方采用氮化硅硬质掩模4。所述氮化硅硬质掩模4的厚度为300埃至800埃。采用离子注入工艺在所述硅衬底I的所述垂直寄生型PNP器件的形成区域形成N型深讲2.
步骤二、如图3所示，穿过所述氮化硅硬质掩模4在所述有源区进行N型离子注入形成基区5 ;所述基区5的深度小于所述浅沟槽3a的底部深度。所述基区55的N型离子注入的工艺条件为:注入杂质为磷或者砷、能量条件为IOOKev 300Kev、剂量为IeHcnT2 lel6cm2。步骤三、如图4所示，在所述浅沟槽3a底部进行P型离子注入形成赝埋层6。所述赝埋层6的P型离子注入的工艺条件为:注入剂量为lel4cm-2 lel6Cm_2、能量为小于15keV、注入杂质为硼或二氟化硼。步骤四、如图5所示，进行退火工艺，所述赝埋层6横向和纵向扩散并延伸到所述有源区中。该退火工艺的温度为900°C 1100°C，退火时间为10分钟 100分钟。步骤五、如图6所示，在所述浅沟槽3a中填入氧化硅形成浅槽场氧3。步骤六、如图6所示，在所述有源区中进行P型离子注入形成集电区7，所述集电区7的深度大于或等于所述浅槽场氧3的底部深度并和所述赝埋层6形成接触。所述集电区7的P型离子注入区和CMOS工艺中的P阱的工艺条件相同。步骤七、如图7所示，在所述硅衬底I正面淀积一发射区窗口介质层8，所述发射区窗口介质层8位于所述有源区上并延伸到所述有源区周侧的所述浅槽场氧3上。所述发射区窗口介质层8为氧化膜、或氧化膜和氮化膜形成的复合膜，所述发射区窗口介质层8的厚度为0.05微米 0.4微米。为了和NPN器件集成，在淀积所述发射区窗口介质层8前，还包括在整个硅衬底I的正面生长锗硅生长前定义窗口介质膜的步骤，然后生长锗硅层，接着采用光刻刻蚀工艺将所述垂直寄生型PNP器件的区域全部打开，并全面刻蚀去除所述垂直寄生型PNP器件的区域锗硅层、并去除该区域的锗硅生长前定义窗口介质膜。步骤八、如图8所示，用光刻胶图形定义出发射区窗口和基极引出窗口的形成区域；以所述光刻胶图形为掩模刻蚀所述发射区窗口介质层8形成所述发射区窗口和所述基极引出窗口 ；所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于所述有源区尺寸，所述基极引出窗口位于所述发射区窗口两侧、且所述基极引出窗口和所述有源区有交叠；刻蚀采用定时间刻蚀，使所述发射区窗口和所述基极引出窗口的底部的所述基区5表面还保留有厚度为0.01微米 0.03微米的所述发射区窗口介质层8。所述发射区窗口的宽度为0.2微米 0.5微米；所述基极引出窗口的宽度为0.2微米 0.5微米。步骤九、如图9所示，采用湿法刻蚀工艺去除所述发射区窗口和所述基极引出窗口的底部残留的所述发射区窗口介质层并使所述基区表面露出，在所述硅衬底I上全面淀积多晶硅9 ;该多晶硅9的淀积工艺共用NPN器件的发射极多晶硅的淀积工艺。所述多晶硅9的厚度满足将所述发射区窗口和所述基极弓I出窗口完全填充，即能够使多晶硅9在所述发射区窗口和所述基极引出窗口合并起来。较佳为，所述多晶硅9的厚度为0.2微米 0.5微米。步骤十、如图10所示，对所述多晶硅9进行回刻，将所述发射区窗口和所述基极引出窗口外部的所述多晶硅9全部去除，剩余的所述多晶硅9仅填充于所述发射区窗口和所述基极引出窗口中。对所述多晶硅9的回刻为全面回刻，不采用光刻掩模；采用终点刻蚀检测，使刻蚀停在所述发射区窗口介质层8上，保证所述发射区窗口介质层8上的多晶硅9被刻蚀干净。步骤十一、如图10所示，对所述基极弓丨出窗口中的多晶硅进行N型掺杂形成基极引出端9b ;对所述发射区窗口中的多晶硅进行P型掺杂形成发射区9a。所述基极弓丨出端9b的N型掺杂工艺共用BiCMOS工艺中的NPN器件的多晶硅发射区9a的注入工艺；所述发射区9a的P型掺杂工艺共用BiCMOS工艺中的P+注入。如图11所示，在所述发射区9a和所述基极引出端9b的表面形成金属硅化物10。步骤十二、如图1所示，在所述硅衬底I的正面淀积层间膜11，该层间膜11用于将器件的底层结构和顶层金属隔离。在所述赝埋层6顶部的浅槽场氧3中形成深孔接触12引出所述集电极；在所述发射区9a顶部形成金属接触13引出发射极；在所述基极引出端9b的顶部形成金属接触13引出基极。最后形成金属层14用于实现器件的发射极、基极和集电极的连接。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种BiCMOS工艺中的垂直寄生型PNP器件，形成于硅衬底上，有源区由浅槽场氧隔离，其特征在于，所述垂直寄生型PNP器件包括: 一集电区，由形成于所述有源区中的一 P型离子注入区组成，所述集电区的深度大于或等于所述浅槽场氧的底部深度； 一赝埋层，由形成于所述集电区周侧的所述浅槽场氧底部的P型离子注入区组成，所述赝埋层和所述集电区在所述浅槽场氧底部相接触，通过在所述赝埋层顶部的所述浅槽场氧中形成的深孔接触引出集电极； 一基区，由形成于所述有源区中且位于所述集电区上部的一N型离子注入区组成，所述基区和所述集电区相接触； 一发射区窗口介质层，形成于所述有源区上并延伸到所述有源区周侧的所述浅槽场氧上；所述发射区窗口介质层被部分刻蚀掉后定义出发射区窗口和基极引出窗口 ； 所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口将所述基区露出；所述基极引出窗口位于所述发射区窗口两侧、且所述基极引出窗口和所述有源区有交叠并将所述基区露出； 在所述发射区窗口和所述基极引出窗口中都填充有多晶硅，该多晶硅顶部并不延伸到所述发射区窗口介质层上；所述发射区窗口中的多晶硅为P型掺杂并组成发射区，所述基极引出窗口中的多晶硅为N型掺杂并组成基极引出端；在所述发射区上形成有金属接触引出发射极；在所述基极引出端上形成有金属接触引出基极。
2.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件，其特征在于:所述发射区窗口介质层为氧化膜、或氧化膜和氮化膜形成的复合膜，所述发射区窗口介质层的厚度为0.05微米 0.4微米。
3.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件，其特征在于:所述发射区窗口的宽度为0.2微米 0.5微米；所述基极引出窗口的宽度为0.2微米 0.5微米。
4.一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法，其特征在于，包括如下步骤: 步骤一、采用刻蚀工艺在硅衬底上形成有源区和浅沟槽；刻蚀时在所述有源区上方采用氮化硅硬质掩模； 步骤二、穿过所述氮化硅硬质掩模在所述有源区进行N型离子注入形成基区；所述基区的深度小于所述浅沟槽的底部深度； 步骤三、在所述浅沟槽底部进行P型离子注入形成赝埋层； 步骤四、进行退火工艺，所述赝埋层横向和纵向扩散并延伸到所述有源区中； 步骤五、在所述浅沟槽中填入氧化硅形成浅槽场氧； 步骤六、在所述有源区中进行P型离子注入形成集电区，所述集电区的深度大于或等于所述浅槽场氧的底部深度并和所述赝埋层形成接触； 步骤七、在所述硅衬底正面淀积一发射区窗口介质层，所述发射区窗口介质层位于所述有源区上并延伸到所述有源区周侧的所述浅槽场氧上； 步骤八、用光刻胶图形定义出发射区窗口和基极引出窗口的形成区域；以所述光刻胶图形为掩模刻蚀所述发射区窗口介质层形成所述发射区窗口和所述基极引出窗口 ；所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于所述有源区尺寸，所述基极引出窗口位于所述发射区窗口两侧、且所述基极引出窗口和所述有源区有交叠；刻蚀采用定时间刻蚀，使所述发射区窗口和所述基极引出窗口的底部的所述基区表面还保留有一定厚度的所述发射区窗口介质层； 步骤九、采用湿法刻蚀工艺去除所述发射区窗口和所述基极引出窗口的底部残留的所述发射区窗口介质层并使所述基区表面露出，在所述硅衬底上全面淀积多晶硅；所述多晶硅的厚度满足将所述发射区窗口和所述基极弓I出窗口完全填充； 步骤十、对所述多晶硅进行回刻，将所述发射区窗口和所述基极引出窗口外部的所述多晶硅全部去除，剩余的所述多晶硅仅填充于所述发射区窗口和所述基极弓丨出窗口中； 步骤十一、对所述基极引出窗口中的多晶硅进行N型掺杂形成基极引出端；对所述发射区窗口中的多晶硅进行P型掺杂形成发射区； 步骤十二、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极；在所述发射区顶部形成金属接触引出 发射极；在所述基极引出端的顶部形成金属接触引出基极。
5.如权利要求4所述的方法，其特征在于:步骤七中所述发射区窗口介质层为氧化膜、或氧化膜和氮化膜形成的复合膜，所述发射区窗口介质层的厚度为0.05微米 0.4微米。
6.如权利要求4所述的方法，其特征在于:步骤八中所述发射区窗口的宽度为0.2微米 0.5微米，所述基极引出窗口的宽度为0.2微米 0.5微米。
7.如权利要求4所述的方法，其特征在于:步骤九中淀积的所述多晶硅的厚度为0.2微米 0.5微米。
8.如权利要求4所述的方法，其特征在于:步骤十中对所述多晶硅的回刻为全面回刻，不采用光刻掩模；采用终点刻蚀检测，使刻蚀停在所述发射区窗口介质层上，保证所述发射区窗口介质层上的多晶娃被刻蚀干净。
9.如权利要求4所述的方法，其特征在于:步骤十一中所述基极引出端的N型掺杂工艺共用BiCMOS工艺中的NPN器件的多晶硅发射区的注入工艺；步骤i^一中所述发射区的P型掺杂工艺共用BiCMOS工艺中的P+注入。
10.如权利要求4所述的方法，其特征在于:步骤十一中还包括在所述发射区和所述基极引出端的表面形成金属娃化物的工艺。
全文摘要
本发明公开了一种BiCMOS工艺中的垂直寄生型PNP器件，发射区和基极引出端都是由填充于形成于基区上方的窗口中的多晶硅组成。本发明无需多加光刻版，使发射区和基极引出端同时由多晶硅构成，有利于注入离子的均匀扩散并能形成高浓度的发射区和基极引出端，能提供器件的发射效率、放大系数和截止频率也能得到很大的提升。本发明通过采用深孔接触和赝埋层引出集电区，能有效地缩小器件面积、减小器件的寄生效应、减小集电极电阻、提高器件的特征；还能提高器件的电流增益系数以及改善器件的频率特征。本发明还公开了一种BiCMOS工艺中的垂直寄生型PNP器件及其制造方法，无须额外的工艺条件，能够降低生产成本。
文档编号H01L29/737GK103165573SQ20111041263
公开日2013年6月19日 申请日期2011年12月12日 优先权日2011年12月12日
发明者陈帆, 陈雄斌, 刘冬华, 薛恺, 周克然, 潘嘉, 李 昊, 蔡莹, 陈曦 申请人:上海华虹Nec电子有限公司