电阻变化元件的制造方法

专利名称：电阻变化元件的制造方法
技术领域：
本发明涉及基于电信号而电阻值可逆地变化的电阻变化元件的制造方法和通过该制造方法制成的电阻变化元件。
背景技术：
近年，将所谓电阻变化元件作为存储元件用于存储单元的非易失性存储装置的研究开发盛行。所谓电阻变化元件是指，具有根据电信号而电阻值可逆地变化的性质，并将与电阻值相对应的信息非易失性地存储的元件。
图14是示意性地表示具有专利文献I中所示的以往的电阻变化元件的存储单元结构的截面图。存储单元900是将选择晶体管906与电阻变化元件910串联连接的、ITlR型(I个晶体管、I个电阻体)存储单元。选择晶体管906由形成在基板901上的源极区域902、漏极区域903以及形成在栅极氧化膜904上的栅电极905构成。此外，电阻变化元件910由电阻变化层908、夹持电阻变化层908的下部电极907以及上部电极909构成。导电性塞柱(plug) 916形成在层间绝缘膜914中，将选择晶体管906的漏极区域903与电阻变化元件910的下部电极907电连接。导电性塞柱917将作为位线起作用的金属布线912与上部电极909电连接。导电性塞柱918将作为源极线起作用的金属布线913与源极区域902电连接。栅电极905与字线(未图示)电连接。存储单元900通过在金属布线(位线)912、金属布线(源极线)913之间、以及字线上分别施加规定的电脉冲，由此能够使电阻变化层908从低电阻状态向高电阻状态变换，或者从高电阻状态向低电阻状态变化。在专利文献I中公开有一种ITlR型存储装置，将钙钛矿型结晶构造的氧化物即Pr1^xCaxMnO3(PCMO),La1^xSrxMnO3(LSMO)等用于电阻变化元件。在专利文献2、3中公开有一种ITlR型存储装置，将迁移金属的氧化物即钽氧化物用于电阻变化元件。此外，已知一种存储装置，配置了将二极管与电阻变化元件串联连接的IDlR型(I个二极管+ I个电阻体)存储单元。在IDlR型存储装置中，二极管起到防止向非选择存储单元的迂回电流的作用。在专利文献4、5中公开有一种IDlR型存储装置。在专利文献4中公开有一种由肖特基二极管和单极型的电阻变化元件构成的IDlR型存储装置。在专利文献5中公开有一种由双极性的电流控制元件和双极型的电阻变化元件构成的IDlR型存储装置。作为双极性的电流控制元件，例如已知MIM 二极管(Metal-Insulator-Metal :金属-绝缘体-金属)、MSM 二极管(Metal-Semiconductor-Metal :金属-半导体-金属)以及变阻器(varistor)等二端子元件。现有技术文献专利文献专利文献I :日本特开2005-25914号公报专利文献2 :国际公开第2008/59701号
专利文献3 :国际公开第2009/50833号专利文献4 :日本特开2004-319587号公报专利文献5 :日本特开2006-203098号公报专利文献6 :日本特开2004-241508号公报

发明内容
发明要解决的课题以下，使用图15对作为以往例表示的电阻变化元件910(图14)的制造方法进行说明。图15(ar(e)是示意性地表示以往的ITlR型存储单元的制造方法的一个例子的工序图，图15(a)是接触孔形成后的截面图，图15(b)是向接触孔内填充了导电材料之后的截面图，图15(c)是导电性塞柱形成后的截面图，(d)是电阻变化元件的上部电极材料成膜后的截面图，图15(e)是电阻变化元件形成后的截面图。首先，在形成了选择晶体管906等的基板901上，对由氧化硅(SiO2)等绝缘体构成的层间绝缘膜914进行成膜。接下来，使用通常的光刻法以及干式蚀刻法，形成贯通层间绝缘膜914、且达到基板901上所形成的布线或元件(在图14中为选择晶体管906的漏极区域903)的接触孔915 (图15(a))。接下来，在接触孔915内以及层间绝缘膜914上，使用CVD法堆积构成导电性塞柱916的导电材料(以下简称为“导电材料916”)(图15(b))。然后，使用CMP (Chemical Mechanical Polishing :化学机械抛光)法来研磨除去层间绝缘膜914的上表面所堆积的导电材料916 (图15 (c))。由此，在接触孔915内形成导电性塞柱916。之后，使用溅射法，在导电性塞柱916以及层间绝缘膜914的上表面，依次堆积下部电极907、电阻变化层908、上部电极909 (图15(d))。最后，通过干式蚀刻法对下部电极907、电阻变化层908、上部电极909进行统一加工，形成电阻变化元件910 (图15(e))。此外，以上的电阻变化元件910的制造方法，不仅能够应用于电阻变化元件910构成ITlR型存储单元的情况，在电阻变化元件910构成IDlR型存储单元的情况下也同样能够应用。然而，在以往的电阻变化元件910中，存在由于其制造方法而产生形状偏差的课题。以下，对产生该形状偏差的原因进行说明。在图15(c)所示的CMP工序中，导电材料916通过过度研磨(over-polishing)而被研磨除去。所谓过度研磨是指，用于将层间绝缘膜914上所堆积的导电材料916完全除去的研磨。由此，能够吸收导电材料916的膜厚偏差或者研磨速度的偏差。通常，在导电材料的CMP工序中，以残留层间绝缘膜914的方式将导电材料916研磨除去，因此导电材料916的研磨速率被设定为比层间绝缘膜914的研磨速率高。但是，由于该研磨速率之差，接触孔915内所填充的导电材料916的上部也会被稍微磨削，作为其结果，导电性塞柱916的上部成为才层间绝缘膜914上表面凹陷的形状。并且，通过该过度研磨，在层间绝缘膜914的上表面，产生被称为凹口(recess)、侵蚀(erosion)的凹陷。根据过度研磨的条件，还有时导电性塞柱916的上端面比凹口或者侵蚀的底面部更向上突出。在该情况下，导电性塞柱916的上端面成为从层间绝缘膜914的上表面凹陷的形状。图16(ar(c)是示意性地表示以往的电阻变化元件的制造方法的一个例子的工序图，图16(a)是对通过CMP工序的过度研磨而产生的凹口进行了考虑的导电性塞柱形成后的截面图，图16(b)是侵蚀的概略说明图，图16(c)是除了 CMP工序的凹口还考虑了侵蚀的效果的导电性塞柱形成后的截面图。图16(a)不意性地表不在导电性塞 柱916形成后产生了凹口的兀件的截面图。图16(b)示意性地表示专利文献7 :日本特开2002-343794号公报所示的产生了侵蚀的元件的截面图。图16(c)示意性地表示复合产生了凹口以及侵蚀的元件的截面图。所谓凹口(recess)是指，在接触孔915上部形成的层间绝缘膜914表面的凹陷(图15 (C)、图16(a))。其如下所示地形成。首先，当在图15(c)所示的CMP工序中进行过度研磨时，如上述那样，接触孔915内所填充的导电材料916的上部被稍微磨削。由此，在接触孔915上部的内周面上，露出层间绝缘膜914的一部分。接下来，该层间绝缘膜914的露出面在过度研磨时也被稍微磨削。作为其结果，接触孔915上部的层间绝缘膜914成为带有锥面那样的凹陷的形状。将其称为凹口。所谓侵蚀(erosion)是指，在过度研磨时，在导电性塞柱916等的细微布线的区域附近，本来未被研磨的层间绝缘膜914与导电材料916—起被研磨的现象。如图16(b)的截面图所示那样，由于侵蚀而被磨削的研磨量，依存于细微布线部的图案密度而不同。在导电性塞柱916密集的区域(图16(b)左侧的区域)中，由于侵蚀而在层间绝缘膜914以及导电性塞柱916的表面上产生凹陷(在图16(b)中显示为A)。另一方面，在导电性塞柱916稀疏的区域(图16(b)右侧的区域)中，难以产生由侵蚀引起的表面凹陷。由侵蚀引起的表面凹陷、以及(由侵蚀的程度差引起的)不同区域间的凹陷量的偏差，导致层间绝缘膜914的形状偏差以及导电性塞柱916的高度偏差。此外，如图16(c)所示那样，也有时复合地产生凹口以及侵蚀。以上说明的、层间绝缘膜914的形状偏差或者导电性塞柱916的高度偏差，有可能诱发后续工序的精加工的偏差(成膜时的膜厚不均、光刻法工序中的曝光不良等)。这成为引起层间绝缘膜914以及导电性塞柱916上形成的下部电极907、电阻变化层908、上部电极909的形状不合格、特性不合格的原因。特别是，在电阻变化元件910中，在下部电极907、电阻变化层908、上部电极909的厚度方向(在图14是指纵向)上流动电流密度较高的电流而进行驱动。因此，为了减少元件的特性偏差、提高元件特性以及可靠性，优选减少上述形状偏差。在专利文献6中公开了一个例子，为了减少电极的剥离、划痕，在侵蚀产生后使层间绝缘膜表面平坦化，将由侵蚀引起的层间绝缘膜的凹陷除去。然而，该手法虽然使层间绝缘膜的凹陷平坦化，但是未消除由侵蚀引起的导电性塞柱本身的高度偏差。因此，不能够消除导电性塞柱的高度偏差弓I起的电极或者电阻变化层的形状不合格。本发明是为了解决上述以往的课题而进行的，其目的在于提供一种特性以及可靠性良好的电阻变化元件的制造方法，通过使层间绝缘膜的上表面以及下部电极的上表面平坦化，由此减少电阻变化元件的特性偏差。用于解决课题的手段为了解决以往的课题，本发明的电阻变化元件的制造方法包括在基板上形成层间绝缘膜的工序；在层间绝缘膜内形成接触孔的工序；在接触孔内以及层间绝缘膜上堆积导电材料的工序；通过将堆积在层间绝缘膜上的导电材料除去，由此在接触孔内形成导电性塞柱的工序；在形成导电性塞柱的工序之后，使层间绝缘膜的上表面平坦的工序；在层间绝缘膜以及导电性塞柱上，形成与导电性塞柱电连接的下部电极层的工序；使下部电极层的上表面平坦的工序；在下部电极层上，形成基于施加电脉冲而电阻值可逆地变化的电阻变化层的工序；以及在电阻变化层上形成上部电极层的工序。发明的效果 根据本发明的电阻变化元件的制造方法，通过使下部电极的下表面以及上表面平坦，能够得到使电阻变化元件的特性偏差减少、特性以及可靠性良好的电阻变化元件。


图I是对本发明实施方式I的电阻变化元件的制造方法的一个例子进行说明的流程图。图2(ar(e)是示意性地表示本发明实施方式I的ITlR型存储单元的制造方法的一个例子的工序图，图2(a)是基板的截面图，图2(b)是层间绝缘膜后的截面图，图2(c)是接触孔形成后的截面图，图2(d)是向接触孔内填充了导电材料后的截面图，图2(e)是导电性塞柱形成后的截面图。图3(ar(e)是示意性地表示本发明的实施方式I的ITlR型存储单元的制造方法的一个例子的工序图，图3(a)是使层间绝缘层的上表面平坦化后的截面图，图3(b)是成膜下部电极后的截面图，图3(c)是使下部电极的上表面平坦化后的截面图，图3(d)是成膜电阻变化层以及上部电极材料后的截面图，图3(e)是形成电阻变化元件后的截面图。图4是示意性地表示本发明实施方式I的ITlR型存储单元的构成的截面图。图5是本发明实施方式I的电阻变化元件的动作特性图。图6(a)是在本发明实施方式I的电阻变化元件中，在导电性塞柱形成后所观察到的、层间绝缘膜以及导电性塞柱的表面凹凸像的原子间力显微镜(AFM)照片，图6(b)是对于图6(a)的VI-VI线的箭头方向的剖面表示表面凹凸的线图。图7(a)是在本发明实施方式I的电阻变化元件中，在独立的导电性塞柱形成后所观察到的、层间绝缘膜以及导电性塞柱的表面凹凸像的原子间力显微镜(AFM)照片，图7(b)是对于图7(a)的VII-VII线的箭头方向的剖面表示表面凹凸的线图。图8(a)是在本发明实施方式I的电阻变化元件中，在存在密集配设的导电性塞柱的区域中，在使层间绝缘膜的表面平坦化后所观察到的、层间绝缘膜以及导电性塞柱的表面凹凸像的原子间力显微镜(AFM)照片，图8(b)是对于图8(a)的VIII-VIII线的箭头方向的剖面表不表面凹凸的线图。图9(a)是在本发明实施方式I的电阻变化元件中，在存在独立的导电性塞柱的区域中，在使层间绝缘膜的表面平坦化后所观察到的、层间绝缘膜以及导电性塞柱的表面凹凸像的原子间力显微镜(AFM)照片，图9(b)是对于图9(a)的IX-IX线的箭头方向的剖面表不表面凹凸的线图。图10是示意性地表示本发明实施方式2的ITlR型存储单元的构成的截面图。图11是对本发明实施方式2的电阻变化元件的制造方法的一个例子进行说明的流程图。
图12 (a)、(b)是示意性地表示本发明实施方式3的IDlR型存储单元的构成的截面图。图13是对本发明实施方式3的电阻变化元件的制造方法的一个例子进行说明的流程图。图14是示意性地表示具有以往的电阻变化元件的ITlR型存储单元的构成的截面图。图15(ar(e)是示意性地表示以往的ITlR型存储单元的制造方法的一个例子的工序图，图15(a)是接触孔形成后的截面图，图15(b)是向接触孔内填充了导电材料后的截面图，图15(c)是导电性塞柱形成后的截面图，图15(d)是成膜电阻变化元件的上部电极材料后的截面图，图15(e)是形成电阻变化元件后的截面图。图16(ar(c)是示意性地表示以往的电阻变化元件的制造方法的一个例子的工序图，图16(a)是对通过CMP工序的过度研磨产生的凹口进行了考虑的导电性塞柱形成后的截面图，图16(b)是侵蚀的概略说明图，图16(c)是除了 CMP工序的凹口还对侵蚀的效果进行了考虑的导电性塞柱形成后的截面图。
具体实施方式

以下，参照附图对本发明的实施方式进行说明。(实施方式I)使用图I的流程图、图2(a广(e)以及图3(a广(e)的工序图，对本发明实施方式I的电阻变化元件的制造方法的一个例子进行说明。图I是对本发明实施方式I的电阻变化元件的制造方法的一个例子进行说明的流程图。图2(ar(e)是示意性地表示本发明实施方式I的ITlR型存储单元的制造方法的一个例子的工序图，图2(a)是基板的截面图，图2(b)是层间绝缘膜后的截面图，图2(c)是接触孔形成后的截面图，图2(d)是向接触孔内填充了导电材料后的截面图，图2(e)是导电性塞柱形成后的截面图。图3(ar(e)是示意性地表示本发明的实施方式I的ITlR型存储单元的制造方法的一个例子的工序图，图3(a)是使层间绝缘层的上表面平坦化后的截面图，图3(b)是成膜下部电极后的截面图，图3(c)是使下部电极的上表面平坦化后的截面图，图3(d)是成膜电阻变化层以及上部电极材料后的截面图，图3(e)是形成电阻变化元件后的截面图。图I的工序1000 工序1004分别对应于图2(a) (e)。图I的工序1005 工序1009分别对应于图3(ar(e)。此外，在图I所示的流程图中，表示有赋予了工序编号的一系列工序，这是为了说明的简化和明确化。这些工序编号不一定表示各自的工序顺序。也能够将这些工序的一部分省略、或者并行地进行，不要求严格地维持一系列的顺序。此外，图2(ar(e)以及图3(ar(e)是对图4所示的ITlR型存储单元100的制造方法进行说明的工序图，但在电阻变化元件10的形成工序中，不限定于ITlR型存储单元。如之后说明的那样，实施方式I的电阻变化元件10的制造方法，例如还能够应用于构成IDlR型存储单元等的电阻变化元件10的制造中。以下，参照图2(ar(e)以及图3(&Γ(θ)、沿着图I的流程图对实施方式I的电阻变化元件10的制造方法进行说明。在工序1000中，准备基板。在制作ITlR型存储单元的情况下，如图2(a)所示那样，能够使用在基板I上通过公知的方法形成了源极区域2、漏极区域3、栅极氧化膜4、栅电极5的选择晶体管6。此外，基板I具有与在之后的工序中形成的电阻变化元件10电连接的构成即可，而不限定于本构成。
首先，在工序1001中，使用CVD法等，在基板I的主面上堆积层间绝缘膜14 (图2(b))。层间绝缘膜14由各种绝缘材料构成。例如，通过将四乙氧基硅烷(TEOS)作为原料、使用等离子CVD法而成膜的硅氧化膜(以下记载为P-TE0S)，来构成层间绝缘膜14。接下来，在工序1002中，使用干式蚀刻等，形成贯通层间绝缘膜14且达到基板内(存在的布线、扩散层等)的接触孔15。图2(c)表示贯通层间绝缘膜14并达到选择晶体管6的漏极区域3的接触孔15被形成后的截面图。接下来，在工序1003中，使用溅射法、CVD法等，在接触孔15内填充在之后的工序1004中成为导电性塞柱16的导电材料(以下简称为“导电材料16”)。此时，如图2(d)所示那样，不仅是接触孔15内，基板的主面(由层间绝缘膜14覆盖的)整体由导电材料16覆盖。该导电材料16中利用了各种金属以及导电性化合物。优选使用钨(W)作为导电材料16。在导电材料16中使用钨(W)的情况下，通常，首先使用CVD法或者溅射法等来成膜钛(Ti)或者氮化钛(TiN)等金属，作为紧贴层。然后，在其上使用CVD法堆积钨(W)。接下来，在工序1004中，使用CMP法，将覆盖基板I主面的层间绝缘膜14的导电材料16 (以及紧贴层)研磨除去，残留接触孔15内的导电材料16 (以及紧贴层)。由此，在接触孔15内形成导电性塞柱16。在工序1004的CMP工序中使用的浆料(slurry)，优选含有氧化铝、二氧化硅等研磨剂，且含有使导电材料16氧化的氧化剂。例如，在研磨钨(W)的浆料中，优选含有浓度为f6wt%左右的氧化铝，且pH值为4以下。浆料所含的氧化剂使导电材料16氧化，浆料所含的研磨剂，通过化学作用和机械作用来对由于氧化而脆弱化的导电材料16进行研磨。在工序1004中，以导电材料16 (以及紧贴层)不残留在层间绝缘膜14上的方式进行过度研磨(over-polishing)。此时，为了以残留层间绝缘膜14的方式将导电材料16 (以及紧贴层)研磨除去，因此优选导电材料16的研磨速率比层间绝缘膜14的研磨速率高。例如，作为对在由P-TEOS构成的层间绝缘膜14上堆积的、由钨(W)构成的导电材料16进行研磨的研磨条件，能够使钨(W)的研磨速率为190nm/分、P-TEOS的研磨速率为12. 3nm/分。但是，由于该研磨速率之差，导电性塞柱16处于接触孔15内的其上部被磨削，从层间绝缘膜14的上表面稍微凹陷(图2(e))。此外，导电性塞柱16上方的层间绝缘膜14的表面被磨削为锥面状，形成凹口(recess)(图2(e))。图2(&Γ(θ)以及图3 (&Γ(θ)用于说明单个导电性塞柱16的形成，但在实际的器件制作中，除了上述情况，还依存于细微布线部的疏密度而产生侵蚀(erosion)。由于以上的过度研磨、凹口以及侵蚀的产生，接触孔15内所形成的导电性塞柱16的高度产生偏差，在层间绝缘膜14的上表面产生凹陷。接下来，在工序1005中，通过CMP法对层间绝缘膜14进行研磨而使其平坦化。由此，在之前的工序1004中产生的层间绝缘膜14的凹陷(由凹口以及侵蚀引起)几乎被消除。在工序1005的CMP工序中使用的浆料，优选含有氧化铝(Alumina)、二氧化硅(Silica)、二氧化铈(Ceria)等研磨剂，且为碱性或者中性。作为绝缘膜用的浆料，优选含有浓度为13wt%左右的平均粒径为O. 1 0. 2μπι的二氧化硅，且pH值为疒11。例如，在层间绝缘膜14为P-TEOS等氧化膜的情况下，通过提高溶剂的pH值，能够容易进行磨削。层间绝缘膜14的研磨与导电材料16的研磨不同，由于使用中性或者碱性的浆料，因此导电材料16不会由于氧化而脆弱化，因此，导电材料16几乎不被研磨。例如，在导电性塞柱16由钨(W)构成的情况下，在上述研磨条件下，导电性塞柱16几乎未被研磨，能够抑制过度研磨、凹口、侵蚀引起的层间绝缘膜14的凹陷量的偏差。图3(a)表示层间绝缘膜14的上表面通过研磨而平坦化，随之导电性塞柱16的上部成为从层间绝缘膜14的上表面突出的形状。作为研磨方法例如能够使用CMP。导电性塞柱16的突出部需要突出为层间绝缘膜14的凹陷被消除的程度。但是，其突出量(从层间绝缘膜14的上表面到导电性塞柱16的顶部为止的高度)优选不是太大。其原因为如下的 2个理由。第一个理由是下部电极7的加工上的理由。在之后的工序1006中，在突出的导电性塞柱16上，成膜下部电极7。此时，下部电极7优选成膜为导电性塞柱16不贯通下部电极7的程度的膜厚。因此，下部电极7的膜厚被调节为导电性塞柱16的突出量以上。由此，导电性塞柱16的突出量越大，则随之下部电极7的膜厚越厚。然而，在考虑到之后的工序1009中的下部电极7的加工的情况下，下部电极7的膜厚优选不过厚。因此，导电性塞柱16的突出量也优选不过大。第二个理由是与导电性塞柱16的机械强度有关的理由。在工序1005中将层间绝缘膜14研磨平坦化时，导电性塞柱16受到物理或者机械的冲击。此时，当在导电性塞柱16的突出量较多的状态下实施研磨处理时，导电性塞柱16有可能变形(弯曲、缺损等)。作为其结果，变形有可能成为接触不良。由此，导电性塞柱16优选将突出量抑制为不受到激烈的机械冲击的程度。此外，工序1005不限定于CMP法。作为将层间绝缘膜14的上表面平坦化的其他方法，例如还能够在将抗蚀剂形成到基板I主面整面上之后，进行整面蚀刻。但是，需要控制为，使全部导电性塞柱16从层间绝缘膜14的上表面突出，且使导电性塞柱16的突出量不变得过大。接下来，在工序1006中，使用CVD法、溅射法等，在层间绝缘膜14以及导电性塞柱16上成膜下部电极7。此时，由于在之前的工序1005中层间绝缘膜14被平坦化，因此在层间绝缘膜14上形成的下部电极7的上表面以及下表面成为平坦，在其厚度方向上膜厚均匀地形成。但是，在导电性塞柱16上形成的下部电极7的上表面，沿着在之前的工序1005中突出的导电性塞柱16成膜，因此成为凸形状(图3(b))。接下来，在工序1007中，使用CMP法，对在之前的工序1006中产生的下部电极7上表面的凸形状进行研磨。由此，如图3(c)所示那样，得到表面平坦的下部电极7。研磨处理后的下部电极7的上表面优选为清洁的。这是为了在之后的工序1008中在下部电极7上成膜电阻变化层8。下部电极7由各种金属材料或者具有导电性的化合物构成。下部电极7优选由钨(W)、钛(Ti)、或者其化合物(氮化钨(WN)、氮化钛(TiN)等)构成。这些材料类能够使用与之前的工序1004的CMP工序的研磨对象同样的材料，因此在使用同样材料的情况下，具有能够共用之前的工序1004的研磨条件的优点。或者,下部电极7优选由钽(Ta)或者其化合物(氮化钽(TaN)等)构成。这些材料类是在器件制作中在形成一般铜布线的CMP工序中成为研磨对象的材料，具有能够共用这些研磨条件的优点。并且，钨(W)、钛(Ti)、钽(Ta)均是所谓的高熔点金属，是电迁移耐性较高的材料。因此，在通常流动电流密度较高的电流(10000A/cm2以上)而进行驱动的电 阻变化元件10中，从元件特性以及稳定性的观点出发优选将上述材料用于下部电极7。工序1007的CMP工序，与工序1004那样的通常的导电材料16的CMP工序不同，在研磨时要求进行膜厚控制。例如，在工序1004的CMP工序中，将导电材料16 (以及紧贴层)研磨除去，在露出了层间绝缘膜14的时刻结束研磨。另一方面，工序1007需要在下部电极7上表面变得平坦、且下部电极7的膜厚成为规定值时结束研磨。由此，在工序1007的研磨处理时，需要掌握用于下部电极7的材料的研磨速度、进行层间绝缘膜14上的下部电极7材料的膜厚测定(研磨处理后的剩余膜厚测定)，同时决定研磨的终点。在考虑到之后的工序1009中的下部电极7的加工的情况下，工序1007后的下部电极7的残膜优选不过厚。具体地说，导电性塞柱16正上方的下部电极7的膜厚，优选被控制为大致2(T50nm左右的范围内。此外，工序1007不限定于CMP法。作为将下部电极7的上表面平坦化的其他方法，例如还能够在基板I主面整面上形成了抗蚀剂等的涂敷膜之后，进行整面蚀刻。但是，需要遍及基板I主面整面地将下部电极7的上表面平滑化。接下来，在工序1008中，使用CVD法、溅射法等，在下部电极7上依次形成电阻变化层8、上部电极9 (图3(d))。在之前的工序1007中下部电极7的上表面被平滑化，因此在其上层叠的电阻变化层8、上部电极9也平坦地形成。作为电阻变化层8的材料，能够使用钙钛矿型的金属氧化物、典型金属或者迁移金属的氧化物等。具体地说，能够列举PCMO(PivxCaxMnO3(O < x < I. O))、氧化钛(TiOx(O< X < 2. O))、镍氧化物(NiOx(O < X < I. O))、铁氧化物(FeOx(O < x < I. 5))、铜氧化物(CuOx(O < X < 2. O))、铝氧化物(AlOx(O < X < I. 5))、钽氧化物(TaOx(O < x < 2. 5))、锆氧化物(ZrOx(O < X < 2. O))、铪氧化物(HfOx(O < x < 2. O))等、这些物质的置换体或者这些物质的混合物、层叠构造物等。这些均是根据化学计量学的构成来说，含氧量较少的氧不足型氧化物。此外，也可以使用上述材料组等，使电阻变化层8为双层，并成为由低电阻层的金属氧化物和高电阻层的金属氧化物构成的层叠构造。在该情况下，通过控制高电阻层的厚度，能够得到初始电阻的偏差较小、稳定的电阻变化特性。例如，在电阻变化层8采用钽氧化物TaOx (O < X < 2. 5)的情况下，优选构成为，在其厚度方向上层叠含有第一钽氧化物TaOx (其中O. 8兰X兰L 9)的层和含有第二钽氧化物TaOy (其中2. I兰y < 2. 5、且膜厚为Inm以上8nm以下)的层。在该情况下，TaOx—方的电阻率变低而成为低电阻层,TaOy—方的电阻率变高而成为高电阻层。根据所述构成，能够得到具有高速可逆的稳定的改写特性、和良好的电阻值的保持特性的电阻变化元件。此外，上述的作用效果并不局限于钽氧化物的情况，例如，也可以是锆氧化物的层叠构造(在ZrOx(O. 9 ^ X ^ I. 4)作为低电阻层以及ZrOy(I. 9 < y < 2. O)作为高电阻层的层叠中，ZrOy的膜厚为Inm以上5nm以下)、铪氧化物的层叠构造(HfOx(O. 9 ^ X ^ 1.6)作为低电阻层以及HfOy (I. 8 < y < 2. O)作为高电阻层的层叠中，HfOy的膜厚为3nm以上4nm以下)等。
此外，构成低电阻层的金属氧化物的迁移金属、构成高电阻层的金属氧化物的迁移金属，也可以使用不同的迁移金属。在该情况下，高电阻层的迁移金属氧化物使用氧不足度比低电阻层的迁移金属氧化物小的迁移金属氧化物。所谓氧不足度是指，在各个迁移金属中，相对于构成其化学计量学的氧化物的氧的量，不足的氧的比例。例如，在迁移金属为钽(Ta)的情况下，化学计量学的氧化物的组成为Ta2O5，因此能够表现为Ta02.5。TaO2.5的氧不足度为0%。例如，TaOh5的组成的氧不足型的钽氧化物的氧不足度为，氧不足度=(2. 5-1. 5)/2. 5 = 40%。此外，Ta2O5的氧含有率为氧占总原子数的比率(0/(Ta + O))、成为71. 4atm%。由此，氧不足型的钽氧化物的氧含有率比O大、比71. 4atm%小。通过成为这种构成，在电阻变化时在下部电极7以及上部电极9之间施加的电压，能够向电阻变化层8的高电阻层分配更多，使在电阻变化层8的高电阻层中产生的氧化还原反应更容易产生。此外，在电阻变化层8的高电阻层和低电阻层中使用相互不同的迁移金属的情况下，高电阻层的迁移金属的标准电极电位优选比低电阻层的迁移金属的标准电极电位低。其原因为，电阻变化现象可以认为是如下产生的在电阻较高的高电阻层的迁
移金属氧化物层中形成的细丝(导电通路)中产生氧化还原反应，而其电阻值变化。例如，通过在低电阻层的迁移金属氧化物中使用氧不足型的钽氧化物、在高电阻层的迁移金属氧化物中使用钛氧化物(TiO2),由此能够得到稳定的电阻变化动作。钛(标准电极电位=-I. 63eV)是标准电极电位比钽(标准电极电位=-O. 6eV)低的材料。标准电极电位表示其值越大越难以氧化的特性。通过在高电阻层的迁移金属氧化物中配置标准电极电位比低电阻层的迁移金属氧化物小的迁移金属的氧化物，由此在高电阻层的迁移金属氧化物中更容易产生氧化还原反应。上部电极9由各种金属材料或者具有导电性的化合物构成。例如，在电阻变化层8使用钽氧化物(TaOx)的情况下，使下部电极7或者上部电极9的某一方由标准电极电位比Ta高而难以氧化的材料(容易发现电阻变化的材料)构成，使另一方由标准电极电位比上部电极低的材料(难以发现电阻变化的材料)构成，由此电阻变化元件10的改写特性可逆地稳定。具体地说，在电阻变化层8使用钽氧化物(TaOx)的情况下，作为容易发现电阻变化的材料，存在作为贵金属的白金(Pt)、铱(Ir)、钯(Pd)等，作为难以发现电阻变化的材料，存在铝(Al)、钛(Ti)、氮化钽(TaN)等。由此，优选以满足上述组合的方式选择上部电极9。上述的各材料的层叠构造的电阻变化层8的电阻变化现象，均可以认为是如下产生的在高电阻层的迁移金属氧化物中形成的细丝(导电通路)中产生氧化还原反应，而其电阻值变化。换句话说，可以认为，在对下部电极7以及上部电极9中、与电阻变化层8的高电阻层连接的电极，以另一个电极为基准而施加了正电压时，电阻变化层8中的氧离子向高电阻层侧集中，而在高电阻层中所形成的细丝中产生氧化反应，而细丝的电阻增大。相反，可以认为，在对下部电极7以及上部电极9中、与电阻变化层8的高电阻层连接的电极，以另一个电极为基准而施加了负电压时，高电阻层中的氧离子被推向低电阻层侧，而在高电阻层中所形成的细丝中产生还原反应，而细丝的电阻减少。下部电极7以及上部电极9中、与电阻变化层8的高电阻层连接的一方的电极，例如，由白金(Pt)、铱(Ir)等、与构成电阻变化层8的高电阻层的迁移金属以及构成另一个电极的材料相比，标准电极电位更高的材料构成。通过成为这种构成，关于在下部电极7和上部电极9之中的与电阻变化层8的高电阻层连接的一方的电极，在该电极与电阻变化层8的高电阻层之间的界面附近的电阻变化层8中，有选择地产生氧化还原反应，得到稳定的电阻变化现象。最后，在工序1009中，使用干式蚀刻等，加工形成下部电极7、电阻变化层8、上部电极9的层叠构造。由此，如图3(e)所示那样，形成电阻变化元件10。在此，假定为使用干式蚀刻来统一加工下部电极7、电阻变化层8、上部电极9的层叠构造。但是，不限定于此，例如能够使用多个光掩模，而分别独立地加工下部电极7、电阻变化层8、上部电极9的各层。通过以上的工序，制作出图4所示的ITlR型的存储单元100。图4是示意性地表示本发明实施方式I的ITlR型存储单元的构成的截面图，表示通过上述实施方式I的制造方法制作的ITlR型的存储单元100的构成。在存储单元100 中，电阻变化元件10与选择晶体管6串联地电连接。电阻变化元件10将基于电脉冲的施加而电阻值可逆地变化的电阻变化层8夹持在下部电极7和上部电极9之间。在层间绝缘膜14中形成的导电性塞柱16将下部电极7、选择晶体管6的漏极区域3电连接。下部电极7的上表面以及下表面(除了与导电性塞柱的上表面之间的界面)形成为平坦。通过该构成，能够提高电阻变化元件10的特性以及可靠性，并减少特性偏差。导电性塞柱16的上部从层间绝缘膜14的上表面突出。该导电性塞柱16上部的突出部与下部电极7接合，因此与以往的元件相比，能够增大下部电极7与导电性塞柱16的接触面积。由此，能够减小接触面上的电气电阻，能够较少电损失，并抑制产生的焦耳热。并且，当增大下部电极7与导电性塞柱16的接触面积时，能够进一步减小接触面上的热电阻。当热电阻变小时，在流动电流时在下部电极7或者导电性塞柱16上产生的焦耳热被高效地散热。作为其结果，焦耳热对下部电极7或者导电性塞柱16等产生的热应力被缓和。由此，导电性塞柱16的突出部与下部电极7接合的形状，是在热特性、电特性以及可靠性的观点上优选的构成。特别是，在通常流动电流密度较高的电流(ΙΟΟΟΟΑ/cm2以上)而进行驱动的电阻变化元件10中，接触面上的效果变得重要。并且，通过导电性塞柱16的上表面突出、下部电极7覆盖导电性塞柱16的突出部的形状，导电性塞柱16和下部电极7的紧贴性被强化。特别是，在沿水平方向施加物理上的力的CMP工序等中，在塞柱与电极的界面上产生剥离的情况较多。但是，在本发明的构造中，由于存在导电性塞柱16的突出部，因此能够抑制界面上的剥离。此外，这意味着也可以使紧贴性不依赖于接触面积的大小，具有能够使元件进一步微细化的效果。此外，作为分别构成层间绝缘膜14、导电性塞柱16、下部电极7、电阻变化层8、上部电极9的材料，能够利用实施方式I的制造方法中表示的各种材料。当对构成电阻变化元件10的电阻变化层8施加规定的电脉冲时，电阻变化层8的状态在规定的低电阻状态和高电阻状态之间迁移。然后，电阻变化层8只要不施加新的规定的电脉冲，就维持其迁移后的状态。由此，当使电阻变化层8的低电阻状态和高电阻状态分别与例如2值数据的“O”和“I”对应时，能够使电阻变化元件10存储2值数据。此外，对电阻变化层8施加的电脉冲的电流密度、以及通过电脉冲的施加而产生的电场的大小，对于使电阻变化层8的状态变化来说是足够的，并且是不破坏电阻变化层8的程度即可。此夕卜，也可以对电阻变化层8施加多次电脉冲。图5是本发明实施方式I的电阻变化元件10的动作特性图，是电流/电压特性的动作例。本测定使用的试料为如下的电阻变化元件10 :使用溅射法，在基板I主面上依次成膜而层叠下部电极7、电阻变化层8、上部电极9，然后，使用通常的光刻法以及干式蚀刻而加工形成的电阻变化元件10。本试料的电阻变化层8由膜厚为50nm的钽氧化物(TaOx)构成。本试料的下部电极7由氮化钽(TaN)构成，上部电极9由白金(Pt)构成，电阻变化元件10的电极面积为O. 5 μ m2。在图5的测定中，使对电阻变化元件10施加的电压从OV到-I. 8V(此时的特性为箭头I侧的曲线)、从-I. 8V到OV (此时的特性为箭头2侧的曲线)、从OV到+ I. 3V (此时的特性为箭头3侧的曲线)、从+ I. 3V到OV (此时的特性为箭头4侧的曲线)的顺序变化。在图5中，与电阻变化元件10的电阻值的变化相伴随的电流值的变化，在对电阻变化元件10施加的电压为大约-O. 8V(在图5中显示为A)以及大约+ O. 9V(在图5中显示为B)时可以观察到。由此，可知在电阻变化时实际在电阻变化元件10中流动的电流最大为80 μ A左右。由此，能够预计向电阻变化元件10写入数据时的电流，需要为10000Α/cm2以上的较高的电流密度。·以下，使用图6(a)、(b广图9(a)、(b)对与层间绝缘膜14上表面的研磨平坦化有关的实验结果进行说明。具体地说，对在将层间绝缘膜14的上表面进行研磨平坦化的工序(工序1005)之前和之后观察层间绝缘膜14以及导电性塞柱16的表面状态的结果进行说明。观察的试料均是经由图I的工序100(Γ工序1004而制作的。本试料的层间绝缘膜14由P-TEOS构成，导电性塞柱16由钨(W)构成。此外，接触孔15的直径在层间绝缘膜14的上表面成为大约O. 3μπι。图6(a)以及图7(a)是通过原子间力显微镜(AFM)观察进行工序1005之前的导电性塞柱16附近的表面凹凸而得到的AFM像。图6(a)是观察密集形成的导电性塞柱16附近的表面凹凸而得到的AFM像，图7(a)是观察孤立形成的导电性塞柱16附近的表面凹凸而得到的AFM像。此外，图6(a)所示的试料的、相邻接的导电性塞柱16的中心间距离最小为大约I. 5 μ m。在图6(a)以及图7(a)中，基于AFM的观察区域(由黑色边缘围起的区域)的大小为20μπι的边的方形。在图6(a)以及图7(a)所示的AFM像中，导电性塞柱16被观察为黑色点状的像。这表示导电性塞柱16从层间绝缘膜14的上表面凹陷。图6(b)是表示图6(a)的VI-VI线上的试料表面的凹凸的线图。此外，图7(b)是表示图7(a)的VII-VII线上的试料表面的凹凸的线图。在图6(b)以及图7(b)中，纵轴表不相对高度(nm),横轴表不相对距离(μπι)。图6 (b)的A1 A5对应于处于图6 (a)的VI-VI线上的导电性塞柱16引起的凹陷Af A5。图7(b)的BI对应于处于图7(a)的VII-VII线上的导电性塞柱16引起的凹陷BI。当对图6(b)和图7(b)进行比较时，可知导电性塞柱16的凹陷量(从导电性塞柱16的顶部到层间绝缘膜14的最上表面为止的高度)不同。在图6(b)中凹凸最大为20nm左右，与此相对，在图7(b)中最大为40nm左右。该情况是过度研磨导致的导电性塞柱16上表面的凹陷以及凹口或者侵蚀导致的层间绝缘膜14上表面的凹陷，依存于研磨条件、导电性塞柱16的疏密度等而综合反映出的。当对图6(b)的AfA5的凹陷量分别进行比较时，在导电性塞柱16以及层间绝缘膜14的凹陷量中发现偏差。这意味着层间绝缘膜14的厚度偏差、导电性塞柱16的高度偏差。图8(a)以及图9(a)是分别对图6(a)以及图7(a)的试料，进行了将层间绝缘膜14的上表面进行研磨平坦化的工序1005之后的AFM像。在工序1005中，使用含有二氧化娃作为研磨剂的衆料，将层间绝缘膜14研磨了大约50nm的量。此外,研磨时间通过如下决定在对层间绝缘膜14所使用的P-TEOS的研磨速度进行了实测之后，对将P-TEOS研磨除去50nm的时间进行计算而决定的。图8(a)的左半部分是观察未形成导电性塞柱16的区域的表面凹凸而得到的AFM像，图8(a)的右半部分是观察密集地形成有导电性塞柱16的区域的表面凹凸而得到的AFM像。图9(a)是观察与图7(a)同样独立地形成的导电性塞柱附近的表面凹凸而得到的AFM像。此外，图8(a)所示的试料是对图6(a)进行了工序1005后的试料，相邻接的导电性塞柱16的中心间距离最小为大约I. 5 μ m。 在图8(a)以及图9(a)中，基于AFM的观察区域(由黑色边缘围起的区域)的大小与图6(a)以及图7(a)同样为20 μ m边的方形。在图8(a)以及图9 (a)所示的AFM像中，导电性塞柱16被观察为白色点状的像。这表示导电性塞柱16从层间绝缘膜14的上表面突出。图8(b)是表示图8 (a)的VIII-VIII线上的试料表面的凹凸的线图。图9 (b)是表示图9(a)的IX-IX线上的试料表面的凹凸的线图。在图8(b)以及图9(b)中，纵轴表示相对高度(nm)，横轴表示相对距离(μπι)。图8(b)的Cf C3对应于处于图8 (a)的VIII-VIII线上的导电性塞柱16的突出CfC3。图9(b)的Dl对应于处于图9(a)的IX-IX线上的导电性塞柱16的突出Dl。当对图8(b)以及图6(b)进行比较时，可知导电性塞柱16周边的层间绝缘膜14通过工序1005而进行了平坦化。此外，根据图9(b)以及图7(b)的比较，也可知同样的情况。例如，图9(b)的Dl的凸形状与图7(b)的BI的凹形状相比，上升更尖锐、宽度更窄。这表示在接触孔15的上部产生为锥面形状的层间绝缘膜14的凹口通过工序1005而被平坦化。当对图8(b)的左区域(无导电性塞柱16的区域)和右区域(导电性塞柱16密集的区域)进行比较时，也可知层间绝缘膜14的上表面为平坦的情况。这表示依存于导电性塞柱16的疏密而产生的侵蚀通过工序1005而被消除。根据以上的实验结果，示出通过工序1005而层间绝缘膜14的上表面变得平坦的情况。在此，预先说明一下导电性塞柱16的突出部。在图8(b)以及图9(b)中，导电性塞柱16的突出部相对于基板的主面几乎垂直地立起。这表示的情况为，在工序1005的研磨时，即使对导电性塞柱16的突出部作用了机械性冲击，导电性塞柱16也不产生变形。在图8(b)以及图9(b)中，导电性塞柱16的突出量(从层间绝缘膜14的上表面到导电性塞柱16的顶部为止的高度)最大为大约30nm。由此，由钨(W)构成的导电性塞柱16，为了避免力学上的变形，优选将其突出量调整为30nm以下。此外，如图8(b)以及图9(b)所示那样，导电性塞柱16的突出量依存于导电性塞柱16的疏密而不同。在图8(b)的情况下，突出量最大为30nm左右，与此相对，在图9(b)中最大为20nm左右。该情况可以认为是，之前的工序1004的过度研磨导致的导电性塞柱16的凹陷量，几乎直接被反映为工序1005的导电性塞柱16的高度。即，在进行工序1005之前(与图2(e)对应)，在图6(b)中凹凸最大为20nm左右，与此相对，在图7(b)中最大为40nm左右。即，意味着与图6(b)相比较，图7(b)到导电性塞柱的上表面为止形成了较深的凹部。之后，通过实施对层间绝缘膜14的上表面进行研磨的工序1005，在工序1005之后(与图3(a)对应)，使图8(b)所示的导电性塞柱16的突出量比图9(b)所示的导电性塞柱16的突出量更大。此外，通过之后的工序1007的下部电极7的研磨平坦化，在下部电极7的上表面上消除该导电性塞柱16的高度偏差。即，即使导电性塞柱16的高度存在偏差，也能够确保下部电极7上表面的平坦性。如以上那样，如果使用实施方式I的制造方法来制作电阻变化元件，则能够在下部电极7的上表面上消除由层间绝缘膜的凹陷、侵蚀引起的导电性塞柱本身的高度偏差。由此，能够减少电阻变化元件的特性偏差。 (实施方式2)图10是示意性地表示本发明实施方式2的ITlR型的存储单元200的结构的截面图。在图10中，对于与图4相同的构成要素使用相同的附图标记，而省略说明。实施方式2的电阻变化元件20为，将基于电脉冲的施加而电阻值可逆地变化的电阻变化层8夹持在下部电极70和上部电极9之间。但是，实施方式2与实施方式I不同，下部电极70具有由第一下部电极70a和第二下部电极70b构成的层叠构造。通过该构成，电阻变化元件20的下部电极70能够使用基于研磨难以进行平坦化的材料。使用图11对于实施方式2的电阻变化元件20的制造方法按顺序说明工序流程。图11是对本发明实施方式2的电阻变化元件的制造方法的一个例子进行说明的流程图。此外，在实施方式2中，到工序1005 (通过CMP法将在基板I主面上露出的层间绝缘膜14研磨平坦化)为止是与实施方式I相同的工序流程，因此对其以后的工序流程进行说明。在工序2001中，使用CVD法、溅射法等，在层间绝缘膜14以及导电性塞柱16上成膜第一下部电极70a。通过之前的工序1005，导电性塞柱16的上部从层间绝缘膜14的上表面突出(图3(a))，第一下部电极70a也沿着该凸形状成膜。作为其结果，第一下部电极70a在导电性塞柱16上成为凸形状。在工序2002中，通过CMP法研磨在之前的工序2001中产生的第一下部电极70a上表面的凸形状，得到表面平坦的第一下部电极70a。第一下部电极70a由各种金属材料或者具有导电性的化合物构成。优选由钨(W)、钛(Ti)或者其化合物(氮化钨(WN)、氮化钛(TiN)等)、或者钽(Ta)或者其化合物(氮化钽(TaN)等)构成。当第一下部电极70a使用这些材料类时,具有加工上的优点(研磨条件的共用等)。此外，上述材料均为所谓的高熔点金属，是电迁移耐性较高的材料，因此从电阻变化元件20的元件特性以及稳定性的观点出发较优选。工序2002的CMP工序与实施方式I的工序1007同样，要求研磨时的膜厚控制。此夕卜，在工序2002中，还可以考虑在基板主面整面上形成抗蚀剂等的涂敷膜之后，进行整面蚀刻等的其他方法。此时，需要遍及基板主面整面使第一下部电极70a材料的上表面平滑化。接下来，在工序2003中，在通过之前的工序2002而研磨平坦化的第一下部电极70a上，成膜第二下部电极70b。第二下部电极70b能够使用各种金属材料或者具有导电性的化合物。在之前的工序2002中第一下部电极70a的表面被研磨平坦化，因此第二下部电极70b的表面也变得平坦。由此，第二下部电极70b能可以使用基于研磨难以平坦化的金属材料。由此，能够构成设计自由度较高的电阻变化元件20。例如，能够将在实施方式I中说明了的那种、容易发现电阻变化的材料即白金(Pt)、铱(Ir)、钯(Pd)等贵金属，不受加工上的限制地选择作为第二下部电极70b。
此外，在实施方式2中，下部电极70通过第一下部电极70a和第二下部电极70b 的层叠构造构成，但不限定于此。例如，也可以成为第二下部电极70b由两层以上的多层构成的层叠构造，也可以成为通过3层以上的多层来构成下部电极70的层叠构造。
通过以上的工序2001 工序2003形成下部电极70。之后的工序与实施方式I的工序1008、1009同样，因此省略说明。
如以上那样，根据实施方式2的制造方法，除了上述的实施方式I的作用效果，通过扩大下部电极的材料选择性，还能够抑制电极加工上的制约，结果能够提高电阻变化元件的设计自由度。
(实施方式3)
图12(a)、(b)是示意性地表示本发明实施方式3的IDlR型(I个二极管、I个电阻体)的存储单元300、301的构成的截面图。在图12(a)、(b)中，对于与图4相同的构成要素使用相同的附图标记，而省略说明。如图12(a)所示那样，实施方式3的IDlR型的存储单元300为，在具有与实施方式I同样构成的电阻变化元件10之上具备电流控制元件30。 此外，如图12(b)所示那样，与图12(a)相比，实施方式3的IDlR型的存储单元301为，在构成要素按相反顺序层叠的电流控制元件30之上，具备构成要素按相反顺序层叠的电阻变化元件10。
在将具备实施方式3的电阻变化元件10和电流控制元件30的IDlR型存储单元配置为阵列状的、所谓交叉点型的存储装置中，在向规定的存储单元(选择存储单元)写入信息、从规定的存储单元读出信息时，产生在选择存储单元以外的存储单元(非选择存储单元)中流动的迂回电流。在向选择存储单元写入信息、从选择存储单元读出信息时，当该非选择存储单元的迂回电流成为不能够忽略的电流值而超过规定阈值时，产生向非选择存储单元写入错误的信息、从选择存储单元错误地读出信息的情况，因此防止向非选择存储单元的迂回电流变得极其重要。
在实施方式3中，如图12(a)、(b)所示那样，电流控制元件30与电阻变化元件10 串联连接，发挥防止向规定的选择存储单元以外的非选择存储单元的迂回电流的作用。由此，能够防止向电阻变化元件10写入数据时的写入干扰(由于迂回电流而非选择存储单元的电阻变化元件10的电阻值会变化的障碍)、选择存储单元的误读出。
在电阻变化元件10为单极型的情况下，通过相同极性的电脉冲(例如电压脉冲) 使电阻变化层8的电阻值变化。因此，电流控制元件30能够使用单极性的电流控制元件 (在仅相同极性的电压范围中，具有包括高电阻状态和低电阻状态的非线性的电压电流特性)。例如，使用P-η结二极管、肖特基二极管等。
在电阻变化元件10为双极型的情况下，基于异极性的电脉冲(例如正负的电压脉冲)使电阻变化层8的电阻值变化。因此，电流控制元件30能够使用双极性的电流控制元件(在正/负的极性的电压范围中，分别具有包括高电阻状态和低电阻状态的非线性的电压电流特性)。例如，使用MIM 二极管(Metal-Insulator-Metal)、MSM 二极管 (Metal-Semiconductor-Metal)、变阻器等二端子兀件。
在图12(a)所示的IDlR型的存储单元300中，电流控制元件30将电阻变化元件 10的上部电极9兼作为一个二极管电极，在该二极管电极9之上还具备电流控制层31和另一个二极管电极32。上部电极9作为电阻变化元件10的电极起作用，并且还作为电流控制元件30的电极起作用。
图12(b)所示的IDlR型的存储单元301，将图12(a)的存储单元300所包括的构成要素按相反顺序层叠而构成。因此，存储单元301的下部电极19以及上部电极17，分别由与存储单元300的上部电极9以及下部电极9相同的材料构成，存储单元301的电流控制元件50以及电阻变化元件40分别起到与存储单元300的电流控制元件30以及电阻变化元件10相同的功能。
此外，在图12(a)中，电阻变化元件10的上部电极9不一定需要共用为电流控制元件30的二极管电极。例如，也可以是在空间上隔开的电阻变化元件10和电流控制元件 30电连接地构成。该情况在图12(b)中也同样。
此外，在图12(a)、(b)以及以下的说明中，为了简便，例示了电流控制元件30、50 为MSM 二极管的情况，但实施方式3不限定于此。IDlR型的存储单元300、301具备电阻变化元件10、40以及电流控制元件30、50即可，例如，电流控制元件30、50也可以是MM 二极管等其他构造的电流控制元件。
使用图13，对实施方式3的将电流控制元件串联连接的电阻变化元件的制造方法进行说明。图13是对本发明实施方式3的电阻变化元件、特别是图12(a)的存储单元300 的制造方法的一个例子进行说明的流程图。
首先，在工序3000中准备基板I。如之前说明了的实施方式I那样，实施方式3 的IDlR型的存储单元300、301，不需要在存储器阵列内部具备选择晶体管6。例如，在图 12(a)、(b)中，基板I上具备作为字线起作用的金属布线33。
以下，关于工序IOOf工序1008，由于与实施方式I为相同的工序流程，因此省略。 此外，例如实施方式2那样，也能够使下部电极70为两层。
在工序1008中，在形成了电阻变化层、上部电极层之后，在工序3001中，使用CVD 法、溅射法等，在上部电极9之上成膜电流控制层31、二极管电极32。
电流控制层31由通过在与电极材料的接合面上产生的势垒而具有整流性的、各种半导体或者绝缘体构成。例如，在电流控制元件30为MSM 二极管的情况下，电流控制层 31由非晶硅、多晶硅、氮化硅(SiNx (O <x ^ O. 85))等构成。特别是，使用了氮化硅(SiNx) 的MSM 二极管适合于流动电流密度较高的电流，因此是优选的材料。产生所述见解的实验结果的详细说明，记载于专利文献8 :国际公开第2008/117494号，因此在此省略。
上部电极9以及二极管电极32，由在与上述电流控制层31的接合面而具有整流性那样的各种金属材料、或者具有导电性的化合物构成。作为金属材料的例子，由Al、Cu、Ti、 W、Pt、Ir、Cr、Ni、Nb等金属，或者这些金属的混合物(合金)或层叠构造物构成。作为导电性化合物的例子，由 TiN, Tiff, TaN、TaSi2, TaSiN、TiAIN、NbN、WN、WSi2^ffSiN, RuO2' In2O3' SnO2UrO2等具有导电性的化合物，或者这些具有导电性的化合物的混合物或层叠构造物构成。
在工序3002中，使用干式蚀刻等，加工形成下部电极7、电阻变化层8、上部电极9、 电流控制层31、二极管电极32的层叠构造。由此，形成图12所示的电阻变化元件10以及电流控制元件30。在此，假定通过干式蚀刻统一加工层叠构造，但不限定于此，例如也可以使用多个光掩模而分别独立地加工各层。
如以上那样，根据实施方式3的制造方法，除了上述的实施方式I的作用效果，通过在电阻变化元件之上形成电流控制元件，还能够通过蚀刻来统一地形成电阻变化元件和电流控制兀件。
此外，图12(b)的存储单元301，能够按照将图13的流程图所包含的工序适当更换后的工序流程来制造。
以上，根据上述说明，对于本领域技术人员来说，本发明的较多的改进、其他实施方式是显而易见的。由此，上述说明应解释为仅为例示，是以将执行本发明的最佳方式提示给本领域技术人员为目的而提供的。在不脱离本发明的技术思想的情况下，能够实际地变更其构造或者功能的详细内容。
例如，在图2(ar(e)、图3(a广(e)中，使用在一个接触孔15内形成一个导电性塞柱16的例子，来说明电阻变化元件的制造工序。与此相对，在图6(a)、(b)、图8(a)、(b)中， 表示了使用该制造方法而制作的、具有多个导电性塞柱的试料的例子。即，本申请发明的制造方法不仅限定于与一个导电性塞柱连接的一个电阻变化元件的制造方法，而能够应用于在多个导电性塞柱上形成的多个电阻变化元件的制造的情况是显而易见的。
因此，本发明包含一种电阻变化元件的制造方法，是制造多个电阻变化元件的制造方法，其包括在基板上形成层间绝缘膜的工序；在上述层间绝缘膜内形成接触孔的工序；在上述接触孔内以及上述层间绝缘膜上堆积导电材料的工序；通过将堆积在上述层间绝缘膜上的上述导电材料除去，由此在上述接触孔内形成导电性塞柱的工序；以将在上述导电性塞柱周围产生的上述层间绝缘膜的凹部、以及跨多个上述导电性塞柱而产生的上述层间绝缘膜的凹部除去，并使上述导电性塞柱的上部从上述层间绝缘膜的上表面突出的方式，使上述层间绝缘膜的上表面平坦的工序；在上述层间绝缘膜以及上述导电性塞柱上，形成与上述导电性塞柱电连接的下部电极层的工序；将上述下部电极层的上表面的突出部除去，而使上述下部电极层的上表面平坦的工序；在上述下部电极层上，形成基于电脉冲的施加而电阻值可逆地变化的电阻变化层的工序；在上述电阻变化层上形成上部电极层的工序；以及在由上述下部电极层、上述电阻变化层以及上述上部电极层构成的层叠构造中，残留上述导电性塞柱的附近部分的上述层叠构造，而将其它部分的层叠构造除去的工序。
工业上的可利用性
本发明能够利用于基于电信号而电阻值可逆地变化的电阻变化元件的制造方法、 以及使用了该电阻变化元件的存储装置的制造方法。
附图标记的说明
1,901 基板
2,902 源极区域
3、903 漏极区域
4、904 栅极氧化膜
5、905 栅电极
6、906 选择晶体管
7、70、907 下部电极
8、908 电阻变化层
9 上部电极(二极管电极)
10、20、40、910 电阻变化元件
14、914 层间绝缘膜
15、915 接触孔
16,916 导电性塞柱(导电材料)
17 上部电极
19 下部电极(二极管电极)·
30、50 电流控制元件
31 电流控制层
32 二极管电极
33、912、913 金属布线
70a 第一下部电极
70b 第二下部电极
100、200、300、301、900 存储单元
909 上部电极
917,918 导电性塞柱
权利要求
1.一种电阻变化元件的制造方法，包括 在基板上形成层间绝缘膜的工序； 在上述层间绝缘膜内形成接触孔的工序； 在上述接触孔内以及上述层间绝缘膜上堆积导电材料的工序； 通过将堆积在上述层间绝缘膜上的上述导电材料除去，由此在上述接触孔内形成导电性塞柱的工序； 以将在上述导电性塞柱周围产生的上述层间绝缘膜的凹部、以及跨多个上述导电性塞柱而产生的上述层间绝缘膜的凹部除去，并使上述导电性塞柱的上部从上述层间绝缘膜的上表面突出的方式，使上述层间绝缘膜的上表面平坦的工序； 在上述层间绝缘膜以及上述导电性塞柱上，形成与上述导电性塞柱电连接的下部电极层的工序； 将上述下部电极层的上表面的突出部除去，而使上述下部电极层的上表面平坦的工序; 在上述下部电极层上，形成基于电脉冲的施加而电阻值可逆地变化的电阻变化层的工序; 在上述电阻变化层上形成上部电极层的工序；以及 在由上述下部电极层、上述电阻变化层以及上述上部电极层构成的层叠构造中，残留上述导电性塞柱的附近部分的上述层叠构造，而将其它部分的层叠构造除去的工序。
2.如权利要求I记载的电阻变化元件的制造方法，其中， 在使上述层间绝缘膜的上表面平坦的工序中，使用CMP法。
3.如权利要求2记载的电阻变化元件的制造方法，其中， 在使上述下部电极层的上表面平坦的工序中，使用CMP法。
4.如权利要求I记载的电阻变化元件的制造方法，其中， 在残留上述导电性塞柱的附近部分的上述层叠构造，而将其它部分的层叠构造除去的工序中，使用干式蚀刻法。
5.如权利要求I记载的电阻变化元件的制造方法，其中， 上述下部电极层由钛(Ti)、钽(Ta)、钨(W)、氮化钛(TiN)、氮化钽(TaN)以及氮化钨(WN)中的任意一种构成。
6.如权利要求I记载的电阻变化元件的制造方法，其中， 形成上述下部电极层的工序包括 在上述层间绝缘膜以及上述导电性塞柱的上方，形成与上述导电性塞柱电连接的第一下部电极层的工序；以及 在上述第一下部电极层之上，形成与上述第一下部电极层材料不同的第二下部电极层的工序。
7.如权利要求I记载的电阻变化元件的制造方法，其中， 包括 在上述上部电极层之上形成半导体层或者绝缘体层的工序；以及 在上述半导体层或者绝缘体层之上形成二极管电极层的工序。
8.—种电阻变化元件的制造方法，包括在基板上形成层间绝缘膜的工序； 在上述层间绝缘膜内形成接触孔的工序； 在上述接触孔内以及上述层间绝缘膜上堆积导电材料的工序； 通过将堆积在上述层间绝缘膜上的上述导电材料除去，由此在上述接触孔内形成导电性塞柱的工序； 以将在上述导电性塞柱周围产生的上述层间绝缘膜的凹部、以及跨多个上述导电性塞柱而产生的上述层间绝缘膜的凹部除去，并使上述导电性塞柱的上部从上述层间绝缘膜的上表面突出的方式，使上述层间绝缘膜的上表面平坦的工序； 在上述层间绝缘膜以及上述导电性塞柱上，形成与上述导电性塞柱电连接的二极管电极层的工序； 将上述二极管电极层的上表面的突出部除去，而使上述二极管电极层的上表面平坦的工序； 在上述二极管电极层上，形成半导体层或者绝缘体层的工序； 在上述半导体层或者绝缘体层上形成下部电极层的工序； 在上述下部电极层上，形成基于电脉冲的施加而电阻值可逆地变化的电阻变化层的工序; 在上述电阻变化层上形成上部电极层的工序；以及 在由上述二极管电极层、上述半导体层或者绝缘体层、上述下部电极层、上述电阻变化层以及上述上部电极层构成的层叠构造中，残留上述导电性塞柱的附近部分的上述层叠构造，而将其它部分的层叠构造除去的工序。
全文摘要
电阻变化元件的制造方法包括在基板上的层间绝缘膜中形成导电性塞柱的工序(1000~1004)；以将在上述导电性塞柱周围产生的上述层间绝缘膜的凹部及跨多个上述导电性塞柱产生的上述层间绝缘膜的凹部除去，并使上述导电性塞柱的上部从上述层间绝缘膜上表面突出的方式，使上述层间绝缘膜上表面平坦的工序(1005)；在上述层间绝缘膜及上述导电性塞柱上，形成与上述导电性塞柱电连接的下部电极层的工序(1006)；将上述下部电极层上表面的突出部除去，使上述下部电极层上表面平坦的工序(1007)；在上述下部电极层上形成电阻变化层的工序(1008)；在上述电阻变化层上形成上部电极层的工序(1008)；及加工形成下部电极、电阻变化层及上部电极的工序(1009)。
文档编号H01L45/00GK102947935SQ20118003028
公开日2013年2月27日 申请日期2011年6月21日 优先权日2010年6月21日
发明者有田浩二, 三河巧 申请人:松下电器产业株式会社