专利名称：穿隧磁阻元件的制造方法
技术领域：
本发明涉及一种垂直磁化型穿隧磁阻元件的制造方法。
背景技术：
对于利用电阻根据磁场发生变化的“磁阻效应”的穿隧磁阻元件(TMR，tunnelingmagnetoresistive),在磁阻随机存取存储器(MRAM, magnetoresistive random accessmemory)或磁传感器等领域正在进行研究开发。穿隧磁阻元件为绝缘层(穿隧势鱼层)夹持在两个磁性层之间的结构，磁性层之间的电流(穿隧电流)根据各磁性层的磁化方向的不同而变化。磁性层的磁化方向垂直于层压方向的穿隧磁阻元件称为“面内磁化型”，且磁性层的磁化方向与层压方向相同的穿隧磁阻元件称为“垂直磁化型”。与面内磁化型穿隧磁阻元件相比，垂直磁化型穿隧磁阻元件具有元件可小型化、抗热干扰性强和磁化反转电流小等优点，但由于元件特性基于各层材料、结晶度等等而显著不同，因此正在探索特性更优良的元件结构。特别是作为特性优良的垂直磁化型穿隧磁阻元件，正在研究以钴铁硼(CoFeB)系材料(CoFeB、CoFeBP等等)为磁性层且以氧化镁(MgO)为绝缘层的元件结构。例如，专利文献I记载了以CoFe B合金为界面固定层且以MgO为穿隧势垒层的垂直磁化型磁性穿隧结(MTJ,Magnetic Tunnel Junction)元件。该元件通过在由CoFeB合金构成的界面固定层上形成由MgO构成的穿隧势鱼层,使MgO的结晶度提高,可以制作出具有高磁阻(MR, MagneticResistance)比率和高自旋注入效率的元件。专利文献1:日本特开2008-098523 (段落
、图4)然而，在专利文献I所记载的制造方法中，认为在形成MgO薄膜的工序中存在以下问题。即，在通过溅射法形成MgO薄膜时，MgO附着在成膜腔室的内壁并从成膜腔室的内壁剥离，从而产生对元件造成不利影响的大量灰尘。此外，作为绝缘材料的MgO堆积在地电势的成膜腔室内壁上，因MgO薄膜的表面带电而产生电弧放电，导致等离子体对MgO薄膜造成损害。这些问题在于成膜材料为作为金属氧化物的MgO。
发明内容
鉴于上述这些情况，本发明的目的在于提供一种无需MgO成膜工序的垂直磁化型磁阻元件的制造方法。为了实现上述目的，根据本发明一个实施方式的磁阻元件的制造方法包括在基体上层压第一层，所述第一层由包含Co、Ni和Fe中的至少一种的材料构成。在所述第一层上层压由Mg构成的第二层。通过对包括所述第一层和所述第二层的层压体实施氧化处理，使所述第二层的Mg氧化成MgO。通过对所述层压体实施加热处理，使所述第二层结晶，且使所述第一层垂直磁化。
图1为示出第一实施方式和第二实施方式的磁阻元件的层压结构的示意图；图2为示出该磁阻元件的磁化方向的示意图；图3为示出该磁阻元件的制造装置的示意图；图4为示出根据第一实施方式的磁阻元件制造方法的流程图；图5为示出根据第二实施方式的磁阻元件制造方法的流程图。
具体实施例方式根据本发明一个实施方式的磁阻元件的制造方法包括在基体上层压第一层，所述第一层由包含Co、Ni和Fe中的至少一种的材料构成。在所述第一层上层压由Mg构成的第二层。通过对包括所 述第一层和所述第二层的层压体实施氧化处理，使所述第二层的Mg氧化成MgO。通过对所述层压体实施加热处理，使所述第二层结晶，且使所述第一层垂直磁化。根据该制造方法，可以不形成作为金属氧化物的MgO地制造垂直磁化型磁阻元件。从而，可以避免由MgO成膜所导致的问题，S卩，在MgO成膜时，MgO附着在成膜腔室的内壁并从成膜腔室的内壁剥离，从而产生对元件造成不利影响的大量灰尘。而且，可防止作为绝缘材料的MgO堆积在地电势的成膜腔室内壁上而使MgO薄膜的薄膜质量发生变化。此外，例如，带负电的氧等离子体和带负电的溅射气体离子相互排斥，从而可防止等离子体对MgO薄膜产生损害等。磁阻元件的制造方法在对所述层压体实施氧化处理的工序之后且在对所述层压体实施加热处理的工序之前，进一步在所述第二层上层压第三层，所述第三层由包含Co、Ni和Fe中的至少一种的材料构成，在对所述层压体实施加热处理的工序中可进一步使所述
第三层垂直磁化。根据该制造方法，可制成层压结构，该层压结构由所述第一层和所述第三层形成的结晶化的垂直磁化的两层(该两层由包含Co、Ni和Fe中的至少一种的材料构成)夹持由所述第二层形成的结晶化的MgO构成的层。上述的第一层、第三层的垂直磁化和上述第二层的结晶化可在一个加热处理工序中执行。与这些工序为单独工序相比，可提高生产率。磁阻元件的制造方法在对所述层压体实施加热处理的工序之后，可进一步在所述第二层上层压第三层，所述第三层由包含Co、Ni和Fe中的至少一种的材料构成，可对所述层压体实施加热处理使所述第三层垂直磁化。根据该制造方法，可制成层压结构，该层压结构由所述第一层和所述第三层形成的结晶化的垂直磁化的两层(该两层由包含Co、Ni和Fe中的至少一种的材料构成)夹持由所述第二层形成的结晶化的MgO构成的层。由于所述第一层的加热处理工序与所述第三层的加热处理工序是分别进行的，在第一层和第三层的膜厚不同的情况下，可以在不同条件下使两个层垂直磁化。因此，可提高制造工艺的自由度。所述第一层和所述第三层由CoFeB系材料构成，在层压所述第一层的工序中，所述第一层层压为0.6nm以上且1.5nm以下的厚度，在层压所述第三层的工序中，所述第三层可层压为0.6nm以上且1.5nm以下的厚度。磁性层为CoFeB系材料且绝缘层为MgO的磁阻元件通常是磁化方向垂直于层压方向的面内磁化型磁阻元件。但即便在这种情况下，也发现CoFeB系材料在磁性层和绝缘层界面附近具有垂直各向异性成分。有鉴于此，通过使第一层和第二层的膜厚为0.6nm以上且1.5nm以下,可制造垂直磁化型的CoFeB-MgO系磁阻兀件。在层压第一层的工序中，在由Ta构成的第四层上直接层压所述第一层，且根据权利要求4所述的磁阻元件的制造方法可进一步在所述第三层上直接层压由Ta构成的第五层。根据该制造方法，可制成第一层与第四层邻接且第三层与第五层邻接的层压结构。由于Ta有助于CoFeB系材料的结晶，与Ta相接触的CoFeB系材料表现为垂直磁化，因此，通过该制造方法可以制造出垂直磁化型的CoFeB-MgO系磁阻元件。下面将参照附图，对本发明的实施方式进行描述。(第一实施方式)对本发明的第一 实施方式进行描述。[穿隧磁阻元件的结构]对通过该实施方式的穿隧磁阻元件的制造方法制造的穿隧磁阻元件的结构进行说明。图1为示出穿隧磁阻元件(以下称作TMR元件)的层压结构的示意图。应指出的是，该实施方式的TMR元件为磁化方向与层压方向相同的“垂直磁化型”TMR元件。此外，图2为示出TMR元件I的磁化方向的概念图，箭头表示磁化方向。图2(a)表示“平行磁化状态”，图2(b)表示“反并行磁化状态”。如图1所示，TMR元件I具有在基板10上依次层压缓冲层20、钉扎层30、势垒层40、自由层50和覆盖层60的层结构。而且，这里示出的TMR元件I的结构为根据本发明的制造方法所制造的元件结构的一个示例。基板10为支撑各层的基板，且可为由加热氧化Si而形成的Si/Si02构成的基板。而且，基板10可由陶瓷、玻璃等其他材料构成。缓冲层20是用于促进邻接的钉扎层30平滑且均匀结晶的层。如图1所示，缓冲层20由自基板10侧依次层压的Ta(钽)层21、Ru(铷)层22和Ta层23构成。Ta层23有助于构成下述钉扎层30的CoFeB的良好结晶。每层的厚度例如可以是，Ta层21为5nm，Ru层22为10nm，Ta层23为5nm。缓冲层20的结构不限于这里所示的结构。钉扎层30是磁化方向被固定的层。“钉扎层”也称为“固定层”或者“铁磁层”。如图2(a)和(b)所示，钉扎层30的磁化方向与TMR元件I的层压方向相同，且图2 (a)所示的平行磁化状态和图2(b)所示的反平行磁化状态的磁化方向相同。钉扎层30可为由(001)取向的CoFeB (钴铁硼)结晶体构成的层。CoFeB的组成比对于CoxFeyB(1_x+y)可以取0.2彡X彡0.4且0.4彡y彡0.6的范围。而且，钉扎层30还可由除了 CoFeB之外的与CoFeB具有相似性质的CoFeB系材料，即通过在CoFeB中添加P (磷)或C(碳)等获得的材料构成。优选地，钉扎层30的厚度为0.6nm以上且1.5nm以下。此外，钉扎层30可由除了 CoFeB系材料以外的包含Co、Ni和Fe中的至少一种的材料构成。这种材料可列举例如CoFe、FeNi。
势垒层40在钉扎层30和自由层50之间形成“穿隧势垒”。“势垒层”也称为“非磁性层”或“绝缘层”。优选地，势垒层40相对于钉扎层30和自由层50的磁化方向差别(如图2所示)具有较大差别，即，具有很大磁阻(MR, magnetoresistance) t匕。势垒层40可为由(001)取向的MgO(氧化镁)结晶体构成的层。(001)取向的MgO结晶体优选Mg: 0= I: I的组成比。根据该规则的结晶性，与其他材料相比，MgO结晶体的穿隧电流(具有波动性)的散射很小，可得到较高的MR比。势垒层40的厚度可为例如 0.8nm。自由层50是磁化方向未被固定(可逆转)的层。“自由层”也称为“自由转换层”或“铁磁层”。如图2(a)和(b)所示，自由层50的磁化方向与TMR元件I的层压方向相同，且图2(a)所示的平行磁化状态和图2(b)所示的反平行磁化状态的磁化方向相反。自由层50可为由(001)取向的CoFeB结晶体构成的层。CoFeB的组成比对于CoxFeyB(1_x+y)可以取0.2彡X彡0.4且0.4彡y彡0.6的范围。而且，钉扎层30也可由除了 CoFeB之外的与CoFeB具有相似性质的CoFeB系材料构成。优选地，自由层50的厚度为0.6nm以上且1.5nm以下。自由层50和钉扎层30可由具有相同组成的CoFeB系材料形成。此外，自由层50可由除了 CoFeB系材料以外的包含Co、Ni和Fe中的至少一种的材料构成。这样的材料可列举例如CoFe、FeNi。应指出的是，由CoFeB和MgO形成的CoFeB-MgO系的TMR元件通常为面内磁化性。但在CoFeB和MgO的界面附近，存在垂直各向异性成分。该实施方式的TMR元件I通过使由CoFeB构成的钉扎层30和自由层50的膜厚最优化，形成垂直磁化型CoFeB-MgO系的TMR元件。覆盖层60是用于稳定自由层50和配线之间电连接，并用于促使邻接的自由层50均匀结晶的层。如图1所示， 覆盖层60由从自由层50侧依次层压的Ta层61和Ru层62构成。Ta层61有助于构成自由层50的CoFeB的良好结晶。每层的厚度例如可以是，Ta层61为5nm，Ru层62为10nm。另外，覆盖层60的结构不限于这里所示的结构。TMR元件I构成如上。在TMR元件I中，将配线连接到缓冲层20和覆盖层60。具体地，如图2所示，正极(V.)连接到缓冲层20的Ta层23，负极(V )连接到覆盖层60的Ru层62。对TMR元件I的操作进行简单描述。在对TMR元件I施加外部磁场时，钉扎层30的磁化方向不发生变化，而自由层50的磁化方向根据磁场发生逆转。即，可以任意转换图2(a)所示的平行磁化状态和图2(b)所示的反平行磁化状态。这里，如图2(a)所示，在钉扎层30的磁化方向和自由层50的磁化方向一致的情况下，势垒层40的穿隧势垒变小，且很大的穿隧电流在钉扎层30和自由层50之间流动。即，TMR元件I的电阻变小。另一方面，如图2(b)所示，在钉扎层30的磁化方向和自由层50的磁化方向不一致的情况下，势垒层40的穿隧势垒变大，且钉扎层30和自由层50之间的穿隧电流变小。S卩，TMR元件I的电阻变大。因此，如果对TMR元件I施加电流，则可根据电阻的大小判断平行磁化状态或是反平行磁化状态。例如，通过对每个状态分配“O”或“1”，可将TMR元件I作为存储器(MRAM:Magnetoresistive Random Access Memory)来使用。[穿隧磁阻元件的制造装置]
对具有上述结构的TMR元件I的制造装置进行描述。图3为示意地示出TMR元件I的制造装置100的示意图。制造装置100是用于通过对搬入的基板10实施各层成膜来制造TMR元件I的装置，且用于下述TMR元件I的制造方法。而且，制造装置100是TMR元件I的制造装置的一个示例，还可具有不同的结构。如图3所示，制造装置100构成为多腔室。制造装置100具有搬送室101、导入室102、加热室 103、净化室 104、第一 PVD (physical vapor deposition)室 105、第二 PVD 室106、第三PVD室107、第四PVD室108和氧化室109。从导入室102到氧化室109的各个腔室均密封地连接于搬送室101。导入室102是用于将基板10导入到搬送室中的腔室。在导入室102中，设置了用于将基板10运送到导入室中的导入装置，该导入装置未示出。在搬送室101中，容纳有搬送装置(未示出)，该搬送装置将从导入室102导入的基板10搬送到各个腔室中。加热室103是用于对导入的基板10进行加热，并实施脱气处理的腔室。净化室104是具有远距离电感稱合等离子体(LT-1CP, Long-Throw-1nductively-Coupled Plasma)源，并对成膜前的基板10实施净化处理的腔室。第一 PVD室105、第二 PVD室106、第三PVD室107和第四PVD室108是对基板10实施各种材料成膜的腔室。每个PVD室可容纳DC (Direct Current)派射装置。此外,每个PVD室另外也可为射频(RF，radio frequency)溅射等成膜装置。但DC溅射装置因为溅射阴极的结构简单而优选。与该实施方式不同的是，在对MgO等金属氧化物进行成膜的情况下，有必要使用RF溅射，但本实施方式中由于不对金属氧化物进行成膜，可使用DC溅射。设置在每个PVD室中的溅射装置可以是每个装置设置三个溅射靶材的三元体系的溅射装置。在第一 PVD室105中设置Ta靶材。其他两个靶材不用于TMR元件I的制造中。在第二 PVD室106中设置CoFeB靶材和Ru靶材。第三PVD室107不用于TMR元件I的制造中。在第四PVD室108中设置Mg靶材和Ta靶材。这样，通过使该溅射装置为三元体系，可进行膜厚均匀的成膜，但溅射装置可不一定具有三元体系。氧化室109稍后进行详细说明，但该氧化室109是用于将成膜的金属Mg氧化为MgO的腔室。氧化室109可通过等离子体氧化、自由基氧化或自然氧化等各种氧化工艺中任何一种，对金属Mg进行氧化。具体地，在等离子体氧化的情况下，氧化室109可容纳电感超磁控管(ISM, Inductively Super Magnetron)等离子体源或LT-1CP源。而且,在自由基氧化的情况下，氧化室109可容纳氧自由基源。在自然氧化的情况下，氧化室109可容纳用于形成高压(相对真空约为数Pa到数百Pa的高压)氧气气氛的氧气源和基板加热源。TMR元件I的制造装置100构成如上。[穿隧磁阻元件的制造方法]对使用制造装置100的TMR元件I的制造方法进行描述。图4为示出TMR元件I的制造方法的流程图。“脱气及洗净(StlOl) ”当将基板10放入导入装置时，导入装置通过导入室102将基板10运送到搬送室101中。搬送装置将基板10运送到加热室103中，使基板10在加热室103中加热并脱气。然后，搬送装置将基板10运送到净化室104中，使基板10在净化室104中由等离子体洗净。“缓冲层 层压(St 102) ”
接着，搬送装置将基板10运送到第一 PVD室105中。在第一 PVD室105中通过DC溅射使用Ta靶材而在基板10上形成Ta层21。成膜条件可为:Ar气压力为0.02到0.1Pa、DC功率为50到400W、室温。该成膜条件在下述各层中也同样。在该条件下，成膜速度约为0.3到1.2nm/sec0这里，通过DC溅射对Ta层21进行成膜，但还可通过RF溅射等不同溅射进行成膜，且在以下各层的成膜中也同样。例如，Ta层21形成为5nm的厚度。下文，将各层在基板10上成膜的物质称为“层压体”。接着，搬送装置将层压体运送到第二 PVD室106中。在第二 PVD室中通过DC溅射使用Ru靶材，在Ta层21上形成Ru层22。例如，Ru层22形成为IOnm的厚度。接着，搬送装置再次将层压体运送到第一 PVD室105中。在第一 PVD室中通过DC溅射使用Ta靶材，将Ta层23形成在Ru层22上。例如，Ta层23形成为5nm的厚度。通过这种方式，可层压由Ta层21、Ru层22和Ta层23构成的缓冲层20。“第一 CoFeB 薄膜形成(St 103) ”接着，搬送装置将层压体运送到第二 PVD室106中。在第二 PVD室106中通过DC溅射使用CoFeB靶材，将由CoFeB构成的第一 CoFeB薄膜形成在Ta层23上。而且，在对除了 CoFeB之外的CoFeB系材料进行成膜的情况下，进一步添加CoFeB-X靶材(X为添加到CoFeB中的材料)。该第一 CoFeB薄膜为非结晶态(非晶质)，且在下述步骤中变为钉扎层30。第一 CoFeB薄 膜的组成比可根据靶材组成进行调节。例如，在CoxFeyB(1_x+y)中，可取0.2≤X≤0.4且0.4≤y≤0.6的范围。而且，例如，第一 CoFeB薄膜形成为0.6nm以上且1.5nm以下的厚度。“Mg 薄膜形成(St 104)”接着，搬送装置将层压体运送到第四PVD室108中。在第四PVD室108中通过DC溅射使用Mg靶材，将Mg薄膜形成在第一 CoFeB薄膜上。该Mg薄膜为非结晶态，且在下述步骤中变为势垒层40。例如，Mg薄膜形成为0.8nm的厚度。此外，如果Mg薄膜的厚度大于0.8nm，则由于Mg薄膜在接下来的Mg薄膜氧化工序中无法得到充分氧化，因此需要在该Mg薄膜氧化工序之后再次形成Mg薄膜并再次对Mg薄膜进行氧化的工序。“Mg 薄膜氧化(St 105) ”接着，搬送装置将层压体运送到氧化室109中。在氧化室109中，可通过等离子体氧化、自由基氧化或自然氧化中的任何一种方法，将Mg薄膜氧化为MgO薄膜。具体地，在自然氧化的情况下，可通过室温下将层压体在氧气压力为I到IOOOPa的氧气气氛中放置600到1000秒而进行氧化。由于该MgO薄膜为非结晶态的MgO薄膜氧化而成，因此该MgO薄膜为非结晶态。“第二 CoFeB 薄膜形成(St 106) ”接着，搬送装置将层压体运送到第二 PVD室106中。在第二 PVD室106中通过DC溅射使用CoFeB靶材，将由CoFeB构成的第二 CoFeB薄膜形成在MgO薄膜上。在对除了CoFeB之外的CoFeB系材料进行成膜的情况下，进一步添加CoFeB-X靶材(X为添加到CoFeB中的材料)。该第二 CoFeB薄膜为非结晶态，且在下述步骤中变为自由层50。第二 CoFeB薄膜的组成比可根据靶材组成进行调节。例如，在CoxFeyB(1_x+y)中，可取0.2彡X彡0.4且
0.4 ≤ y ≤ 0.6的范围。而且,例如,第二 CoFeB薄膜形成为0.5nm以上且1.5nm以下的厚度。
“覆盖层层压(Stl07)”接着，搬送装置将层压体运送到第四PVD室108中。在第四PVD室108中通过DC溅射使用Ta靶材，将Ta层61形成在第二 CoFeB薄膜上。例如，Ta层61形成为5nm的厚度。接着，搬送装置将基板运送到第二 PVD室106中。在第二 PVD室106中通过DC溅射使用Ru靶材，将Ru层62形成在Ta层61上。例如，Ru层62形成为IOnm的厚度。通过这种方式，可层压由Ta层61和Ru层62构成的覆盖层60。“热处理(St 108) ”接着，搬送装置将层压体运送到加热室103中。在加热室103中对层压体实施热处理。这时，加热温度最高可设置为400°C，且加热时间可设置以分钟为单位。通过该加热处理，非结晶态的MgO薄膜进行结晶，并变为具有(001)取向的结晶体。即，MgO薄膜变为势垒层40。而且，非结晶态的第一 CoFeB薄膜和第二 CoFeB薄膜也进行结晶，变为具有(001)取向的结晶体。第一 CoFeB薄膜和第二 CoFeB薄膜通过该结晶化变为垂直磁性薄膜。即，第一 CoFeB薄膜变为钉扎层30，第二 CoFeB薄膜变为自由层50。通过上述方式，制造出TMR元件I。如上所述，在该实施方式中，对作为金属氧化物的MgO不进行直接成膜，而是对金属Mg进行成膜，并通过氧化处理将该金属Mg氧化为MgO。此外，通过实施热处理，将MgO薄膜、第一 CoFeB薄膜和第二 CoFeB薄膜进行结晶，从而可制造垂直磁化型TMR元件I。根据该实施方式的制造方法所制造的TMR元件I和对MgO薄膜进行直接成膜所制造的TMR元件具有同等特性。具体地，在元件阻值处于数十到IkQ μ m2的范围内，可得到40%到70%的MR比。 通过该制造方法，可防止由作为金属氧化物的MgO的成膜所导致的问题，S卩，在通过溅射法对MgO薄膜进行成膜时，MgO附着在成膜腔室的内壁并从成膜腔室的内壁剥离，产生对元件造成不利影响的大量灰尘。而且，可防止作为绝缘物的MgO堆积在地电势的成膜腔室内壁上，导致MgO薄膜的表面带电而产生电弧放电，等离子体对MgO薄膜造成损害。此外，在上述实施方式中，作为势垒层40来源的Mg薄膜的形成(Stl04)和氧化(Stl05)仅进行一次,但这仅限于势鱼层40很薄(0.8nm以下)的情况。在势鱼层40较厚的情况下，如果Mg薄膜变厚，则有可能不会充分进行氧化。因此，在这种情况下，通过反复执行Mg薄膜的形成(Stl04)和氧化(Stl05)，直到得到所需膜厚，可形成势垒层40。(第二实施方式)对本发明的第二实施方式进行描述。在第二实施方式中，将与第一实施方式相同的结构附以相同的符号，且省略其说明。根据第二实施方式的制造方法所制造的TMR元件的结构与根据第一实施方式的TMR元件I相同，且该制造方法中所使用的制造装置也与根据第一实施方式的制造装置100相同。第二实施方式与第一实施方式的区别在于，将金属Mg氧化为MgO的时机不同。[穿隧磁阻元件的制造方法]对使用制造装置100的TMR元件I的制造方法进行描述。图5为示出根据第二实施方式的TMR元件I的制造方法的流程图。脱气和洗净(St201)、缓冲层层压(St202)、第一 CoFeB薄膜形成(St203)以及Mg薄膜形成(St204)的各个工序分别与第一实施方式所示出的工序相同。“Mg 薄膜氧化(St205) ”搬送装置将层压体运送到氧化室109。在氧化室109中，通过等离子体氧化、自由基氧化或自然氧化中的任一方法，将Mg薄膜氧化为MgO薄膜。由于该MgO薄膜为非结晶态的MgO薄膜氧化而成，因此该MgO薄膜为非结晶态。“热处理(St206) ”接着，搬送装置将层压体运送到加热室103中。在加热室103中对层压体实施热处理。这时，加热温度最高可设置为400°C，且加热时间可设置以分钟为单位。通过该热处理，非结晶态的MgO薄膜进行结晶，并变为具有(001)取向的结晶体。即，MgO薄膜变为势垒层40。而且，非结晶态的第一 CoFeB薄膜也进行结晶，变为具有(001)取向的结晶体。第一 CoFeB薄膜通过该结晶化变为垂直磁性薄膜。即，第一 CoFeB薄膜变为钉扎层30。这里，可同时执行上述Mg薄膜氧化工序(St205)和热处理工序(St206)。即，通过在氧等离子体气氛、氧自由基气氛或氧气气氛(下文统称为氧气氛)中加热层压体，Mg薄膜氧化的同时，进行MgO薄膜、第一 CoFeB薄膜的结晶化。此外，如果在非氧气氛中进行加热，则Mg薄膜氧化工序(St205)和热处理工序(St206)可为单独的工序。 “第二 CoFeB 薄膜形成(St207) ”接着，搬送装置将层压体运送到第二 PVD室106中。在第二 PVD室106中通过DC溅射使用CoFeB靶材，将由CoFeB构成的第二 CoFeB薄膜形成在势垒层40上。在对除了CoFeB之外的CoFeB系材料进行成膜的情况下，进一步添加CoFeB-X靶材。该第二 CoFeB薄膜为非结晶态， 且在下述步骤中变为自由层50。第二 CoFeB薄膜的组成比可根据靶材组成进行调节。例如，在CoxFeyB(1_x+y)中，可取0.2彡X彡0.4且0.4彡y彡0.6的范围。而且，例如，第二 CoFeB薄膜形成为0.5nm以上且1.5nm以下的厚度。“覆盖层层压(St208) ”覆盖层层压工序(St208)可以与根据第一实施方式的该工序(Stl07)相同的方式来执行。“热处理(St209)”接着，搬送装置将层压体运送到加热室103中。在加热室103中对层压体实施热处理。这时，加热温度最高可设置为400°C，且加热时间可设置以分钟为单位。通过该热处理，非结晶态的第二 CoFeB薄膜进行结晶，并变为具有(001)取向的结晶体。第二 CoFeB薄膜通过该结晶化变为垂直磁性薄膜。即，第二 CoFeB薄膜变为自由层50。通过上述方式，制造出TMR元件I。根据该实施方式的制造方法与第一实施方式相同，对作为金属氧化物的MgO不进行直接成膜，而是对金属Mg进行成膜，并通过氧化处理将该金属Mg氧化为MgO。因此，可避免由作为金属氧化物的MgO的成膜所导致的问题。此外，MgO薄膜在成膜过程中由于上述问题而受到等离子体损害时，同样受到等离子体损害从非结晶态变为结晶态的MgO下层的CoFeB薄膜可保持非结晶态不变，因此，可使在CoFeB薄膜上生长的MgO薄膜生长为所需的结晶取向。此外,第二实施方式与第一实施方式不同,第一 CoFeB薄膜和MgO薄膜的热处理和第二 CoFeB薄膜的热处理是单独的工序。因此，第一 CoFeB薄膜和第二 CoFeB薄膜的热处理条件可以不同，可提高制造工艺的自由度。这例如在第一 CoFeB薄膜和第二 CoFeB薄膜的膜厚有很大差别的情况下等是有效的。本发明不仅限于该实施方式，并可在不脱离本发明要旨的范围内进行变更。在上述第一实施方式和第二实施方式的制造方法中，制造了层压缓冲层、钉扎层、势垒层、自由层和覆盖层而构成的TMR元件，但并不限于此。只要是至少具有由包含Co、Ni和Fe中的至少一种的材料构成的磁性层(钉扎层或自由层)和与该磁性层邻接的由MgO构成的势垒层的磁阻元件，则可适用本发明。符号说明1:穿隧磁阻元件10:基板20:缓冲层 30:钉扎层40:势垒层50:自由层60:覆盖层
权利要求
1.一种磁阻元件的制造方法，包括: 在基体上层压第一层，所述第一层由包含Co、Ni和Fe中的至少一种的材料构成； 在所述第一层上层压由Mg构成的第二层； 对包括所述第一层和所述第二层的层压体实施氧化处理，使所述第二层的Mg氧化为MgO ；以及 对所述层压体实施加热处理，使所述第二层结晶，且使所述第一层垂直磁化。
2.根据权利要求1所述的磁阻元件的制造方法，进一步包括: 在对所述层压体实施氧化处理的工序之后，且在对所述层压体实施加热处理的工序之前，在所述第二层上层压第三层，所述第三层由包含Co、Ni和Fe中的至少一种的材料构成； 在对所述层压体实施加热处理的工序中，进一步使所述第三层垂直磁化。
3.根据权利要求1所述的磁阻元件的制造方法，进一步包括: 在对所述层压体实施加热处理的工序之后，在所述第二层上层压第三层，所述第三层由包含Co、Ni和Fe中的至少一种的材料构成；以及 对所述层压体实施加热处理，使所述第三层垂直磁化。
4.根据权利要求2或3所述的磁阻元件的制造方法，其中，所述第一层和所述第三层由CoFeB系材料构成，在层 压所述第一层的工序中，所述第一层层压为0.6nm以上且1.5nm以下的厚度，在层压所述第三层的工序中，所述第三层层压为0.6nm以上且1.5nm以下的厚度。
5.根据权利要求4所述的磁阻元件的制造方法，其中，在层压所述第一层的工序中，在由Ta构成的第四层上直接层压所述第一层； 根据权利要求4所述的磁阻元件的制造方法进一步包括在所述第三层上直接层压由Ta构成的第五层。
全文摘要
本发明提供了一种无需MgO成膜工序的垂直磁化型磁性元件的制造方法。本发明的磁阻元件(1)的制造方法包括在基体(10)上层压第一层(30)，该第一层(30)由包含Co、Ni和Fe中的至少一种的材料构成。接着，在第一层(30)上层压由Mg构成的第二层(40)。接着，对包括所述第一层(30)和所述第二层(40)的层压体实施氧化处理，使第二层(40)的Mg氧化为MgO。接着，对所述层压体实施加热处理，使第二层(40)结晶，并使第一层(30)垂直磁化。根据该制造方法，可在不产生由MgO成膜所引起的问题的情况下，制造出CoFeB-MgO系材料的垂直磁化型磁性元件。
文档编号H01L43/08GK103250263SQ20118005807
公开日2013年8月14日 申请日期2011年12月20日 优先权日2010年12月22日
发明者山本弘辉, 森田正, 大野英男, 池田正二 申请人:株式会社爱发科, 国立大学法人东北大学