专利名称：一种小尺寸阻变存储器及其制备方法
技术领域：
本发明涉及一种小尺寸阻变存储器结构及制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。
背景技术：
随着电子产品的发展，对高性能、高密度、高可靠性的存储设备的要求越来越大。 为了满足需要，微电子技术节点不断向前推进，使得基于传统浮栅结构的FLASH技术正在遭遇严重的技术挑战，其等比缩小的技术最终将会受到物理极限的限制而无法继续推进。 为了解决这个问题，新一代的新型非易失性存储器概念——阻变存储器RRAM诞生。阻变存储器完全基于全新的存储概念，和传统的基于阈值电压改变的flash存储器的概念完全不同，阻变存储器利用电阻的改变实现“0” “1”两种状态的存储。和传统的flash相比，阻变存储器由于其结构简单、功耗低、速度快、存储密度高、制造工艺简单使其成为下一代非挥发性发存储器的最具潜力的器件。但是目前阻变存储器还存在一些问题，如器件的阻值分布以及电压分布都存在很大的波动性，为此需要采用新工艺或者新结构来优化器件的性能，抑制器件的参数的波动性。
发明内容
针对上述问题，本发明的目的是提供一种阻变存储器结构以及工艺制备方法，可以有效地改善器件参数的波动性。本发明提供的阻变存储器，包括衬底，包括衬底，在衬底上设有下电极，在下电极上设有阻变层，阻变层上设有带侧墙的隔离层，以及阻变层上还有未被侧墙覆盖的露出区域，在露出阻变层的区域上设有上电极。优选地，阻变层的厚度不超过50nm。优选地，上电极为氮化钛电极、铜电极、钛电极或钼电极等金属电极。优选地，所述隔离层是氧化硅层或者氮化硅层或者其它不易发生阻变的介质层。优选地，侧墙采用氧化硅或者氮化硅薄膜。优选地，下电极为钨电极或钼电极或者其它金属电极。本发明还提供一种阻变存储器的制备方法，其步骤包括1)在硅衬底上采用物理气相淀积方法或其它IC工艺中的成膜方法形成金属下电极，并通过光刻定义下电极尺寸；2)利用反应溅射方法或原子层淀积制备阻变层；3)采用PECVD技术或者原子层淀积或者PVD淀积隔离层；4)通过光刻，干法刻蚀定义器件的初始尺寸；5)采用PECVD技术或者原子层淀积或者PVD淀积侧墙材料层；各向异性刻蚀，形成侧墙，露出未被侧墙覆盖的阻变层；6)采用PVD工艺溅射金属，通过常规工艺的光刻、剥离定义上电极。
本发明的积极技术效果在于本发明通过减小阻变存储器的上电极的面积，来有效地控制阻变存储器的阻变发生的区域，从而改善阻变存储器参数的波动性。同时本发明提供的工艺方法具有扩展性，可以通过横向膜层厚度的控制来有效地减小器件上电极的面积。本发明可以改善阻变存储器参数的波动性。且工艺制备方法简单，可控性高，有很大的等比缩小的能力，可以突破现有光刻尺寸的限制，制备出小尺寸阻变存储器。
图1为本发明实施例阻变存储器的结构示意图，其中1-硅衬底；2-下电极；3-阻变层；4-隔离层；5-侧墙；6_上电极；
具体实施例方式下面通过具体实施例结合附图对本发明作进一步描述。虽然本说明书通过具体的实施例详细描述了本发明，但是本领域的技术人员应该理解，本发明的实现方式不限于实施例的描述范围，在不脱离本发明实质和精神范围内，可以对本发明进行各种修改和替换。本实施例阻变存储器如图1所示，包括衬底1 (Si)、衬底1上的下电极2 (W或Pt)、 下电极上的阻变层3 (TaOx)、阻变层3上的隔离层或SiN，厚度小于50nm)、隔离层4 两侧的侧墙5 (SiO2或SiN)、上电极6 (TiN或TaN或Ti或Pt，厚度大于50nm)。上述器件通过下述方法制备1)在硅衬底上采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法形成金属下电极，并通过光刻定义下电极尺寸；2)利用反应溅射方法或原子层淀积制备阻变层TaOx ；3)采用PECVD技术或者原子层淀积或者PVD淀积隔离层SW2或者SiN ；4)通过光刻，干法刻蚀定义器件的初始尺寸；5)采用PECVD技术或者原子层淀积或者PVD淀积SW2或者SiN ；6)各向异性刻蚀SW2或者SiN层，形成SW2或者SiN侧墙，露出未被侧墙覆盖的阻变层；7)采用PVD工艺溅射金属TiN或Pt，通过常规工艺的光刻、剥离定义上电极。和现有的方法相比，本发明利用现有光刻技术通过侧墙的方法减小器件上电极的尺寸，通过有效地控制膜层的厚度可以制备出纳米尺度的阻变存储器，突破了现有光刻技术制备更小器件的限制，有很大的应用潜力。
权利要求
1.一种阻变存储器，包括衬底，其特征在于，在衬底上设有下电极，在下电极上设有阻变层，阻变层上设有带侧墙的隔离层，以及阻变层上有未被侧墙覆盖的露出区域，在露出阻变层的区域上设有上电极。
2.如权利要求1所述的阻变存储器，其特征在于，阻变层的厚度不超过50nm。
3.如权利要求1所述的阻变存储器，其特征在于，上电极为氮化钛电极、铜电极、钛电极或钼电极。
4.如权利要求1所述的阻变存储器，其特征在于，所述隔离层是氧化硅层或者氮化硅层或者其它不易发生阻变的介质层。
5.如权利要求1所述的阻变存储器，其特征在于，隔离层的侧墙采用氧化硅或者氮化娃。
6.如权利要求1所述的阻变存储器，其特征在于，下电极为钨电极或钼电极或者其它金属电极。
7.一种阻变存储器的制备方法，其步骤包括1)在硅衬底上采用物理气相淀积方法或其它IC工艺中的成膜方法形成金属下电极， 并通过光刻定义下电极尺寸；2)利用反应溅射方法或原子层淀积制备阻变层；3)采用PECVD技术或者原子层淀积或者PVD淀积隔离层；4)通过光刻，干法刻蚀定义器件的初始尺寸；5)采用PECVD技术或者原子层淀积或者PVD淀积侧墙材料层；各向异性刻蚀，形成侧墙，露出未被侧墙覆盖的阻变层；6)采用PVD工艺溅射金属，通过常规工艺的光刻、剥离定义上电极。
全文摘要
本发明公开了一种阻变存储器结构及制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括衬底，衬底上设有下电极，下电极上设有阻变层，在阻变层上设置带有侧墙的隔离层和上电极。本发明通过减小阻变存储器上电极的面积，来有效地控制阻变存储器的阻变发生的区域，从而改善阻变存储器参数的波动性。
文档编号H01L45/00GK102569650SQ20121001887
公开日2012年7月11日 申请日期2012年1月20日 优先权日2012年1月20日
发明者张丽杰, 黄如 申请人:北京大学