专利名称：用于在玻璃衬底上制造集成无源器件的方法
技术领域：
本发明涉及集成电路领域，更具体地，涉及用于在玻璃衬底上制造集成无源器件的方法。
背景技术：
将集成无源器件用在复合信号电路、模拟电路、射频(RF)电路、动态随机存取存储器(DRAM)、嵌入式DRAM电路、逻辑运算电路等中。集成无源器件包括电容器、电感器、变压器、电阻器等。集成无源器件的形成可以与用于形成有源器件的エ艺类似，其中，从硅衬底开始，一层ー层地形成介电层，并且在介电层中形成金属线和通孔。还在介电层中形成无源器件。传统集成无源器件通常经受不能满足RF电路的需要的较低性能。例如，在传统集成无源器件中的电容器的品质因数(Q-factor)较低，并且电感器的带宽较窄。在各个衬底中的涡流电流可能导致集成无源器件的较低性能。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的ー个方面，提供了ー种方法，包括在半导体衬底的上方形成多个介电层；在所述多个介电层中形成集成无源器件；从所述多个介电层中去除所述半导体衬底；以及将电介质衬底接合在所述多个介电层上。该方法进ー步包括将载具晶圆接合在所述多个介电层上，其中，所述载具晶圆和所述半导体衬底位于所述多个介电层的相对侧面上；在接合所述载具晶圆的步骤以后，实施去除所述半导体衬底的步骤；实施接合所述电介质衬底的步骤，其中，所述电介质衬底和所述载具晶圆位于所述多个介电层的相对侧面上；在接合所述电介质衬底的步骤以后，去除所述载具晶圆；以及形成金属凸块，其中，所述金属凸块和所述电介质衬底位于所述多个介电层的相对侧面上，其中，所述电介质衬底和所述半导体衬底位于所述多个介电层的相同侧面上。在该方法中，所述电介质衬底和所述半导体衬底位于所述多个介电层的相对侧面上，以及在去除所述半导体衬底的步骤以前，实施接合所述电介质衬底的步骤，或者所述方法进ー步包括在去除所述半导体衬底的步骤以后，形成金属凸块，其中，所述金属凸块和所述电介质衬底位于所述多个介质层的相对侧面上。在该方法中，所述电介质衬底包括玻璃衬底；或者该方法进ー步包括将所述电介质衬底和所述多个介电层切割成多个管芯，其中，所述多个管芯的每个均包括一块所述电介质衬底。根据本发明的另一方面，提供了ー种方法，包括在半导体衬底的上方形成介电层；在所述介电层的上方形成多个介电层；在所述多个介电层中形成集成无源器件；在所述多个介电层的上方形成第一钝化层；将载具晶圆接合在所述第一钝化层上；去除所述半导体衬底以暴露所述介电层；将玻璃衬底接合在所述介电层上；以及从所述第一钝化层和所述多个介质层中去除所述载具晶圆。在该方法中，在去除所述载具晶圆的步骤以后，暴露所述第一钝化层，并且其中，所述方法进ー步包括在所述第一钝化层中形成金属通孔；在所述第一钝化层的上方形成金属凸块，其中，通过所述金属通孔将所述金属凸块电连接至所述集成无源器件；在所述第一钝化层的上方形成含铝焊盘，其中，通过所述金属通孔将所述含铝焊盘电连接至所述集成无源器件；在所述含铝焊盘的上方形成第二钝化层；形成凸块底部金属(UBM)，所述凸块底部金属延伸入位于所述第二钝化层中的开ロ并且电连接至所述含铝焊盘；以及实施形成所述金属凸块的步骤。在该方法中，从基本上由电容器、电感器、以及其组合构成的组中选择所述集成无源器件；或者该方法进ー步包括将所述玻璃衬底和所述多个介电层切割为多个管芯，其中，所述多个管芯的每个均包括一块所述玻璃衬底；或者所述半导体衬底为硅衬底。根据本发明的又一方法，提供了ー种方法，包括在半导体衬底的上方形成介电层；在所述介电层的上方形成多个介电层，其中，在所述多个介电层中形成集成无源器件；在所述多个介电层的上方形成第一钝化层；将玻璃衬底接合在所述第一钝化层上；去除所述半导体衬底；以及形成金属凸块，其中，所述金属凸块和所述玻璃衬底位于所述多个电介质层的相对侧面上。该方法进ー步包括在形成所述金属凸块的步骤以前，与所述玻璃衬底相比较在所述多个介质层的相对侧面上形成含铝焊盘，其中，通过位于所述介电层中的金属通孔将所述含铝焊盘电连接至所述集成无源器件；形成与所述含铝焊盘接触的第二钝化层；形成凸块底部金属(UBM)，所述凸块底部金属延伸入位于所述第二钝化层中的开ロ并且电连接至所述含铝焊盘；以及实施形成所述金属凸块的步骤，或者从基本上由电容器、电感器、以及其组合构成的组中选择所述集成无源器件。该方法进ー步包括将所述玻璃衬底和所述多个介电层切割为多个管芯，其中，所述多个管芯的每个均包括一块所述玻璃衬底和ー块所述多个介质层，或者所述半导体衬底为硅衬底。
为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为參考，其中图I至图6为根据多个实施例制造包括集成无源器件的器件的中间阶段的截面图，其中，将玻璃衬底接合至半导体衬底形成有集成无源器件的相同侧面上；以及 图7至图10为根据多个可选实施例制造包括集成无源器件的器件的中间阶段的截面图，其中，在形成有集成无源器件的玻璃衬底和半导体衬底位于集成无源器件的相对侧面上。
具体实施例方式下面，详细讨论本发明的实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。提供了用于在其中形成包括集成无源器件的器件(诸如管芯)的新方法。示出了制造实施例的中间阶段。讨论了实施例的变型例。在整个附图和所描述的实施例中，将相同的參考标号用于指定相同的元件。
图I至图6示出了根据实施例制造器件的中间阶段的截面图，其中，形成集成无源器件并且将该集成无源器件接合至电介质衬底。參照图1，提供了晶圆2。晶圆2包括衬底10。在实施例中，衬底10为诸如硅衬底的半导体衬底，但是该衬底可以包括诸如碳化硅、神化镓等的其他半导体材料。在衬底10上形成介电层14并且该介电层可以与该衬底接触。例如，介电层14可以由氮化硅形成。例如，介电层14的厚度可以在约2 k人和约IOk人之间。然而，可以认识至|J，贯穿整个说明书，所引用的尺寸仅为实例，并且可以在可选实施例中改变该尺寸。在介电层14的上方形成多个介电层18。介电层18可以由诸如未掺杂娃玻璃(USG)、掺氟娃玻璃(FSG)的氧化物，诸如含低介电常数(low-k)碳氧化物的低介电常数材料(low-k)等形成。低介电常数(low-k)材料可以具有小于3. 8的介电常数(k)值，但是介电层18的电介质材料也可以接近3.8。在某些实施例中，低介电常数(low-k)材料的k值小于约3.0，并且可以小于约2.5。还在介电层18之间形成蚀刻停止层20。在实施例中，蚀刻停止层20由氮化硅形成，但是可以使用其他电介质材料，提供的蚀刻停止层20和介电层18具有高蚀刻选择性。在介电层18中形成金属线26和通孔28。金属线26和通孔28可以由基本上纯的铜(例如，具有大于约90%，或者大于约95%的重量百分比的铜)或者铜合金形成，并且可以使用单镶嵌エ艺和/或双镶嵌エ艺形成该金属线和通孔。金属线26和通孔28还可以由铝形成，或者基本上不具有铝。在整个说明书中，将术语“金属层”用于指出在相同层中的金属线的集合。因此，如图I所示的结构包括多个金属层，即，Ml至Mtop，其中，金属层Ml为最接近衬底10的金属层，而金属层Mtop为距离衬底10最远的顶部金属层。尽管在图中没有示出金属层M2、M3、以及M4等，但是也可以在金属层Ml和Mtop之间形成这些金属层。在实施例中，例如，顶部金属层Mtop为具有大于约20 k人的厚度的超厚金属(UTM)层。UTM层的厚度还可以大于约30 k人，或者大于约40 k人。除金属线26和通孔28以外，还可以在介电层18中形成诸如电容器、电感器、电阻器、变压器、不平衡变换器等的集成无源器件30 (标示为30A和30B)。例如，以金属-绝缘体-金属(MIM)电容器的形式示意性地示出了电容器30A，但是电容器可以为诸如金属-氧化物-金属(MOM)电容器的其他类型电容器。此外,示意性地示出了电感器30B，其中，电感器30B的所示部分表示电感器的一部分的截面图。可以使用单个金属层或者堆叠金属层来形成集成无源器件30。在顶部金属层Mtop的上方，形成蚀刻停止层40、厚氧化层42、以及厚氮化层44。在示例性实施例中，氧化层42具有在约100人和约10 U m之间的厚度，并且氮化层44具有在约100人和约10 ii m之间的厚度。还将氮化层44和氧化层42共同称作钝化层42/44。接下来，參照图2，将载具晶圆48接合至氮化层44。在实施例中，通过粘合剂46进行接合，该粘合剂可以为紫外线(UV)胶粘剂。參照图3，颠倒如图2所示的结构，并且去除衬底10。在实施例中，使用研磨エ艺或者使用化学机械剖光(CMP)エ艺来去除衬底10，其中，介电层14可以用作CMP停止层。
如图4所示，将电介质衬底52接合至介电层14。在实施例中，通过粘合剂50进行接合。在可选实施例中，通过熔接代替使用粘合剂50来将电介质衬底52与介电层14接合，在升高的温度下进行该熔接。此外，在使用熔接的多个实施例中，可以通过高压カ对电介质衬底52和介电层14挤压。电介质衬底52可以为玻璃衬底,该玻璃衬底可以由娃酸盐/ ニ氧化硅、蓝宝石等形成。在可选实施例中，电介质基板52可以由适用于形成电介质基板的其他已知电介质材料形成。參照图5，再次颠倒如图4所示的结构，并且通过使UV胶粘剂46暴露在UV光下来卸下载具晶圆48。在随后步骤中，实施凸块エ艺以形成凸块结构，通过外部部件来使用该凸块结构以到达集成无源器件30。图6示出了示例性的生成结构。形成エ艺可以包括在钝化层42/44和ESL 40中形成通孔54，其中，金属通孔54电连接至位于顶部金属层Mtop中的金属线26。接下来，形成金属焊盘56以连接至金属通孔54。金属焊盘56可以由铝或者铝铜合金形成，但是还可以使用诸如钨、银等的其他金属材料。然后，形成钝化层58。钝化层58可以由氧化物、氮化物、聚酰亚胺等形成。钝化层58可以具有形成在其中的开ロ，通过该开ロ暴露金属焊盘56。然后,形成凸块底部金属(UBM) 60以延伸入位于钝化层58中的开ロ并且与金属焊盘56接触。此外，在UBM 60上形成金属凸块62，该金属凸块可以为包括铜、镍、钯等的焊料凸块或者凸块。在形成金属凸块62以后，可以切割如图6所示的结构，从而将各个晶圆分割为彼此相同的独立管芯2'。线63表示进行管芯切割的切ロ线。管芯2'的每个包括ー块电介质衬底52，集成无源器件30和各个介电层18位于该电介质衬底上。然后，管芯2'可以与其他封装部件(示意性地示出为100)接合，该其他封装部件可以为包括有源器件、中介层、封装衬底、印刷电路板(PCB)等的器件管芯。因此，当使用集成无源器件30时，将电介质衬底52 (除了半导体衬底)连接至各个介电层18，集成无源器件30位于该各个介电层中。图7至图10示出了根据可选实施例形成集成无源器件的截面图。在这些实施例中，使用相反方案，并且从金属层Ml的ー侧而不是Mtop的ー侧形成与集成无源器件30的连接件。除非另有说明，否则在这些实施例中的參考标号表示如图I至图6所示的实施例中的相同元件。该实施例的初始步骤基本上与如图I所示的相同。应该注意到，在形成在金属层Ml中的结构期间，形成金属焊盘24。该金属焊盘24可以由铝、铜、铝铜合金等形成。在实施例中，将介电层底部金属焊盘24称作层间介电层(ILD，标示为22)，可以使用诸如掺硼磷娃玻璃(BPSG)的公知ILD材料来形成该层间介电层。介电层22和介电层18可以由相同或不同的电介质材料形成。接下来，如图7所示，将电介质衬底52接合至介电层44上，其中，接合方法和材料基本上可以与如图4所示的相同。參照图8，翻转如图7所示的结构，并且例如，使用研磨エ艺或CMPエ艺去除衬底10。在去除衬底10以后，至少可以保留介电层14的至少一部分。在图9中，例如，通过蚀刻直接位于金属焊盘24上方的介电层14和ILD 22的多部分来形成焊盘开ロ 64。在随后エ艺步骤中，如图10所示，形成金属通孔54、金属焊盘56、钝化层58、UBM60、以及金属凸块62。应该注意到，在如图10所示的结构中，在与衬底10(图7)相同的介电层18的侧面上形成金属凸块62。在随后步骤中，与如图6所示的类似地，可以将图10所示的结构分割为独立管芯，并且可以将生成的管芯接合至封装部件。因此，每个生成的封装件包括一块电介质衬底52。 在实施例中，如图I所示，在衬底10上进行无源器件30、介电层18、蚀刻停止层20的形成。由于可以为硅衬底的衬底10具有良好的导热性，所以形成エ艺比直接在玻璃衬底上形成部件更容易。另ー方面，在使用集成无源器件30时，下层衬底52为诸如玻璃衬底的电介质衬底。因此，基本上消除了涡流电流，改善的集成无源器件30的性能高于位于硅衬底上的集成无源器件的性能。根据实施例，方法包括在半导体衬底的上方形成多个介电层；并且在多个介电层中形成集成无源器件。然后，从多个介电层中去除半导体衬底。将电介质衬底接合在多个介电层的上。可以切割多个介电层以及电介质衬底。根据其他实施例，方法包括在半导体衬底的上方形成介电层；在介电层的上方形成多个介电层；并且在多个介电层中形成集成无源器件。然后，在多个介电层的上方形成钝化层。将载具晶圆接合在钝化层上。去除半导体衬底并且暴露介电层。将玻璃衬底接合在介电层上。然后，从钝化层和多个介电层中去除载具晶圆。根据其他实施例，方法包括在半导体衬底的上方形成介电层；在介电层的上方形成多个介电层，其中，在多个介电层中形成集成无源器件；并且在多个介电层的上方形成钝化层。将玻璃衬底接合在钝化层上。去除半导体衬底。然后，形成金属凸块，其中，金属凸块和玻璃衬底位于多个介电层的相对侧面上。尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本实施例的主g和范围的情况下，做各种不同的改变、替换、和更改。而且，本申请的范围并不仅限于本说明书中描述的エ艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果的エ艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的エ艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
权利要求
1.一种方法，包括 在半导体衬底的上方形成多个介电层； 在所述多个介电层中形成集成无源器件； 从所述多个介电层中去除所述半导体衬底；以及 将电介质衬底接合在所述多个介电层上。
2.根据权利要求I所述的方法，进一步包括 将载具晶圆接合在所述多个介电层上，其中，所述载具晶圆和所述半导体衬底位于所述多个介电层的相对侧面上； 在接合所述载具晶圆的步骤以后，实施去除所述半导体衬底的步骤； 实施接合所述电介质衬底的步骤，其中，所述电介质衬底和所述载具晶圆位于所述多个介电层的相对侧面上； 在接合所述电介质衬底的步骤以后，去除所述载具晶圆；以及形成金属凸块，其中，所述金属凸块和所述电介质衬底位于所述多个介电层的相对侧面上， 其中，所述电介质衬底和所述半导体衬底位于所述多个介电层的相同侧面上。
3.根据权利要求I所述的方法，其中，所述电介质衬底和所述半导体衬底位于所述多个介电层的相对侧面上，以及 在去除所述半导体衬底的步骤以前，实施接合所述电介质衬底的步骤，或者所述方法进一步包括在去除所述半导体衬底的步骤以后，形成金属凸块，其中，所述金属凸块和所述电介质衬底位于所述多个介质层的相对侧面上。
4.根据权利要求I所述的方法，其中，所述电介质衬底包括玻璃衬底；或者 所述方法进一步包括将所述电介质衬底和所述多个介电层切割成多个管芯，其中，所述多个管芯的每个均包括一块所述电介质衬底。
5.一种方法，包括 在半导体衬底的上方形成介电层； 在所述介电层的上方形成多个介电层； 在所述多个介电层中形成集成无源器件； 在所述多个介电层的上方形成第一钝化层； 将载具晶圆接合在所述第一钝化层上； 去除所述半导体衬底以暴露所述介电层； 将玻璃衬底接合在所述介电层上；以及 从所述第一钝化层和所述多个介质层中去除所述载具晶圆。
6.根据权利要求5所述的方法，其中，在去除所述载具晶圆的步骤以后，暴露所述第一钝化层，并且其中，所述方法进一步包括 在所述第一钝化层中形成金属通孔； 在所述第一钝化层的上方形成金属凸块，其中，通过所述金属通孔将所述金属凸块电连接至所述集成无源器件； 在所述第一钝化层的上方形成含铝焊盘，其中，通过所述金属通孔将所述含铝焊盘电连接至所述集成无源器件；在所述含铝焊盘的上方形成第二钝化层； 形成凸块底部金属(UBM)，所述凸块底部金属延伸入位于所述第二钝化层中的开口并且电连接至所述含铝焊盘；以及实施形成所述金属凸块的步骤。
7.根据权利要求5所述的方法，其中，从基本上由电容器、电感器、以及其组合构成的组中选择所述集成无源器件；或者 所述方法进一步包括将所述玻璃衬底和所述多个介电层切割为多个管芯，其中，所述多个管芯的每个均包括一块所述玻璃衬底；或者所述半导体衬底为硅衬底。
8.一种方法，包括 在半导体衬底的上方形成介电层； 在所述介电层的上方形成多个介电层，其中，在所述多个介电层中形成集成无源器件； 在所述多个介电层的上方形成第一钝化层； 将玻璃衬底接合在所述第一钝化层上； 去除所述半导体衬底；以及 形成金属凸块，其中，所述金属凸块和所述玻璃衬底位于所述多个电介质层的相对侧面上。
9.根据权利要求8所述的方法，进一步包括 在形成所述金属凸块的步骤以前，与所述玻璃衬底相比较在所述多个介质层的相对侧面上形成含铝焊盘，其中，通过位于所述介电层中的金属通孔将所述含铝焊盘电连接至所述集成无源器件； 形成与所述含铝焊盘接触的第二钝化层； 形成凸块底部金属(UBM)，所述凸块底部金属延伸入位于所述第二钝化层中的开口并且电连接至所述含铝焊盘；以及 实施形成所述金属凸块的步骤，或者 从基本上由电容器、电感器、以及其组合构成的组中选择所述集成无源器件。
10.根据权利要求8所述的方法，进一步包括将所述玻璃衬底和所述多个介电层切割为多个管芯，其中，所述多个管芯的每个均包括一块所述玻璃衬底和一块所述多个介质层，或者 所述半导体衬底为硅衬底。
全文摘要
一种方法，包括在半导体衬底的上方形成多个介电层；并且在该多个介电层中形成集成无源器件。然后，从该多个介电层中去除半导体衬底。将电介质衬底接合在多个介电层上。本发明还公开了一种用于在玻璃衬底上制造集成无源器件的方法。
文档编号H01L21/70GK102623381SQ201210020310
公开日2012年8月1日 申请日期2012年1月19日 优先权日2011年1月25日
发明者杨士贤, 毛明瑞, 蔡冠智, 陈文昭 申请人:台湾积体电路制造股份有限公司