专利名称：超薄基板的封装方法
技术领域：
本发明涉及基板的封装方法技术领域，特别是一种适用于采用超薄、高密度的封装基板，用于多组件整合复杂封装的晶圆级封装方法。
背景技术：
随着IC芯片的积集度追赶着摩尔定律的飞快发展，相应的封装技术亦不断地达到前所未有、创新的技术水准。而在众多创新出来的封装技术当中，晶圆级封装(WLP，WaferLevel Packaging or CSP, Chip Scale Package)是IC芯片封装的其中一种方式，也是具有指标性视为革命性技术突破的一环。与先前的技术最大的不同点在于:晶圆级封装是直接在晶圆上进行且完成集成电路封装技术的制造，并不是切割晶圆后再个别对IC芯片组装的传统封装工艺。晶圆级封装后，IC芯片的尺寸与晶粒原有尺寸相同，因此业界亦称谓晶圆级芯片尺寸封装(WLCSP, Wafer Level Chip Scale Package)。但由于前述现有WLP尺寸限制了布局(layout)扇出(Fan-out)的范围，因此现今业界也发展出 Fan-out WLP,如 :inf inion 的 eWLB (Embedded wafer level ballgrid array)的技术，或是 Renasas 的 SiWLP (System in Wafer-Level Package)与SMARFTI (SMArt chip connection with Feed-Through Interposer)的技术。请参考附图1A至附图1F，附图1A至附图1F是用以说明扇出晶圆级封装(FO-WLP)的简单示意图。但是，目前业界所谓扇出晶圆级封装并没有标准工艺，各种相关技术间会略有所差异，但其技术概念大体上相同。参见附图1A，提供一暂时性载具100，对晶圆级封装而言，暂时性载具100即可为
一晶圆。参见附图1B，在暂时性载具100上制作多层线路，包括制作金属层102、106的线路以及制作介电层104，并交替制作金属层102、106与介电层104，以形成多层线路(即封装IC芯片的多层基板)。附图1B仅显示部分以简化说明。实际上可能形成3至5层。参见附图1C，在多层线路上表面形成多个焊垫层108 (Ball Pad Layer)，焊垫层108透过导孔金属110与下方多层线路的金属层106连接。参见附图1D，透过多个焊垫层108，对芯片150 (裸晶，Die)进行封装112，封装112的方式例如为众所周知的覆晶凸块封装(Flip chip bump bonding)或者是微凸块焊接(MBB, micro bump bonding)或表面黏着球门阵列(SMT BGA, Surface Mount Ball GridArray)封装。参见附图1E，接着，对已封装完成的芯片进行模封152 (Molding)。参见附图1F，使完成模封的芯片150及多层线路与暂时性载具100分离后，对多层线路下表面进行植球114(BGA Ball mounting)。如前所述关于扇出晶圆级封装的说明为简化的描述，然而基本概念都是在晶圆100上制作多层线路，封装芯片150后，从暂时性载具100 (晶圆)分离，再进行切割工艺(Dice or Sigulation)，才能完成个别IC芯片150的封装。然而，前述封装工艺的良品率主要取决于个别封装构成部分的良品率的总和而决定。对前述晶圆级封装而言，必须先对整个晶圆100实施封装(wafer molding)后,才能进行切割工艺(Dice or Sigulation)。而无法避免当中的多层线路(即封装IC芯片的多层基板)造成个别IC芯片封装的失败，仍需在切割工艺(Dice or Sigulation)后才挑选出封装合格的IC芯片。另外，以Renasas所提出的SMAFTI封装方法,用于封装内存芯片(Memory Chip)及系统单芯片(SoC, System-0n-a-Chip)或逻辑芯片(Logic Chip)为例；
首先，在晶圆表面制作多层线路(FTI, Feed-Through Interposer),即所谓中介层。对内存芯片(MemoryChip)进行封装(bonding)。对整个晶圆实施封装(wafer molding)。移除晶圆(SiliconWafer)。透过中介层(FTI,Feed-ThroughInterposer),对系统单芯片(SoC, System-0n-a-Chip)或逻辑芯片(Logic Chip)进行封装(bonding)。整个完成封装的产品(封装内存芯片及系统单芯片或逻辑芯片)则采用球门阵列(BGA)以连接至外部之系统电路板(PCB)。封装工艺的整体良口率主要取决于各个构成部分的良品率的总和。如前述为例，即为1.制作多层线路(FTI, Feed-Through Interposer) ；2.封装内存芯片;3.封装系统单芯片或逻辑芯片三个部分的良品率。而如前述SMAFTI工艺而言，多层线路(FTI, Feed-Through Interposer)的良品率必然为封装工艺整体良品率的其中一个主要因素并且无法避免。即便对多层线路(FTI, Feed-Through Interposer)先行测试，由于其采用晶圆模封(wafer molding)。而无法选择性地对个别IC芯片决定封装(bonding)或者是模封(molding)。不仅对封装工艺整体良率的提升有所阻碍，更是导致成本无谓增加的主要因素。并且，前述晶圆级封装的技术多数仅限用于先对单一种裸晶进行封装(FlipChip)，目前封装技术业界并未就超薄的软性多层基板的封装进行多种组件整合封装的应用有具体的解决方案。并且，如前述晶圆级封装中的多层基板先用以对系统单芯片(SoC, System-0n-a-Chip)或逻辑芯片(Logic Chip)进行封装(bonding)后，再利用多层基板的另外一侧球门阵列(BGA)以连接至外部之系统电路板(PCB)，方能完成整个封装的产品。当封装工艺的复杂度、整合密度不断提高时，采用软性多层基板的封装工艺也逐渐不断地开发出更多封装技术的可能性，已被视为未来次世代的封装技术。若仍采用前述相同公知的晶圆级封装的工艺概念，即存在无法对多层线路(FTI, Feed-Through Interposer)先行测试的缺点，同样地无法实现先行完整测试。而因采用软性多层基板的封装工艺能应用于多组件整合复杂封装的晶圆级封装的优点亦无从发挥起，也仍存在良率亟待提升的问题。因此，势必需发展一软性超薄基板封装工艺的全方位解决方案，针对测试、封装、模封而完成成品的各工艺步骤，提出一超薄基板之封装及测试方法。
发明内容
本发明的目的是为了解决上述技术问题，提供一种超薄基板之封装方法，以期实现先行测试基板，适用于复杂度高、整合密度高之封装工艺，不仅能提升晶圆级封装工艺的整体良率，更能有效低进一步减少无谓的制作材料成本。本发明采取的技术方案是:
一种超薄基板的封装方法，包括:提供一暂时性载板；形成至少一层金属层及至少一层介电层，用以制作所述超薄基板，所述超薄基板具有至少一个封装单元，用以封装至少一个芯片；在所述超薄基板表面形成至少一个焊垫层；将所述超薄基板与所述暂时性载板分离；对所述超薄基板进行测试，用以汰选所述至少一个封装单元中具有缺陷的封装单元；以所述封装单元为单位，切割所述超薄基板，用以筛选出不具有缺陷的封装单元；以模封板的尺寸为单位，重组不具有缺陷的所述封装单元后，分别以覆晶接合方式与所述芯片接合；以及对所述模封板上已覆晶接合的所述芯片进行模封。进一步，在对所述超薄基板进行测试的步骤中，进一步包括以一夹持系统夹持所述超薄基板，同时至少露出所述超薄基板的上下表面的所述焊垫层的步骤，用于进行测试。进一步，在夹持所述超薄基板的步骤中，进一步包括控制所述超薄基板所受张力及所述超薄基板的接触电阻为一预定值的步骤。进一步，其中所述封装单元是透过所述焊垫层，以覆晶接合方式与所述芯片接合的。进一步，所述模封采用移转模封。进一步，在进行所述模封的步骤后，还包括对所述封装单元分别与复数个锡球接合形成球门阵列的步骤。进一步，在形成所述球门阵列的步骤后，还包括以所述封装单元为单位，切割所述模封板的步骤。进一步，在切割所述模封板的步骤后，还包括分别对所述已模封的芯片进行测试的步骤。进一步，在进行所述模封的步骤前，还包括对所述封装单元分别与一球门阵列封装组件接合的步骤，该步骤在所述封装单元以覆晶接合方式与所述芯片接合的同一表面上进行。进一步，在进行与所述球门阵列封装组件接合的步骤前，进一步包括对所述封装单元进行助焊剂或锡膏印刷的步骤。进一步，在分别以覆晶接合方式与所述芯片接合的步骤前，还包括对所述封装单元分别与一球门阵列封装组件接合的步骤。进一步，在与所述球门阵列封装组件接合的步骤是在所述封装单元，分别以覆晶接合方式与所述芯片接合的同一表面上进行。进一步，在分别以覆晶接合方式与所述芯片接合的步骤中，同时还包括对所述封装单元分别与一球门阵列封装组件接合的步骤，所述球门阵列封装组件是在所述封装单元，分别以覆晶接合方式与所述芯片接合的同一表面上进行接合。进一步，以模封板的尺寸为单位，重组不具有缺陷的所述封装单元后，分别以覆晶接合方式与所述芯片接合的步骤中，所述覆晶接合方式是以金凸块进行接合的。本发明的有益效果是:
先行测试基板，适用于复杂度高、整合密度高的封装工艺的特点，并且多采用移转模封(Transfer Molding),相比较而言不仅能提升晶圆级封装工艺的整体良率,更能有效低进一步减少无谓的制作成本的优点。
附图1A至IF表示现有技术中晶圆级封装的示意 附图2A至2D表示本发明超薄基板的封装方法前四个步骤的示意 附图3A至3D是本发明超薄基板在进行封装前以测探针卡进行基板测试的示意图； 附图4表示本发明超薄基板的封装方法中第一实施例的流程 附图5表示本发明超薄基板的封装方法中第二实施例的流程 附图6表示本发明超薄基板的封装方法中第三实施例的流程 附图7表示本发明超薄基板的封装方法中第四实施例的流程 附图8表示本发明超薄基板的封装方法中第五实施例的流程图。主要组件符号说明如下:
100.暂时性载具(晶圆)；102.金属层；
104.介电层；106.金属层；
108.焊垫层；110.导孔金属；
112.凸块；114.植球；
150.芯片(裸晶)；152.模封；
20.超薄基板；200.暂时性载板；
202.金属层；204.介电层；
206.金属层；208.导孔金属；
210.焊垫层；300.夹持系统；
301.夹持系统；302.夹持系统；
310.外周部；311.下挟持板；
312.上挟持板；313.吸附孔；
314.下挟持板；315.上挟持板；
320.挟持部；330.调整弹簧；
340.紧固螺丝；341.紧固螺丝；
400.探针卡；410.测试针；
S101-S110.封装方法第一实施例的步骤；
S201-S211.封装方法第二实施例的步骤；
S301-S311.封装方法第三实施例的步骤；
S3011-S3081.封装方法第四实施例的步骤；
S401-S411.封装方法第五实施例的步骤。
具体实施例方式下面结合附图对本发明超薄基板的封装方法的具体实施方式
作详细说明。参见附图2A，提供一暂时性载板200，对晶圆级封装而言，此暂时性载板可为一晶圆。参见附图2B，在暂时性载具上形成至少一层金属层及至少一层介电层，在本发明的实施例中是交替形成多个金属层202、206及多个介电层204，用以制作本发明的超薄基板，超薄基板具有至少一个封装单元，如附图中所显示为超薄基板中的单一个封装单元，用以封装单一个IC芯片。例如:以金属剥离工艺制作金属层202、206之线路，以聚酰亚胺(polyimide)制作介电层204。交替制作金属层202、206与介电层204,以形成多层线路(即用以封装IC芯片的超薄基板)。并且利用形成的导孔金属208连接金属层202、206等的金属线路。参见附图2C，在超薄基板表面形成多个焊垫层210 (Ball Pad)。参见附图2D，将制作完成的超薄基板与暂时性载板100分离后，使焊垫层210 (Ball Pad)朝下，即能以覆晶接合方式与IC芯片接合。值得注意的是，本发明中所制作金属层202，亦能作为焊垫层，因此利用本发明，可视电路设计所需亦能采用金属层202以覆晶接合方式与IC芯片、其它封装完成电子组件、被动组件或外部电路等接合。与现有技术相比，本发明的工艺弹性大，通过本发明，封装电路设计亦能更为灵活。接着，由于超薄基板已经与暂时性载板100分离，因此能对超薄基板进行完整的良品率测试，即能汰选具有缺陷的封装单元，予以标记。以筛选出不具有缺陷的封装单元，进而提闻整体封装良品率。如前所述，本发明在超薄基板制作完成后将从暂时性载板100上取下进行测试，本发明多层基板厚度仅30至200um，一般常见厚度在50至IOOum之间，质地非常的柔软。因此测试方式也与前述公知的晶圆级封装不同。前述公知的晶圆级封装由于具有稳定的形体，因此仅需简单固定后即能采用一般飞针测试机(flying probe)或是板卡测试机(探针卡，probe card)进行测试。然而，针对多层基板进行测试的主要客体，即要找出的多层基板的主要电性缺陷为两组线路网(net)短路、线路网断路、线路电阻偏移以及线路结构缺陷导致的潜在缺陷(latent fault)。本发明针对多层基板进行的电性测试有电容法测试或是电阻法测试。电容法测试系仅需一个测试接点。电容法测试系比对待测线路网的电容值与正确线路网的电容值，若两组线路网(net)短路，则待测线路网的电容值较高；若线路网断路，则待测线路网的电容值将较低。但电容法测试的缺点在于无法量测线路电阻偏移，线路结构缺陷导致的潜在缺陷(latent fault)。电阻法测试则必须有两个接点。电阻法测试系比对待测的线路网电阻值与正确线路网的电阻值，若两组线路网(net)短路，将发现正常两组线路网断路变为有电阻数值；若线路网断路，则将发现正常线路网的电阻数值变为断路；若线路电阻偏移，则能比对出与正常电阻值的偏移量；若有潜在缺陷(latent fault)，则能输入高频讯号侦测出高频数值的变化。即能进行所谓完整测试，提高多层基板的良率。而前述公知的晶圆级封装工艺在以多层基板对裸晶封装后，多层基板仅有单一面未覆盖，若欲对多层基板单独进行测试，则仅电容法测试能采用，因为电容法测试仅需单一测试接点，这也是公知的晶圆级封装工艺不会也无法先行对多层基板单独进行完整测试的原因，因为若要先行对多层基板单独进行完整的测试，必需多层基板独立存在、未与其它组件接合的状态下，方能具备两个接点进行测试，且唯有电阻法测试方能实现完整的测试。是以本发明于此同时亦提出本发明超薄基板之测试方法。附图3A至3D是本发明超薄基板在进行封装前以测探针卡对超薄基板进行完整之良率测试的示意图。参见附图3A的俯视图、附图3B的侧视图，本发明对附图2D中的超薄基板20进行测试前，由于如前所述本发明超薄基板厚度仅30至200um，一般常见厚度在50至IOOum之间，质地非常的柔软，因此需利用夹持系统300。夹持系统300包括外周部310、挟持部320、调整弹簧330以及紧固螺丝340。外周部310配合超薄基板的形状制作而成为治具。挟持部320用以挟持超薄基板的边缘。调整弹簧330可进一步精确地调整超薄基板固定在外周部310内的位置，并且配合紧固螺丝340，使夹持系统300给予超薄基板20适当的张力，使超薄基板20受适当张力，以利进行测试。并且，前述张力必需控制得宜，为能使测试时，对超薄基板的接触电阻在5欧母以下，较佳为I欧母以下，夹持系统300必需使超薄基板20受一定张力。而且，超薄基板20所受的张力应在O至40，ΟΟΟΝ/m之间，较佳为0.1至1000N/m。超薄基板所受张力的限制随基板厚度与弹性系数(Young’smodules)而改变。变形量应小于IOOOppm(每公分距离变形〈10 μ m)，以使探针卡400的测试针401能确实接触超薄基板20的焊垫202等。目的不仅为能使测试时，对超薄基板的接触电阻在5欧母以下，较佳为I欧母以下，更由于若超薄基板所受张力超过前述限度，既可能造成其不可逆的形变，进而导致内部线路的损毁，超薄基板必需报废。再者,软性超薄基板经过测试后,会于焊垫表面形成测试扎痕(probe mark),依照不同测试方法与下压力量，测试扎痕的大小在5至50um,深度在IOOnm至3000nm之间，而如前述为能使探针卡400的测试针401能确实接触超薄基板20的焊垫202等，此种测试扎痕于测试中是必然的现象。且由测试扎痕可观察而得，测试扎痕过小，将造成接触不良使测试失败，测试扎痕过大，将会使焊垫表面损伤使接合面产生孔隙，使后续接合工艺接合不良，甚至焊垫表面损伤后产生氧化物，导致接合面氧化降低接合强度。依据本发明即能实现前述张力控制得宜，满足软性超薄基板之测试需前述电性、基板所受张力、避免焊垫表面损伤等诸多方技术层面的考虑。再者，参见附图3C的侧视图，此附图乃本发明可采用另外一种夹持超薄基板的夹持系统301的示意图。夹持系统301包括下挟持板311、上挟持板312以及紧固螺丝341。下挟持板311具有吸附孔313，可利用真空吸附(suction)的方式更进一步固定挟持在下挟持板311与上挟持板312之间的超薄基板20。再者，参见附图3D的侧视图，乃本发明可采用另外一种夹持超薄基板的夹持系统302的示意图。夹持系统302包括下挟持板314、上挟持板315以及紧固螺丝341。与附图3C所示的夹持系统301不同的是，夹持系统302的下挟持板314与上挟持板315并非如下挟持板311与上挟持板312系完全中空露出超薄基板的一套挟持板。而是在超薄基板的切割道或防焊层覆盖区域等无效区域同样有挟持板，仅露出超薄基板所需测试区域的一套挟持板。下挟持板314亦可具有吸附孔313，可利用真空吸附(suction)的方式更进一步固定挟持在下挟持板314与上挟持板315之间的超薄基板20。本发明附图3A至3D虽以圆形为例，但本发明并未以此形状为限定，本发明的夹持系统300能依照超薄基板的形状所需，制作成长方形或矩形皆可，本发明并未有特别的限定。参见附图2A至2D、附图3A至3D及附图4。附图4表示本发明超薄基板之封装方法第一实施例之流程图。封装方法主要分位两个部份，裸晶接合与组件接合。裸晶接合(baredie bonding)例如可以采用覆晶封装(Flip chip)或打线封装(wire bonding)。组件接合则例如可以采用表面黏着封装(Surface Mounting Tech., Thin Small OutlinePackage, Quad Flat Noleads, Ball Grid Array)。以下详细说明本发明超薄基板之封装方法的各步骤:
步骤S101，如附图2A所示，提供一暂时性载板200 ；
步骤S102，如附图2B所示，在暂时性载具200上形成至少一层金属层及至少一层介电层，于本发明中的实施例中是交替形成多个金属层202、206及多个介电层204，用以制作超薄基板，介电层204例如:能以聚酰亚胺(Polyimide)为材料，以旋转涂布法(SpinCoating)而形成；金属层202、206则以金属剥离工艺(Metal Lift Off)形成。该超薄基板具有至少一个封装单元，用以封装至少一个芯片。于单一超薄基板封装的芯片数目可以为单个或多个，多晶封装例如可以为2维平面多颗封装(Multi Chip Module)或3维堆栈多颗封装(Stacking Packaging),在此实施例中系以单晶封装作说明；
步骤S103，如附图2C所示，在超薄基板表面形成多个焊垫层210，附图2A至2D中所示的以一个封装单元能藉由焊垫层210,如同第ID图中透过微凸块焊接(MBB, microbumpbonding)对一个芯片150 (裸晶，Die)进行封装；
步骤S104，如附图2D所示，将超薄基板与暂时性载板100分离；
步骤S105，如附图3A至附图3D所示，对该超薄基板进行测试，用以汰选具有缺陷的封装单元；
步骤S106，接着于进行芯片之覆晶接合(Flip Chip bonding)时，即以不具有缺陷的封装单元透过该些焊垫层(Ball Pad),各别以覆晶接合(Flip Chip Bonding)方式与该些芯片接合，避免将良好的IC芯片接合封装于测试结果具有缺陷的封装单元上。前述覆晶接合封装技术的封装密度高，可以选择金凸块(Gold bump)覆晶接合,或是铜柱凸块(copperpillar)覆晶接合,其中金凸块(Gold bump)或金打线凸块(Gold stud bump)覆晶接合不需要助焊剂且接合温度低(130°C至200°C)，不易造成软性的超薄基板变形。铜柱凸块(copper pillar)覆晶接合则需要印刷助焊剂,亦适用于本发明；
步骤S107,对该超薄基板上已覆晶接合之该些芯片进行全体热压模封(Wafer LevelCompression Molding),于本发明此实施例中，此步骤所进行之模封即为使该些IC芯片为成品之模封(Package Molding)；
步骤S108，对该超薄基板具有该些焊垫层(Ball Pad)的另一表面，例如附图2D所示之金属层202进行植球(BGA Ball mounting)，进行植球即为各别对该些封装单元与多个锡球进行的接合，形成球门阵列，即所谓的球门阵列封装(BGA Package)，或与外界的一球门阵列封装组件进行接合。此步骤中前述与锡球或组件接合的封装技术的封装密度较低，且在封装接合前需锡膏(solder paste)或助焊剂(flux)的印刷。于此实施例中锡球的球门阵列系在该超薄基板(该些封装单元)进行裸晶的覆晶接合的另一表面进行接合，但并非以此为限。本发明亦能在同一表面进行裸晶接合后再实施与锡球的球门阵列之接合。并且，亦可先进行锡球的球门阵列接合后，再进行裸晶接合，或者同时进行裸晶接合及锡球的球门阵列接合。前述与外界的一球门阵列封装组件进行的接合，亦能有以下的结构变化，球门阵列封装组件系在该超薄基板(该些封装单元)进行裸晶的覆晶接合之同一表面进行接合，或者，本发明亦能在不同表面进行裸晶接合后再实施球门阵列封装组件接合。并且，亦可先进行球门阵列封装组件接合后，再进行裸晶接合，或者同时进行裸晶接合及球门阵列组件接合；
步骤S109,以该些封装单元为单位,依照该些芯片的该些封装单元(即模封；PackageMolding)的尺寸，切割(Dicing)该超薄基板，使该些IC芯片即为封装完成的成品；
步骤S110,各别对该些已模封(Package Molding)之芯片进行测试(PKG Test)。请参考本发明附图2A至附图2D、附图3A至附图3D及附图5。附图5表示本发明超薄基板的封装方法第二实施例的流程图。下述裸晶接合(baredie bonding)例如可以采用覆晶封装(Flip chip)或打线封装(wire bonding)。组件接合则例如可以采用表面黏着封装(Surface Mounting Tech., Thin Small Outline Package, Quad Flat No leads, BallGrid Array)。以下详细说明本发明超薄基板之封装方法的各步骤:
步骤S201，如附图2A所示，提供一暂时性载板200 ；
步骤S202，如附图2B所示，形成至少一层金属层及至少一层介电层，在本发明中的实施例中是交替形成多个金属层202、206及多个介电层204，用以制作超薄基板，介电层204例如:能以聚酰亚胺(Polyimide)为材料，以旋转涂布法(Spin Coating)而形成；金属层202、206则能以铜为材料，以金属剥离工艺(MetalLift Off)形成。该超薄基板具有至少一个封装单元，用以封装至少一个芯片。于单一超薄基板封装的芯片数目可以为单个或多个，多晶封装例如可以为2维平面多颗封装(Multi Chip Module)或3维堆栈多颗封装(Stacking Packaging),于此实施例中系以单晶封装作说明；
步骤S203，如附图2C所示，于超薄基板表面形成多个焊垫层210，附图2A至附图2D中所示为以一个封装单元能藉由焊垫层210,如同附图1D中透过微凸块焊接(MBB, microbumpbonding)对一个芯片150 (裸晶，Die)进行封装；
步骤S204，如附图2D所示，将超薄基板与暂时性载板100分离。本发明制作之超薄基板单一层之厚度可小于20 μ m甚至10 μ m，且由于介电层采用单一材质，基板之各层间之应力一致性高，较能避免超薄基板自暂时性载板100分离后发生翘曲的问题；
步骤S205，如附图3A至附图3D所示，对该超薄基板进行测试，用以汰选具有缺陷的封装单元；
步骤S206,于此步骤进行芯片之覆晶接合(Flip Chip bonding)时，即以不具有缺陷的封装单元以覆晶接合(Flip Chip Bonding)方式与该些芯片接合。前述覆晶接合封装技术之封装密度高，可以选择金凸块(Gold bump)覆晶接合,或是铜柱凸块(copper pillar)覆晶接合，其中金凸块(Gold bump)或金打线凸块(Gold stud bump)覆晶接合不需要助焊剂且接合温度低(130°C至200°C)，不易造成软性的超薄基板变形。铜柱凸块(copperpillar)覆晶接合则需要印刷助焊剂，亦适用于本发明；
步骤S207,以模封板之尺寸(Molding Panel Size)为单位,切割(Dicing)该超薄基板，请参见附图1E的模封152 (Molding)，所谓的模封板系指用树酯材料将芯片组件以模封方式包覆住时，受限于单次模封可包覆之面积范围不同，本发明将会切割超薄基板并固定于特定大小的金属框架上，此金属框架即为模封板，此面积大小即为模封板之尺寸，由于不同模封的工艺方法对于模封模具大小限制有所不同，模封板之尺寸也有所不同；
步骤S208，对该模封板(Molding Panel)上已覆晶接合之该些芯片进行模封。于此步骤，本发明系采用移转模封(Transfer Molding)，且即为使该些IC芯片为成品之保护模封(Package Molding),相较晶圆级封装之现有技术中，因采用晶圆大小的全体模封(WaferLevel Compression Molding),软性基板特别是超薄基板非常容易发生翅曲的问题，并且大面积之模封树酯也非常容易发生翘曲的问题，导致封装体扭曲而报废，由于本发明具有模封板之设计能采用精确度高之移转模封(Transfer Molding)，因此能控制翘曲在很小的范围内，一般控制翘曲于60至500um范围，较佳条件为10至300um ；
步骤S209，对该超薄基板具有该些焊垫层(Ball Pad)的另一表面，例如附图2D所示之金属层202进行植球(BGA Ball mounting)，进行植球即为各别对该些封装单元与多个锡球进行之接合，形成锡球的球门阵列，即所谓的球门阵列封装(BGA Package)，或与外界的一球门阵列封装组件进行接合。此步骤中前述与锡球或组件接合的封装技术之封装密度较低，且在封装接合前需锡膏(solder paste)或助焊剂(flux)的印刷。于此实施例中锡球的球门阵列系在该超薄基板(该些封装单元)进行裸晶的覆晶接合的另一表面进行锡球之接合，但并非以此为限，本发明亦能在同一表面进行裸晶接合后再实施与锡球的球门阵列之接合。并且，亦可先进行锡球的球门阵列接合后，再进行裸晶接合，或者同时进行裸晶接合及锡球的球门阵列接合。前述与外界的一球门阵列封装组件进行之接合，亦之有以下之结构变化，球门阵列封装组件系在该超薄基板(该些封装单元)进行裸晶的覆晶接合之同一表面进行接合，或者，本发明亦能在不同表面进行裸晶接合后再实施球门阵列封装组件接合。并且，亦可先进行球门阵列封装组件接合后，再进行裸晶接合，或者同时进行裸晶接合及球门阵列组件接合；
步骤S210，以该些封装单元为单位，依照该些芯片的各别封装单元之尺寸，切割该模封板(Molding Panel)；
步骤S211,各别对该些已模封(Package Molding)之芯片进行测试(PKG Test)。请参考本发明附图2A至附图2D、附图3A至附图3D及附图6。附图6系表示本发明超薄基板之封装方法第三实施例的流程图。裸晶接合(bare die bonding)例如可以采用覆晶封装(Flip chip)或打线封装(wire bonding)。组件接合则例如可以采用表面黏着封装(Surface Mounting Tech., Thin Small Outline Package, Quad Flat Noleads, BallGrid Array)。以下详细说明本发明超薄基板之封装方法的各步骤:
步骤S301，如附图2A所示，提供一暂时性载板200 ；
步骤S302，如附图2B所示，在暂时性载具200上形成至少一层金属层及至少一层介电层，在本发明中的实施例中是交替形成多个金属层202、206及多个介电层204，用以制作超薄基板，介电层204例如:能以旋转涂布法(Spin Coating)制作；金属层202、206则以金属剥离工艺(Metal Lift Off)制作。该超薄基板具有至少一个封装单元，用以封装至少一个芯片。于单一超薄基板封装的芯片数目可以为单个或多个，多晶封装例如可以为2维平面多颗封装(Multi Chip Module)或3维堆栈多颗封装(Stacking Packaging),于此实施例中系以单晶封装作说明；
步骤S303，如附图2C所示，于超薄基板表面形成多个焊垫层210，附图2A至2D中所示系以一个封装单元能藉由焊垫层210,如同附图1D中透过微凸块焊接(MBB, micro bumpbonding)对一个芯片150 (裸晶，Die)进行封装；
步骤S304，如附图2D所示，将超薄基板与暂时性载板100分离。本发明制作之超薄基板单一层之厚度可小于20 μ m甚至10 μ m，且由于介电层采用单一材质，基板之各层间之应力一致性高，较能避超薄基板自暂时性载板100分离后发生翘曲的问题；
步骤S305，如附图3A至附图3D所示，对该超薄基板进行测试，用以汰选具有缺陷的封装单元；
步骤S306,于本发明此实施例之此步骤中，以模封板之尺寸(Molding Panel Size)为单位，切割该超薄基板，即先以筛选出不具有缺陷的封装单元；
步骤S307,于此步骤进行芯片之覆晶接合(Flip Chip bonding)时，即以不具有缺陷的该些封装单元各别以覆晶接合(Flip Chip Bonding)方式与该些芯片接合。前述覆晶接合封装技术之封装密度高，可以选择金凸块(Gold bump)覆晶接合,或是铜柱凸块(copperpillar)覆晶接合,其中金凸块(Gold bump)或金打线凸块(Gold stud bump)覆晶接合不需要助焊剂且接合温度低(130°C至200°C)，不易造成软性的超薄基板变形。铜柱凸块(copper pillar)覆晶接合则需要印刷助焊剂,亦适用于本发明；
步骤S308,对该模封板(Molding Panel)上已覆晶接合之该些芯片进行模封。于此步骤，本发明系采用移转模封(Transfer Molding)，且此步骤之模封即为使该些IC芯片为成品之保护模封(Package Molding),相较晶圆级封装之现有技术中，因采用全体模封(WaferLevel Compression Molding),软性基板特别是超薄基板非常容易发生翅曲的问题，由于本发明能采用精确度高之移转模封(Transfer Molding)，因此能控制翘曲在很小的范围内；
步骤S309，对该超薄基板具有该些焊垫层(Ball Pad)的另一表面，例如附图2D所示之金属层202进行植球(BGA Ball mounting)，进行植球即为各别对该些封装单元与多个锡球进行之接合，形成球门阵列，即所谓的球门阵列封装(BGA Package)，或与外界的一球门阵列封装组件进行接合。此步骤中前述与锡球或组件接合的封装技术之封装密度较低，且在封装接合前需锡膏(solder paste)或助焊剂(flux)的印刷。于此实施例中锡球的球门阵列系在该超薄基板(该些封装单元)进行裸晶的覆晶接合的另一表面进行锡球之接合，但并非以此为限，本发明亦能在同一表面进行裸晶接合后再实施与锡球的球门阵列之接合。并且，亦可先进行锡球的球门阵列接合后，再进行裸晶接合，或者同时进行裸晶接合及锡球球门阵列接合；
前述与外界的一球门阵列封装组件进行之接合，亦能有以下之结构变化，球门阵列封装组件系在该超薄基板(该些封装单元)进行裸晶的覆晶接合之同一表面进行接合，或者，本发明亦能在不同表面进行裸晶接合后再实施球门阵列封装组件接合。并且，亦可先进行球门阵列封装组件接合后，再进行裸晶接合，或者同时进行裸晶接合及球门阵列组件接合；
步骤S310，以该些封装单元为单位，依照该些芯片的各别封装单元之尺寸，切割该模封板(Molding Panel)；
步骤S311,各别对该些已模封(Package Molding)之芯片进行测试(PKG Test)。请参考本发明附图2A至附图2D、附图3A至附图3D及附7。附图7表示本发明超薄基板之封装方法第四实施例之流程图。下述裸晶接合(baredie bonding)例如可以采用覆晶封装(Flip chip)或打线封装(wire bonding)。组件接合则例如可以采用表面黏着封装(Surface Mounting Tech., Thin Small Out line Package, Quad Flat Noleads, BallGrid Array)。以下详细说明本发明超薄基板之封装方法的各步骤:
步骤S3011，如附图2A所示，提供一暂时性载板200 ；
步骤S3021，如附图2B所示，在暂时性载具200上形成至少一层的金属层及至少一层的介电层，于本发明中的实施例中是交替形成多个金属层202、206及多个介电层204，用以制作超薄基板，介电层204例如:能以旋转涂布法(Spin Coating)制作；金属层202、206则以金属剥离工艺(Metal Lift Off)制作。该超薄基板具有至少一个封装单元，用以封装至少一个芯片。于单一超薄基板封装的芯片数目可以为单个或多个，多晶封装例如可以为2维平面多颗封装(Multi Chip Module)或3维堆栈多颗封装(Stacking Packaging),于此实施例中系以单晶封装作说明；
步骤S3031，如附图2C所示，于超薄基板表面形成多个焊垫层210，附图2A至附图2D中所示是以一个封装单元能藉由焊垫层210，如同附图1D图中透过微凸块焊接(MBB，microbump bonding)对一个芯片150(裸晶，Die)进行封装；
步骤S3041，如附图2D所示，将超薄基板与暂时性载板100分离。本发明制作之超薄基板单一层之厚度可小于20 μ m甚至10 μ m，且由于介电层采用单一材质，基板之各层间之应力一致性高，较能避超薄基板自暂时性载板100分离后发生翘曲的问题；
步骤S3051，如附图3A至附图3D所示，对该超薄基板进行测试，用以汰选具有缺陷的封装单元；
步骤S3061，于本发明此实施例中，此步骤系具可选择性，即可以模封板之尺寸(Molding Panel Size)或者封装单元为单位,切割该超薄基板，即先以筛选出不具有缺陷的封装单元，或者，亦可在执行步骤S3051后即进行下述步骤S3071，抑或，亦可在执行步骤S3081后再进行本步骤S3061 ；
步骤S3071，于此步骤进行芯片之覆晶接合(Flip Chip bonding)时，即以不具有缺陷的该些封装单元各别以覆晶接合(Flip Chip Bonding)方式与该些芯片接合。前述覆晶接合封装技术之封装密度高，可以选择金凸块(Gold bump)覆晶接合,或是铜柱凸块(copperpillar)覆晶接合,其中金凸块(Gold bump)或金打线凸块(Gold stud bump)覆晶接合不需要助焊剂且接合温度低(130°C至200°C)，不易造成软性的超薄基板变形。铜柱凸块(copper pillar)覆晶接合则需要印刷助焊剂,亦适用于本发明；
步骤S3081，对该些芯片各别进行植球(BGA Ball mounting)，进行植球即为各别对该些封装单元与多个锡球进行之接合，形成球门阵列，即所谓的球门阵列封装(BGAPackage)，此步骤中前述组件接合的封装技术之封装密度较低，且在封装接合前需锡膏(solder paste)或助焊剂(flux)的印刷。于此实施例中锡球的球门阵列封装系在该超薄基板(该些封装单元)进行裸晶的覆晶接合的另一表面进行锡球之接合。请参考本发明附图2A至附图2D、附图3A至附图3D及附图8。附图8表示本发明超薄基板之封装方法第五实施例之流程图。下述裸晶接合(baredie bonding)例如可以采用覆晶封装(Flip chip)或打线封装(wire bonding)。组件接合则例如可以采用表面黏着封装(Surface Mounting Tech., Thin Small Outline Package, Quad Flat Noleads, BallGrid Array)。以下详细说明本发明超薄基板之封装方法的各步骤:
步骤S401，如附图2A所示，提供一暂时性载板200 ；
步骤S402，如附图2B所示，在暂时性载具200上形成至少一层的金属层及至少一层的介电层，于本发明中的实施例中是交替形成多个金属层202、206及多个介电层204，用以制作超薄基板，该超薄基板具有至少一个封装单元，用以封装至少一个芯片。于单一超薄基板封装的芯片数目可以为单个或多个，多晶封装例如可以为2维平面多颗封装(Multi ChipModule)或3维堆栈多颗封装(Stacking Packaging),于此实施例中系以单晶封装作说明；步骤S403，如附图2C所示，于超薄基板表面形成多个焊垫层210，超薄基板的一个封装单元如同附图1D中透过微凸块焊接(MBB, micro bump bonding)对一个芯片150(裸晶，Die)进行封装；
步骤S404，如附图2D所示，将超薄基板与暂时性载板100分离。本发明制作之超薄基板单一层之厚度可小于20 μ m甚至10 μ m，且由于介电层采用单一材质，基板之各层间之应力一致性高，较能避超薄基板自暂时性载板100分离后发生翘曲的问题；
步骤S405，如附图3A至附图3D所示，对该超薄基板进行测试，用以汰选具有缺陷的封装单元；
步骤S406，于本发明此实施例之此步骤中，以封装单元尺寸为单位，切割该超薄基板，即先以筛选出不具有缺陷的封装单元；
步骤S407,接着，以模封板尺寸(Molding Panel Size,亦即前述封装单元尺寸)为单位，重组不具有缺陷的该些封装单元后，各别以覆晶接合(Flip Chip bonding)方式与该些芯片接合。前述覆晶接合封装技术之封装密度高，可以选择金凸块(Gold bump)覆晶接合，或是铜柱凸块(copper pillar)覆晶接合,其中金凸块(Gold bump)或金打线凸块(Goldstud bump)覆晶接合不需要助焊剂且接合温度低(130°C至200°C ),不易造成软性的超薄基板变形。铜柱凸块(copper pillar)覆晶接合则需要印刷助焊剂,亦适用于本发明；步骤S408，对该模封板上已覆晶接合之该些芯片进行模封(Molding)。于此步骤中，本发明系采用移转模封(Transfer Molding)，且此步骤之模封即为使该些IC芯片为成品之模封(Package Molding),由于本发明能采用精确度高之移转模封(Transfer Molding),因此能有效控制软性基板特别是超薄基板非常容易发生翘曲的问题；
步骤S409，对该超薄基板具有该些焊垫层(Ball Pad)的另一表面，例如附图2D所示之金属层202进行植球(BGA Ball mounting)，进行植球即为各别对该些封装单元与多个锡球进行之接合，形成球门阵列，即所谓的球门阵列封装(BGA Package)，或与外界的一球门阵列封装组件进行接合。此步骤中前述与锡球或组件接合的封装技术之封装密度较低，且在封装接合前需锡膏(solderpaste)或助焊剂(flux)的印刷。于此实施例中锡球的球门阵列系在该超薄基板(该些封装单元)进行裸晶的覆晶接合的另一表面进行锡球之接合，但并非以此为限，本发明亦能在同一表面进行裸晶接合后再实施锡球的球门阵列接合。并且，亦可先进行锡球的球门阵列接合后，再进行裸晶接合，或者同时进行裸晶接合及锡球的球门阵列接合；
前述与外界的一球门阵列封装组件进行之接合，亦能有以下之结构变化，球门阵列封装组件系在该超薄基板(该些封装单元)进行裸晶的覆晶接合之同一表面进行接合，或者，本发明亦能在不同表面进行裸晶接合后再实施球门阵列封装组件接合。并且，亦可先进行球门阵列封装组件接合后，再进行裸晶接合，或者同时进行裸晶接合及球门阵列组件接合；
步骤S410，以该些封装单元为单位，依照该些芯片的各别封装单元之尺寸，切割该模封板(Molding Panel Size)；
步骤S411,各别对该些已模封(Package Molding)之芯片进行测试(PKG Test)。如前所述，封装工艺之整体良率主要取决于其各别构成部分之良率之总和而决定。然因超薄基板之复杂度高，其整合密度亦渐高之趋势下，发生缺陷而导致整体封装后的IC芯片不合格失效的可能性也愈趋增加。而现有晶圆级封装之技术中，超薄基板(例如前述SMAFTI之中介层)系为连接、封装内存芯片与逻辑芯片之重要关键组件，但由于晶圆级封装技术本身的工艺限制，无法对基板先行测试后即能进行预先筛选，仍需先对整个晶圆实施模封(wafer molding),进行切割工艺(Diceor Sigulation)切割工艺(DiceorSigulation)后,方能挑选出封装合格的IC芯片。就成本而言,超薄基板之制作成本仅为模封(PackageMolding)制作成本的1/3，IC芯片的1/10。然若因超薄基板的缺陷而导致整体封装后的IC芯片不合格失效，则所需付出的成本即仅非单单超薄基板之制作成本而已。是以，确有提升晶圆级封装工艺的整体良率，更能有效低进一步减少无谓的制作材料成本之必要。并且，前述提及裸晶接合与组件接合之顺序并未有特别的限定。一般而言多系进行裸晶接合在先，后进行组件接合。原因为裸晶接合之技术多为不可逆之封装工艺，亦不会因后续工艺所需升温而脱焊。而如前述后进行的组件接合在封装接合前需锡膏(solderpaste)或助焊剂(flux)的印刷。若裸晶接合与组件接合系在超薄基板的同一表面实施，为避开已完成封装于超薄基板上的裸晶，此时即需采用所谓三维锡膏印刷，以具立体性、可覆盖裸晶的印刷挡板，避免组件接合用的印刷锡膏接触到已完成封装之裸晶。若整体封装密度较低，则可先行组件接合后再实施裸晶接合，即无需采用三维锡膏印刷，可简化封装工艺。再者，若裸晶接合可使用锡凸块(solder bump)或顶部沾锡的铜柱凸块(copper pillarbump)，以裸晶接合(覆晶接合)方式与组件接合(表面黏着接合)能以同时进行的同一回焊工艺(refolw)实现。亦即将裸晶与组件在同一步骤中，摆置于超薄基板上(尚未接合的状态)，经由一次回焊工艺，能使裸晶与组件同时与超薄基板接合，使封装方法简化且提升封装效率。并且，在前述所有实施例之各种封装步骤中，固定超薄基板之方法亦可采用前述如附图3A至附图3D中进行测试时所采用之夹持系统300-302。于封装各步骤中，固定超薄基板的要求可不若进行测试时有解除电阻及所受张力等诸多严格之要求，仅要能固定超薄基板，以利进行封装即可。总言之，本发明之特色即在于制作超薄基板后，将超薄基板与暂时性载板(晶圆)分离，即实现先行测试基板的可能，再者，藉由本发明，不仅具备完善良率的技术特征，更由于测试、封装等步骤的可弹性排程及有别于习知技术晶圆级封装受限于晶圆上进行封装工艺的各种缺点，因而采用本发明封装及测试方法的电路设计亦能更为灵活。是以，本发明超薄基板之封装及测试方法更提供了软性超薄基板封装工艺的全方位解决方案，不仅适用于现今复杂度、整合密度要求日趋严密之封装工艺，不仅能提升晶圆级封装工艺的整体良率，更能有效低进一步减少无谓的制作材料成本。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种超薄基板的封装方法，包括: 提供一暂时性载板； 形成至少一层金属层及至少一层介电层，用以制作所述超薄基板，所述超薄基板具有至少一个封装单元，用以封装至少一个芯片； 在所述超薄基板表面形成至少一个焊垫层； 将所述超薄基板与所述暂时性载板分离； 对所述超薄基板进行测试，用以汰选所述至少一个封装单元中具有缺陷的封装单元； 以所述封装单元为单位，切割所述超薄基板，用以筛选出不具有缺陷的封装单元； 以模封板的尺寸为单位，重组不具有缺陷的所述封装单元后，分别以覆晶接合方式与所述芯片接合；以及 对所述模封板上已覆晶接合的所述芯片进行模封。
2.根据权利要求1所述的超薄基板的封装方法，其特征在于:在对所述超薄基板进行测试的步骤中，进一步包括以一夹持系统夹持所述超薄基板，同时至少露出所述超薄基板的上下表面的所述焊垫层的步骤，用于进行测试。
3.根据权利要求2所述的超薄基板的封装方法，其特征在于:在夹持所述超薄基板的步骤中，进一步包括控制所述超薄基板所受张力及所述超薄基板的接触电阻为一预定值的步骤。
4.根据权利要求1所 述的超薄基板的封装方法，其特征在于:其中所述封装单元是透过所述焊垫层，以覆晶接合方式与所述芯片接合的。
5.根据权利要求1所述的超薄基板的封装方法，其特征在于:所述模封采用移转模封。
6.根据权利要求1所述的超薄基板的封装方法，其特征在于:在进行所述模封的步骤后，还包括对所述封装单元分别与复数个锡球接合形成球门阵列的步骤。
7.根据权利要求6所述的超薄基板的封装方法，其特征在于:在形成所述球门阵列的步骤后，还包括以所述封装单元为单位，切割所述模封板的步骤。
8.根据权利要求7所述的超薄基板的封装方法，其特征在于:在切割所述模封板的步骤后，还包括分别对所述已模封的芯片进行测试的步骤。
9.根据权利要求1所述的超薄基板的封装方法，其特征在于:在进行所述模封的步骤前，还包括对所述封装单元分别与一球门阵列封装组件接合的步骤，该步骤在所述封装单元以覆晶接合方式与所述芯片接合的同一表面上进行。
10.根据权利要求9所述的超薄基板的封装方法，其特征在于:在进行与所述球门阵列封装组件接合的步骤前，进一步包括对所述封装单元进行助焊剂或锡膏印刷的步骤。
11.根据权利要求1所述的超薄基板的封装方法，其特征在于:在分别以覆晶接合方式与所述芯片接合的步骤前，还包括对所述封装单元分别与一球门阵列封装组件接合的步骤。
12.根据权利要求11所述的超薄基板的封装方法，其特征在于:在与所述球门阵列封装组件接合的步骤是在所述封装单元，分别以覆晶接合方式与所述芯片接合的同一表面上进行。
13.根据权利要求1所述的超薄基板的封装方法，其特征在于:在分别以覆晶接合方式与所述芯片接合的步骤中，同时还包括对所述封装单元分别与一球门阵列封装组件接合的步骤，所述球门阵列封装组件是在所述封装单元，分别以覆晶接合方式与所述芯片接合的同一表面上进行接合。
14.根据权利要求1所述的超薄基板的封装方法，其特征在于:以模封板的尺寸为单位，重组不具有缺陷的所述封装单元后，分别以覆晶接合方式与所述芯片接合的步骤中，所述覆晶接合方式是以金凸块进行接合的 。
全文摘要
一种超薄基板的封装方法，包括提供一暂时性载板。形成至少一层金属层及至少一层介电层，超薄基板具有至少一个封装单元，用以封装至少一个芯片。在该超薄基板表面形成至少一个焊垫层。将超薄基板与暂时性载板分离。对超薄基板进行测试，用以汰选至少一个封装单元中具有缺陷的封装单元，用不具有缺陷的封装单元分别以覆晶接合方式与该些芯片接合。这种结构能提高整体封装制程之优良率，并且减少无谓的制作材料成本。
文档编号H01L21/58GK103187318SQ201210087730
公开日2013年7月3日 申请日期2012年3月29日 优先权日2011年12月28日
发明者古永延, 施莹哲 申请人:巨擘科技股份有限公司