专利名称：嵌入式外延外基区双极晶体管及其制备方法
技术领域：
本发明涉及一种嵌入式外延外基区双极晶体管及其制备方法。
背景技术：
毫米波和THZ应用将是未来无线技术发展的趋势，如毫米波通信、THZ通信、THZ成像等。目前这些应用主要依靠三五族器件完成，其存在低集成度、高成本等缺点，而随着技术的不断进步，锗硅器件及技术将成为三五族器件的竞争对手。锗硅技术目前广泛应用于通信、雷达及高速电路等各个方面。IBM商用锗硅工艺Ft已达到350GHz，欧洲IHP开发的锗硅器件Fmax在常温下已达到500GHz。针对未来的毫米波和THZ应用，锗硅器件的性能仍需要不断提升，这就需要新型的锗硅器件结构。传统双极晶体管的外基区通常采用注入的方式进行加工，所得结构的性能有缺陷，例如TED (Transient enhanced diffusion,瞬时增强扩散)效应等问题会降低器件的微波性能。一些新型的锗硅双极器件采用抬升基区的方法进行制备，但是所得结构中侧墙下的外基区电阻会较大，从而降低了器件微波性能。
发明内容
为了克服上述的缺陷，本发明提供一种避免TED效应的嵌入式外延外基区双极晶体管。为达到上述目的，一方面，本发明提供一种嵌入式外延外基区双极晶体管，至少包括集电区、所述集电区上的基区和外基区、所述基区上的发射极、以及所述发射极两侧的侧墙，所述外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。特别是，所述外基区的一部分位于所述侧墙的下方。特别是，所述外基区在所述基区上产生应力。另一方面，本发明提供一种嵌入式外延外基区双极晶体管的制备方法，所述方法的至少包括下述步骤4. I制备第一掺杂类型的集电区；4. 2在所得结构上制备第二掺杂类型的基区；4.3在基区上依次制备第一介质层；4. 4光刻、刻蚀去除所述第一介质层的裸露部分形成牺牲发射极；4. 5刻蚀未被牺牲发射极覆盖的基区，刻蚀厚度大于基区的厚度；4. 6在刻蚀所得的结构上制备第二掺杂类型的外基区；4. 7淀积第二介质层形成平坦表面，暴露牺牲发射极的上表面；4. 8去除部分表层牺牲发射极，得到窗口 ；在所述窗口的内侧壁制备内侧墙结构；4. 9去除未被内侧墙覆盖的牺牲发射极；4. 10淀积多晶层；4. 11去除步骤4. 10中的多晶层和步骤4. 7中第二介质层的边缘部分，形成发射极；4. 12在外基区和发射极表面淀积金属，形成金属娃化物；4. 13在所得结构上制备接触孔，引出发射极电极和基区电极。特别是，步骤4. 2中制备基区的材质是硅、锗硅或者掺碳锗硅。
特别是，步骤4. 3中第一介质层为复合介质层，所述复合介质层包括淀积在基区表面的氧化硅层和淀积在氧化硅层表面的氮化硅层。特别是，步骤4. 5中刻蚀基区时向侧墙下方进行钻蚀。特别是，步骤4. 6中的外基区使用外延生长方法制备，外基区的材质是硅，或者是锗硅，或者是掺碳锗硅；杂质的掺杂浓度在1E19 lE21cm_3。特别是，步骤4. 12中淀积的金属是钛、钴或镍中的一种。本发明嵌入式外延外基区双极晶体管的设置有嵌入式外延基区，避免了 TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法采用自对准方案实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
图I 图10为本发明嵌入式外延外基区双极晶体管的制备方法示意图。
具体实施例方式下面结合说明书附图和优选实施例对本发明做详细描述。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区、基区上的发射极、以及发射极两侧的侧墙。其中，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。优选结构是外基区的一部分位于侧墙的下方，即在制备该结构时产生一定的钻蚀。而且外基区在基区上产生应力，此时器件性能更加。本发明不限于硅双极晶体管，其它材料可以是锗硅、三五族等。本发明嵌入式外延外基区双极晶体管的设置有嵌入式外延基区，避免了 TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。优选实施例本发明嵌入式外延外基区双极晶体管的制备方法至少包括下述步骤如图I所示，制备第一掺杂类型的集电区101。在集电区101上外延生长一层掺杂基区102，基区为第二掺杂类型。基区102可以是硅，也可以是锗硅。在基区102上淀积介质层，介质层优选为复合介质层。复合介质层从下到上依次氧化硅层104和氮化硅层106。其中，氧化硅为刻蚀停止层。如图2所示，对氮化硅层106和氧化硅层104进行光刻、刻蚀，形成牺牲发射极。如图3所示，刻蚀外延基区102至集电区101，形成刻蚀结构110。采用这一方案的主要目的是降低TED效应。为降低外基区电阻，刻蚀厚度大于外延基区102层厚度。最好有一定程度的钻蚀，这样可以进一步降低外基区电阻。如图4所示，选择性外延一层外基区120，原位掺杂。该外延层可以是硅，也可以是锗硅。为降低外基区电阻，掺杂浓度要尽量高，一般应在1E19 lE21cm_3。如图5所示，淀积氧化硅层112，采用CMP或者回刻的方法进行平坦化，将牺牲发射极的氮化娃层106暴露出来。如图6所示，湿法腐蚀掉牺牲发射极的氮化硅层106，然后淀积一层氮化硅，各向异性刻蚀成内侧墙114。如图7所示，选择性干法刻蚀或者湿法腐蚀掉发射极窗口没有被内侧墙114覆盖的氧化硅层104。如图8所示，在所得结构上淀积多晶层124。如图9所示，依次对多晶层124和氧化硅层112进行光刻、刻蚀，形成发射极。
如图10所示，在外基区120和发射极表面淀积金属，经过退火形成金属硅化物结构128。所淀积的金属可以是钛、钴或镍中的一种，但不限于以上金属。在所得结构上制备接触孔，引出发射极电极和基区电极。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。
权利要求
1.ー种嵌入式外延外基区双极晶体管，至少包括集电区、所述集电区上的基区和外基区、所述基区上的发射极、以及所述发射极两侧的侧墙，其特征在于所述外基区采用原位掺杂选择性外延エ艺生长而成，而且嵌入在所述集电区内。
2.根据权利要求I所述的嵌入式外延外基区双极晶体管，其特征在于，所述外基区的一部分位于所述侧墙的下方。
3.根据权利要求I所述的嵌入式外延外基区双极晶体管，其特征在于，所述外基区在所述基区上产生应力。
4.ー种嵌入式外延外基区双极晶体管的制备方法，其特征在于，所述方法的至少包括下述步骤 4. I制备第一掺杂类型的集电区； 4. 2在所得结构上制备第二掺杂类型的基区； 4. 3在基区上依次制备第一介质层； 4. 4光刻、刻蚀去除所述第一介质层的裸露部分形成牺牲发射极； 4. 5刻蚀未被牺牲发射极覆盖的基区，刻蚀厚度大于基区的厚度； 4. 6在刻蚀所得的结构上制备第二掺杂类型的外基区； 4. 7淀积第二介质层形成平坦表面，暴露牺牲发射极的上表面； 4. 8去除部分表层牺牲发射极，得到窗ロ ；在所述窗ロ的内侧壁制备内侧墙结构； 4. 9去除未被内侧墙覆盖的牺牲发射极； 4. 10淀积多晶层； 4. 11去除步骤4. 10中的多晶层和步骤4. 7中第二介质层的边缘部分，形成发射极； 4.12在外基区和发射极表面淀积金属，形成金属硅化物； 4.13在所得结构上制备接触孔，引出发射极电极和基区电极。
5.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在干，步骤4. 2中制备基区的材质是硅、锗硅或者掺碳锗硅。
6.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在干，步骤4. 3中第一介质层为复合介质层，所述复合介质层包括淀积在基区表面的氧化硅层和淀积在氧化娃层表面的氮化娃层。
7.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在干，步骤4. 5中刻蚀基区时向侧墙下方进行钻蚀。
8.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在干，步骤4. 6中的外基区使用外延生长方法制备，外基区的材质是硅，或者是锗硅，或者是掺碳锗硅；杂质的掺杂浓度在1E19 lE21cm_3。
9.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在干，步骤4. 12中淀积的金属是钛、钴或镍中的ー种。
全文摘要
本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区、基区上的发射极、以及发射极两侧的侧墙，所述外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区在基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
文档编号H01L29/732GK102651384SQ201210153410
公开日2012年8月29日 申请日期2012年5月16日 优先权日2012年5月16日
发明者付军, 刘志弘, 吴正立, 崔杰, 张伟, 李高庆, 王玉东, 许平, 赵悦 申请人:清华大学