专利名称：半导体结构及其形成方法
技术领域：
本发明涉及半导体设计及制造技术领域，特别涉及一种沟道区下方填充有稀土氧化物的半导体结构及其形成方法。
背景技术：
随着半导体技术的发展，半导体基本元件金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸的不断缩小，当特征尺寸进入深亚微米乃至纳米量级时，原来大尺寸下并不存在或者并不显著的不利于器件性能的一系列效应逐渐显现出来。例如亚阈值电压降低、漏致势垒降低和漏电流过大等效应。为解决上述问题，一种方案是根据器件类型不同对器件的特定区域引入相应的应力，从而提高器件的载流子迁移率，进而提升器件性能。在深亚微米和纳米级器件中，合适 的应力对提升器件性能是至关重要的。传统的应力引入方式包括在源漏区掺入替位式元素以改变晶格常数，或者在形成器件结构之后另外生长应力帽层等。这些传统的应力引入方式最主要的缺陷之一在于应力类型难以调节，工艺复杂。并且，随着器件特征尺寸的进一步缩小，传统的应力引入方式将难以形成有效的应力，从而难以达到显著提高半导体器件性能的效果。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中小尺寸器件漏电严重以及应力引入困难、工艺复杂和应力效果不理想的缺陷。为达到上述目的，本发明一方面提供一种半导体结构，包括半导体衬底；形成在所述半导体衬底中的凹槽，所述凹槽中填充有稀土氧化物；部分或全部位于所述稀土氧化物上沟道区；和位于所述沟道区两侧的源区和漏区。其中，所述稀土氧化物的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为a=(n±c)b，其中n为整数，c为晶格常数失配率，0〈c ( 15%。在本发明的一个实施例中，所述凹槽的深度不小于5nm。为了保证凹槽中所填充的稀土氧化物的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，凹槽的深度不宜过小。在本发明的一个实施例中，所述稀土氧化物包括(GdhErx) 203、(Gd1^xNdx) 203、(EivxNdx) 203、(EivxLax)2O3' (PivxLax)2O3' (PivxNdx)2O3' (PivxGdx) 203 中的一种或多种的组合，其中X的取值范围为0-1。在本发明的一个实施例中，所述稀土氧化物通过外延生长形成。在本发明的一个实施例中，所述源区和漏区以及所述沟道区通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。在本发明的一个实施例中，所述凹槽中填充的所述稀土氧化物的厚度等于或大于所述凹槽的深度。
在本发明的一个实施例中，所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度。在本发明的一个实施例中，当所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度时，所述凹槽中填充有所述稀土氧化物的部分侧壁形成有阻挡层。本发明另一方面还提供一种半导体结构的形成方法，包括以下步骤S01 :提供半导体衬底；S02 :在所述半导体衬底中形成凹槽；S03 :在所述凹槽中填充稀土氧化物；S04 在所述稀土氧化物上形成沟道区，以及在所述沟道区两侧形成源区和漏区。其中，所述稀土氧化物的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为a=(n±c)b,其中n为整数，c为晶格常数失配率，0〈c ( 15%。在本发明的一个实施例中，所述凹槽的深度不小于5nm。为了保证凹槽中所填充的稀土氧化物的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，凹槽的深度不宜过小。 在本发明的一个实施例中，所述稀土氧化物包括(GdhErx) 203、(Gd1^xNdx) 203、(EivxNdx)2O3' (EivxLax)2O3' (PivxLax)2O3' (Prl-xNdx) 203、(Pr1^xGdx)2O3 中的一种或多种的组合，其中X的取值范围为0-1。在本发明的一个实施例中，所述稀土氧化物通过外延生长形成。在本发明的一个实施例中，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度等于或大于所述凹槽的深度。。在本发明的一个实施例中，步骤S04包括在所述稀土氧化物上，以及在所述沟道区两侧分别生长晶体以形成所述沟道区、所述源区和漏区。通过晶体生长的方式形成源漏区和沟道区，从而有利于得到高质量低缺陷的晶体。在本发明的一个实施例中，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度。则在一个可选的实施例中，通过控制所述稀土氧化物的生长条件，使所述稀土氧化物从所述凹槽底部纵向优先生长，从而使生长完成后所述凹槽内部不会形成孔洞。对于难以实现纵向优先生长的衬底材料，可选地，步骤S0 3可以进一步包括S031 :在所述凹槽中形成阻挡层；S032 :去除形成在所述凹槽底部的所述阻挡层，保留形成在所述凹槽侧壁的所述阻挡层；S033 :在所述凹槽中生长所述稀土氧化物；S034:去除所述凹槽侧壁上未被所述稀土氧化物覆盖的所述阻挡层。本发明提供一种半导体结构及其形成方法，通过在半导体器件的沟道区下方形成稀土氧化物层，在一些特定晶向上稀土氧化物的晶格常数一般约为常见半导体材料如Si、Ge、III-V族化合物半导体材料的两倍左右，通过调整稀土氧化物的成分，可以方便地调整其晶格常数，使其比沟道区材料和或源漏区材料的晶格常数的整数倍稍大或者稍小，通过晶格常数的差异，在外延的过程中向CMOS器件的沟道区和或源漏区引入应力。本发明的有益效果体现在(I)由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和含量而变化，故可以根据源漏区和沟道区的材料的晶格常数，通过调节稀土氧化物的种类和组分，在源漏区和沟道区引入所需类型和大小的应力；(2)由于作为应力源的稀土氧化物为晶体生长所得，因此相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效；(3)利用稀土氧化物的晶体特性，以晶体生长取代传统的源漏区掺入替位式元素或生长应力帽层的应力引入方式，极大地简化了工艺流程。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图I为本发明实施例一的半导体结构的示意图；图2为本发明实施例二的半导体结构的示意图；图3为本发明实施例三的半导体结构的示意图；图4-6为本发明实施例一的半导体结构的形成方法的中间步骤的结构示意图；图7为本发明实施例二的半导体结构的形成方法的中间步骤的结构示意图；图8-11为本发明实施例三的半导体结构的形成方法的中间步骤的结构示意图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。图I所示为本发明实施例一的半导体结构的示意图。如图I所示，该半导体结构包括半导体衬底100 ;形成在半导体衬底100中的凹槽200，凹槽200中填充有稀土氧化物300 ;沟道区400，沟道区400部分或全部位于凹槽200的稀土氧化物300上；以及形成在沟道区400两侧的源区500和漏区600。图I所示为沟道区400全部位于凹槽200的稀土氧化物300上的情况。需指出的是，可选地，沟道区400可以部分位于凹槽200的稀土氧化物300上，即沟道区400的长度大于凹槽的长度。在本发明实施例中，半导体衬底100的材料包括单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体材料、SOI (绝缘体上硅)、GeOI (绝缘体上锗)或其他半导体衬底材料。为了保证凹槽200中所填充的稀土氧化物的表层附近的晶格常数不被衬底100影响，以及保证能够引入较大的应力，凹槽200的深度不宜过小。在本发明实施例中，凹槽200的深度不小于5nm。当稀土氧化物300的晶格常数与沟道区400内晶体的晶体常数的整数 倍相差较大时，即晶格常数失配率相差较大时，比如10-15%时，很浅的凹槽200内填充了很薄的稀土氧化物300也可以引起足够的应力，而当晶格常数失配率较小时，比如0. 1-1%时，就需要较深的凹槽200并生长较厚的稀土氧化物300，才能保证在沟道区400内引入较大的应力。本发明通过在半导体器件的沟道区下方形成稀土氧化物层，从而向CMOS器件的沟道区和源漏区引入应力。在本发明实施例中，稀土氧化物300具体包括各种稀土元素的氧化物及其组合，例如(GdhErx)2O^ (GdhNdx)2Op (EivxNdx)2O3' (EivxLax) 203 中、(PiVxLax)2Oy (PivxNdx)2Op (Pr1^xGdx)2O3的一种或多种的组合，其中x的取值范围为0_1。例如具体可以包括Er203、Gd203、Nd2O3> Pr2O3> La2O3等。由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和含量而变化，故可以根据沟道区和源漏区的材料的晶格常数，通过调节稀土氧化物的种类和组分，调节填充在沟道区下方的稀土氧化物的晶格常数，使之与沟道区和源漏区材料的晶格常数匹配，从而在沟道区和源漏区引入所需类型和大小的应力。其中，本发明各实施例中所谓匹配的含义是设稀土氧化物300的晶格常数为a，源区500和漏区600和或沟道区400的半导体材料的晶格常数为b，满足a=(n±c)b，其中n为整数，c为晶格常数失配率，0〈c < 15%。例如，在一个实施例中，沟道区和源漏区的材料为Si或Ge，可以调节稀土氧化物的组分以达到其晶格常数为Si或Ge的晶格常数的两倍略多或略少。因为如果a恰好为b的整数倍，则不能在沟道区400引入应力；如果a比b的整数倍稍大，则在沟道区400引入张应力，以提升沟道区域的电子载流子迁移率；反之，如果a比b的整数倍稍小，则在沟道区400引入压应力，以提升沟道区域的空穴载流子迁移率。通常将晶格常数的适配率控制在15%以内。在本发明优选的实施例中，稀土氧化物300通过外延生长形成，例如通过UHVCVD(超高真空化学气相沉积)、MOCVD (金属有机源化学气相沉积)、MBE (分子束外延)等外延生长的方法形成，由于作为应力源的稀土氧化物300通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。在本发明实施例中，凹槽200中填充的稀土氧化物300的厚度基本等于凹槽200的深度。源区500、漏区600以及沟道区400的材料可以包括单晶Si、单晶Ge、任意组分的SiGe、III-V族半导体材料、II-VI族半导体材料。优选地，源区500、漏区600以及沟道区400均通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。需指出的是，源区500、漏区600以及沟道区400的厚度不宜过大，否则稀土氧化物300提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。需指出的是，本发明对源漏区以及沟道区的具体结构不作限定，任何现有的和将来可能出现的源漏区和沟道区结构均包含在本发明的保护范围之内。可选地，源区500和漏区600的材料还可以为金属。采用金属源漏，有利于减小源漏区的串联电阻，配合应力在沟道中的作用，有利于进一步提高器件的驱动电流。图2为本发明实施例二的半导体结构的示意图，与图I所示的半导体结构相比，其区别在于凹槽200中填充的稀土氧化物300的厚度小于凹槽200的深度；凹槽200中形成有稀土氧化物晶体，以纵向优先生长的方式生长，从而使稀土氧化物的生长完成后凹槽中不会形成孔洞。需指出的是，在本实施例中，沟道区300形成在凹槽200中的部分稀土氧化物300上，源区500和漏区600分别位于沟道区300两侧的稀土氧化物300上，如图2所 示。可选地，沟道区300形成在凹槽200中的全部稀土氧化物300上，源区500和漏区600分别位于沟道区300两侧的半导体衬底100区域。
图3为本发明实施例三的半导体结构的示意图，与图2所示的半导体结构相比，其区别在于凹槽200填充有稀土氧化物300的部分侧壁分别形成有阻挡层700，源500和漏600分别形成在凹槽200的稀土氧化物300以及阻挡层700上。与实施例二的半导体结构类似，在本实施例中，沟道区300形成在凹槽200中的部分稀土氧化物300上，源区500和漏区600位于沟道区300两侧的稀土氧化物300和阻挡层700上，如图3所示。可选地，沟道区300形成在凹槽200中的全部稀土氧化物300上，源区500和漏区600分别位于沟道区300两侧的半导体衬底100区域。本发明另一方面提供一种上述半导体结构的形成方法，图4-6所示为本发明实施例一的半导体结构的形成方法的中间步骤的结构示意图，该方法包括以下步骤步骤SlOl :提供半导体衬底100，如图4所示。在本发明实施例中，半导体衬底100的材料包括单晶Si、单晶Ge、任意组分的SiGe、III-V族半导体材料、SOI (绝缘体上硅)、GeOI (绝缘体上锗)或其他半导体衬底材料。 步骤S102 :在半导体衬底100中形成凹槽200，如图5所示。在本发明实施例中，在半导体衬底100上定义稀土氧化物材料填充区域，使用常规工艺(例如湿法刻蚀法)刻蚀半导体衬底100，形成凹槽200。为了保证凹槽200中所填充的稀土氧化物的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，凹槽的深度不宜过小。在本实施例中，凹槽200的深度不小于5nm。步骤S103 :在凹槽200中填充稀土氧化物300，如图6所示。在本发明实施例中，稀土氧化物300具体包括各种稀土元素的氧化物及其组合，例如(GdhErx)2Op (GdhNdx)203、(EivxNdx)2O3' (EivxLax)2O3' (PivxLax)2O3' (PivxNdx)2O3' (PivxGdx) 203 中的一种或多种组合，其中X的取值为0-1，具体可以包括Er203、Gd203、Nd2O3> Pr2O3> La2O3等。优选地，稀土氧化物300通过外延生长得到，生长方法包括超高真空化学气相沉积(UHVCVD)、金属有机化学气相淀积(MOCVD)、分子束外延(MBE)或其他生长方法。由于作为应力源的稀土氧化物300通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。可选地，在凹槽200内完全填充稀土氧化物材料后，可以对器件表面进行抛光，例如化学机械抛光(CMP)，以得到平坦表面。步骤S104 :在稀土氧化物300上形成沟道区400，以及在沟道区400两侧的半导体衬底100上形成源区500和漏区600，如图I所示。在本发明实施例中，源区500、漏区600以及沟道区400的材料包括单晶Si、单晶Ge、任意组分的SiGe、III-V族半导体材料、II-VI族半导体材料。优选地，源区500、漏区600以及沟道区400均通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。需指出的是，源区500、漏区600以及沟道区400的厚度不宜过大，否则稀土氧化物300提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。另外，需指出的是，本发明对源漏区以及沟道区的结构和形成工艺不作限定，本领域技术人员可以采取现有的及将来可能出现的工艺形成源漏区以及沟道区。由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和含量而变化，故可以根据源漏区和沟道区的材料的晶格常数，通过调节稀土氧化物的种类和组分，调节填充在源区500和漏区600下方的稀土氧化物300的晶格常数，使之与沟道区400和源区500、漏区600材料的晶格常数匹配，即稀土氧化物的晶格常数比源漏和或沟道区材料的晶格常数的整数倍略大或者略小，通过晶格常数的差异，在沟道区400和源区500、漏区600引入所需类型和大小的应力可选地，步骤S104可以包括在沟道区400两侧的半导体衬底100上分别形成金属源区500和金属漏区600。采用金属源漏，有利于减小源漏区的串联电阻，配合应力在沟道中的作用，有利于进一步提高器件的驱动电流。下面以一个实施例具体描述通过MOCVD的晶体生长方式形成本发明实施例的半导体结构的方法。步骤S101’ 提供半导体衬底。在本发明实施例中，半导体衬底的材料为Si。步骤S102’ 在半导体衬底上定义稀土氧化物材料填充区域，使用常规工艺(例如湿法刻蚀法)刻蚀衬底，在所定义的区域形成矩形的凹槽，凹槽的深度为30nm。步骤S103’ 采用MOCVD在凹槽中进行稀土氧化物填充。例如制作NMOS器件，可以以Nd(thd)3(三(2，2，6，6-四甲基-3，5-庚二酮酸)钕)作为金属前驱物，O2作为氧源，在850° C条件下进行MOCVD生长，得到30nm厚的Nd203。然后使用CMP对器件表面进行平坦化处理。步骤S104’ 在凹槽的稀土氧化物上外延生长沟道区材料，以及在沟道区两侧的半导体衬底上生长源区和漏区材料。由于稀土氧化物Nd2O3的晶格常数大于Si的晶格常数的两倍，因此可以在Si衬底上制作的沟道区域中引入张应力，从而提升沟道区域的载流子迁移率。形成源漏区和沟道区之后，继续完成后续工艺，例如形成栅堆叠和侧墙，源漏注入激活以及层间隔离电极等制作，最终形成沟道区下方具有稀土氧化物层的晶体管。图7所示为本发明实施例二的半导体结构的形成方法的中间步骤的结构示意图，为简明起见，以下仅描述与实施例一的半导体结构的形成方法的各步骤不同的部分。该方法包括以下步骤步骤S201和S202与步骤SlOl和S102基本相同。步骤S203 :在凹槽200中填充稀土氧化物300，其中，凹槽200中填充的稀土氧化物300的厚度小于凹槽200的深度，如图7所示。在本发明实施例中，稀土氧化物300具体可以包括各种稀土元素的氧化物及其组合，例如(GdhErx)2O^ (GdhNdx)2Op (EivxNdx)2O3'(PiVxLax)203、(PivxNdx)203、(PivxGdx)203、(Er1^xLax)2O3 中的一种或多种组合，其中 x 的取值为0-1，具体可以包括Er2O3、Gd2O3、Nd2O3、Pr2O3、La2O3等。优选地，稀土氧化物300通过外延生长得到，生长方法包括超高真空化学气相沉积UHVCVD、金属有机化学气相淀积M0CVD、分子束外延MBE或其他生长方法。并且，通过控制稀土氧化物300的晶体生长条件(例如压强、温度)，使其从凹槽底部纵向优先生长，即稀土氧化物300优先从凹槽200底部纵向生长，而很少在凹槽200的侧壁横向生长，从而避免在凹槽200中形成孔洞。进一步地，通过控制稀土氧化物300的生长时间，使稀土氧化物300不完全填充凹槽200。由于作为应力源的稀土氧化物300通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。步骤S204 :在稀土氧化物300上形成沟道区400，以及在沟道区400两侧的稀土氧化物300上形成源区500和漏区600，如图2所示。在本实施例中，沟道区400、源区500和漏区600的材料包括单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、II-VI族化合物半导体。优选地，通过选择性外延生长的方式形成沟道区400、源区500和漏区600，、从而有利于得到高质量低缺陷的晶体。需指出的是，源500、漏600以及沟道区300的厚度不宜过大，否则稀土氧化物300提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。可选地，本步骤可以包括在凹槽200的全部稀土氧化物300上形成沟道区400，以及对沟道区400两侧半导体衬底100进行掺杂以形成源区500和漏区600。下面以一个实施例具体描述通过MOCVD的晶体生长方式形成本发明实施例的半导体结构的方法。步骤S201’ 提供半导体衬底。在本发明实施例中，半导体衬底的材料可以为Si。步骤S202’ 在半导体衬底上定义稀土氧化物材料填充区域，使用常规工艺(例如湿法刻蚀法)刻蚀衬底，在所定义的区域形成矩形的凹槽，凹槽的深度为30nm。步骤S203’:采用MOCVD在凹槽中进行稀土氧化物填充。所填充的稀土氧化物的厚度小于凹槽的深度。例如，选用La[N(SiMe3)2]3作为稀土元素源，O2作为反应物，在800° C条件下进行MOCVD生长，在凹槽200底部得到厚度为15nm的稀土氧化物La203。步骤S204’ 在稀土氧化物上生长沟道区，以及在沟道区两侧的稀土氧化物上形成源区和漏区。在本实施例中，沟道区的材料可以是Ge，由于稀土氧化物La2O3的晶格常数略大于Ge的晶格常数的2倍，因此可以在沟道区中引入沿沟道长度方向的拉应力。除了利用纵向优先生长的外延工艺外，还可以采用通过阻挡层阻挡稀土氧化物材料在凹槽侧壁的生长的方法，从而形成本发明实施例三的半导体结构。图8-11所示为本发明实施例三的半导体结构的形成方法的中间步骤的结构示意图。为简明起见，以下仅描述 与实施例一的半导体结构的形成方法的各步骤不同的部分。该方法包括以下步骤步骤S301和S302与步骤SlOl和S102的基本相同。步骤S303具体可以包括以下步骤S3031 :在凹槽200中形成阻挡层700，如图8所示。阻挡层700的材料可以是SiN、SiO2等常见的隔离介质。S3032 :去除形成在凹槽200底部的阻挡层700，保留形成在凹槽200侧壁的阻挡层700，如图9所示。具体地，可以对阻挡层700进行各向异性刻蚀，通过控制刻蚀工艺，暴露凹槽200的底部，而保留其侧壁的阻挡层。S3033 :在凹槽200中生长稀土氧化物300，凹槽200中填充的稀土氧化物300的厚度小于凹槽200的深度，如图10所示。由于两凹槽的侧壁均被阻挡层700保护，因此稀土氧化物300仅从凹槽底部向上生长。S3034 :去除凹槽200侧壁上未被稀土氧化物300覆盖的阻挡层700，如图11所示。例如通过选择性刻蚀去除暴露的阻挡层700。通过步骤S303在凹槽200中形成稀土氧化物300，由于作为应力源的稀土氧化物300通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。步骤S304 :在部分稀土氧化物300上形成沟道区300，在沟道区300两侧的稀土氧化物300和阻挡层700上形成源区500和漏区600，如图3所示。在本实施例中，源区500、漏区600的材料包括单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、II-VI族化合物半导体。优选地，通过选择性外延生长的方式形成沟道区300、源区500和漏区600，从而有利于得到高质量低缺陷的晶体。需指出的是，源500、漏600以及沟道区300的厚度不宜过大，否则稀土氧化物300提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。可选地，本步骤可以包括在凹槽200的全部稀土氧化物300和阻挡层700上形成沟道区400，以及对沟道区400两侧的半导体衬底100进行掺杂以形成源区500和漏区600。本发明提供一种半导体结构及其形成方法，通过在半导体器件的沟道区下方形成稀土氧化物层，通过调整稀土氧化物层的成分以调整其晶格常数，进而利用稀土氧化物层和沟道区材料和或源漏区材料的晶格常数的差异，在外延的过程中向CMOS器件的沟道区和或源漏区引入类型和大小可调的应力，显著提升半导体器件的迁移率，并且，利用稀土氧化物的晶体特性，以晶体生长取代传统的源漏区掺杂或生长帽层的应力引入方式，极大地简化了工艺流程。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特 点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
权利要求
1.一种半导体结构，其特征在于，包括 半导体衬底； 形成在所述半导体衬底中的凹槽，所述凹槽中填充有稀土氧化物； 部分或全部位于所述稀土氧化物上的沟道区；和 位于所述沟道区两侧的源区和漏区； 其中，所述稀土氧化物的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为a=(n土c)b,其中η为整数，c为晶格常数失配率,0〈c彡15%。
2.如权利要求I所述的半导体结构，其特征在于，所述凹槽的深度不小于5nm。
3.如权利要求I所述的半导体结构，其特征在于，所述稀土氧化物包括(GdhErx)2O3.(GdhNdx)2O3' (EivxNdx)2O3' (Er1^xLax) 203> (PivxLax)2O3' (Pr1^xNdx) 203> (Pr1^xGdx) 203 中的ー种或多种的组合，其中X的取值范围为0-1。
4.如权利要求I所述的半导体结构，其特征在于，所述稀土氧化物通过外延生长形成。
5.如权利要求I所述的半导体结构，其特征在于，所述源区和漏区以及所述沟道区通过晶体生长的方式形成。
6.如权利要求I所述的半导体结构，其特征在于，所述凹槽中填充的所述稀土氧化物的厚度等于或大于所述凹槽的深度。
7.如权利要求I所述的半导体结构，其特征在于，所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度。
8.如权利要求7所述的半导体结构，其特征在于，所述凹槽中填充有所述稀土氧化物的部分侧壁形成有阻挡层。
9.一种半导体结构的形成方法，其特征在于，包括以下步骤 501:提供半导体衬底； 502:在所述半导体衬底中形成凹槽； 503:在所述凹槽中填充稀土氧化物； 504:在所述稀土氧化物上形成沟道区，以及在所述沟道区两侧形成源区和漏区； 其中，所述稀土氧化物的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为a=(n土c)b,其中η为整数，c为晶格常数失配率,0〈c彡15%。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述凹槽的深度不小于5nm。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述稀土氧化物包括(GdhErx) 203、(GdhNdx) 203、(Er1^xNdx) 203> (Er1^xLax) 203> (Pr1^xLax) 203> (Pr1^xNdx) 203>(Pr1^xGdx)2O3中的一种或多种的组合，其中X的取值范围为0-1。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述稀土氧化物通过外延生长形成。
13.如权利要求9-12任一项所述的半导体结构的形成方法，其特征在于，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度等于或大于所述凹槽的深度。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，步骤S04包括在所述稀土氧化物上，以晶体生长的方式形成所述沟道区、以及在所述沟道区两侧所述源区和漏区。
15.如权利要求9-12任一项所述的半导体结构的形成方法，其特征在于，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，步骤S03进ー步包括 5031:在所述凹槽中形成阻挡层；5032:去除形成在所述凹槽底部的所述阻挡层，保留形成在所述凹槽侧壁的所述阻挡层； 5033:在所述凹槽中生长所述稀土氧化物； S034:去除所述凹槽侧壁上未被所述稀土氧化物覆盖的所述阻挡层。
全文摘要
本发明提供一种半导体结构及其形成方法，该半导体结构包括半导体衬底；形成在所述半导体衬底中的凹槽，所述凹槽中填充有稀土氧化物；部分或全部位于所述稀土氧化物上沟道区；和位于所述沟道区两侧的源区和漏区。通过在半导体器件的源区和漏区下方形成稀土氧化物层，从而向CMOS器件的源漏区和沟道区引入类型和大小可调的应力，显著提升半导体器件的迁移率，并且，利用稀土氧化物的晶体特性，以晶体生长的方式形成应力源，极大地简化了工艺流程。
文档编号H01L21/336GK102683388SQ20121017575
公开日2012年9月19日 申请日期2012年5月30日 优先权日2012年5月30日
发明者王巍, 王敬, 郭磊 申请人:清华大学