专利名称：电阻变化型非易失性存储装置以及存储器单元的形成方法
技术领域：
本发明涉及具有存储器单元的电阻变化型非易失性存储装置，以及该存储器单元的形成方法，所述存储器单元由电阻值根据电信号可逆地变化的电阻变化元件和晶体管所构成。
背景技术：
近年来，在不断进行具有使用电阻变化元件构成的存储器单元的非易失性存储装置的研究开发。电阻变化元件是指下述元件具有电阻值根据电信号进行可逆地变化的性·质，进而能将与该电阻值对应的数据非易失性地存储。作为使用了电阻变化元件的非易失性存储装置，公知有将被称为所谓ITlR型的存储器单元以矩阵状阵列设置而得到的非易失性存储装置，该存储器单元通过在以垂直的方式设置的位线与字线、源极线(源极线)的交点的位置将MOS晶体管与电阻变化元件串联连接而成。在专利文献I中，公开了下述非易失性存储装置，其由使用了钙钛矿型晶体结构的氧化物作为电阻变化元件的ITlR型存储器单元构成。图35是其中所示的存储器单元的截面示意图。存储器单元1011是将晶体管1006和电阻变化元件1010以串联的方式电连接而形成的。晶体管1006由在半导体基板1001上制作的作为第一扩散层区域的源极区域1002、作为第二扩散层区域的漏极区域1003、以及在栅极氧化膜1004上形成的栅极电极1005构成。电阻变化元件1010将电阻值根据施加电压而变化的可变电阻层1008夹持在下部电极1007与上部电极1009之间。漏极区域1003与下部电极1007电连接。上部电极1009与成为位线1012的金属布线连接，栅极电极1005与字线连接，源极区域1002与成为源极线1013的金属布线连接。这里，作为用于可变电阻层1008的材料，已经公开了 PivxCaxMnO3 (PCMO)，La1^xCaxMnO3 (LCMO)等，但是关于电极材料，没有特别言及。此外，对于写入到存储器单元1011的方法，已经公开了若向上部电极1009施加Vpp、向源极区域1002施加Vss、向栅极电极施加规定的电压振幅Vwp的脉冲电压,则能从低电阻状态向高电阻状态变化，相反，若向上部电极1009施加Vss、向源极区域1002施加Vpp、向栅极电极施加规定的Vwe的脉冲电压，则能从高电阻状态向低电阻状态变化。在专利文献2中，示出了由下述ITlR型存储器单元构成的非易失性存储装置，该ITlR型存储器单元使用了与上述的根据电信号发生电阻变化的电阻变化元件的电阻变化的原理不同的电阻变化元件。该存储装置被称为相变存储器。在相变存储器中，利用被称为硫属元素化物材料的相变材料在晶体状态下和非晶状态下电阻不同，对数据进行存储。重写是通过对相变材料流通电流而在熔点附近使其发热，使状态变化来进行的。被称为复位动作的高电阻化(非晶化)通过在较高温度下进行保持的控制来进行，被称为设置动作的低电阻化(晶体化)通过较低温度下保持充分期间的控制来进行。此外，公开了在相变存储器中，数据的重写所需要的电流在复位动作和设置动作中不同，复位动作需要较大的电流。图36是专利文献2中公开的相变存储器的截面图。存储器单元1021使用存储器1022和NMOS晶体管1027，以ITlR型构成。NMOS晶体管1027由与源极及漏极相对应的N型扩散层区域1029及N型扩散层区域1030、以及夹·持在它们之间的栅极电极1031构成。存储部1022中，以夹持相变元件1024的方式，由第二金属布线层1023形成上部侦1J,由接触孔(contact via) 1025、第一金属布线层1026形成下部侧，并且存储部1022与NMOS晶体管1027的N型扩散层区域1029相连。NMOS晶体管1027的相反侧的N型扩散层区域1030经由各布线层与第三金属布线层1028连接。这里，第二金属布线层1023与源极线对应，第三金属布线层1028与位线对应，NMOS晶体管1027的栅极电极1031与字线对应。在专利文献2中，公开了在相变存储器装置中引入控制源极线的机构，在设置动作时和复位动作时，切换流通电流的方向。在需要流通较大的电流的复位动作时，将源极线设定为规定的高电平，将位线设定为低电平，在用较小的电流就足够的设置动作时，将位线设定为规定的高电平，将源极线设定为低电平。通过该设定，复位动作时的电流的方向成为如下方向存储器单元的NMOS晶体管1027的源极电位(此时，与N型扩散层区域1030的电位对应)维持为与半导体基板的电位几乎相同的低电平的方向。因此，所谓的MOS晶体管的基板偏置效果的影响变小，因而可在晶体管的驱动能力高(可得到大的电流)的状态下进行复位动作。另一方面，设置动作时的电流的方向成为如下的方向存储器单元的NMOS晶体管1027的源极电位(此时，与N型扩散层区域1029的电位对应)上升至由NMOS晶体管1027的导通电阻值与相变元件1024的电阻值的分压关系所决定的电压值的方向。因此，所谓的MOS晶体管的基板偏置效果的影响变大，在流经晶体管的电流被抑制成较小的状态下进行设置动作。根据该结构，对设置动作以及复位动作区别供给与各自相适应的大小的电流变得容易，从而可稳定地得到各自的动作结果。但是，一般情况下，为了构成高密度的存储器单元阵列，必须以尽量小的面积形成存储器单元，为此，以尽量小的面积形成作为存储器单元的构成要素的电阻变化元件和晶
体管很重要。
为了以小面积形成晶体管，有效的方法是将晶体管的栅极长度L尽量短地构成，以及将晶体管的栅极宽度W尽量没有浪费地以最小的宽度构成。尝试将该方法用于专利文献I中公开的非易失性存储装置。根据专利文献1，在图35所示的非易失性存储装置中，存储器单元1011从低电阻状态向高电阻状态的变化(高电阻化)是通过相对于下部电极1007向上部电极1009施加正电压，即将位线1012设定为Vpp、源极线1013设定为OV来进行的。此时，晶体管1006的作为第一扩散层区域的源极区域1002(此时，源极区域1002作为晶体管1006的源极起作用)的电位成为与半导体基板1001的电位几乎相同的0V，晶体管1006中产生的基板偏置效果被抑制地较小。另一方面，存储器单元1011从高电阻状态到低电阻状态的变化(低电阻化)是通过将位线1012设定为0V，将源极线设定为Vpp来进行的。
·
此时，作为第二扩散层区域的漏极区域1003(此时，漏极区域1003作为晶体管1006的源极起作用)的电位上升至由电阻变化元件1010的电阻值和晶体管1006的导通电阻的分压来决定的电压，晶体管1006中产生的基板偏置效果与高电阻化的情况相比增大。这样，通过晶体管中产生的基板偏置效果变得更小的方向的电流来进行与低电阻化相比需要更大的电流的高电阻化，从而不需要在晶体管的驱动能力中具有无用的富余，在以最佳的尺寸构成存储器单元的晶体管的方面是合理的。另外，在专利文献2中公开的半导体装置中，在将需要更大的电流的复位动作通过晶体管中产生的基板偏置效果变得更小的方向的电流来进行的方面，也可以引入同样的思考方法。专利文献I :日本特开2005-25914号公报(图2)专利文献2 :日本特开2005-267837号公报(图7、图8)本申请发明人们研究了作为电阻变化型非易失性存储装置的一种的、由将过渡金属的缺氧型氧化物作为电阻变化层的ITlR型存储器单元构成的电阻变化型非易失性存储
>J-U装直。这里，缺氧型氧化物是指，从化学计量组成考虑氧不足的氧化物。以作为过渡金属的一种的Ta (钽)为例，具有化学计量组成的氧化物，有Ta205。在该Ta2O5中，包含的0 (氧)是钽的2. 5倍，如果以氧含有率来表示，则为71.4%。将氧含有率比该氧含有率71. 4%低的状态的氧化物，即在表示为TaOx时，具有满足0〈x〈2. 5的非化学计量组成的钽氧化物，称为缺氧型钽氧化物。作为为了说明课题的准备，关于将缺氧型钽氧化物作为电阻变化层的电阻变化元件，对通过测定得到的几个特性进行说明。图I是表示在测定中使用的电阻变化元件的基本结构的示意图。电阻变化层3302中使用缺氧型钽氧化物，形成为将其用由Pt (钼)形成的下部电极3301和同样由Pt (钼)形成的上部电极3303进行夹持而成的上下对称的结构。图2是表示该元件的电阻变化的情况的一例的电流一电压的滞后特性的图表，将以下部电极3301为基准时的上部电极3303的电压表示于横轴，将流经该元件的电流值表示于纵轴。在图2中，若以下部电极3301为基准向上部电极3303施加正电压，则电流几乎与电压成比例增加，若超过由A点所示的正电压，则电流急剧降低。即，示出了从低电阻状态向高电阻状态变化(高电阻化)的情况。另一方面，在高电阻状态中，若以下部电极3301为基准向上部电极3303施加负电极(与以上部电极3303为基准向下部电极3301施加正电压相等)，则在超过由B点所示的负电压时，电流急剧增加。即，示出了从高电阻状态向低电阻状态变化(低电阻化)的情况。表示图2的特性的电阻变化元件和专利文献I中公开的电阻变化元件虽然电阻变化层的材料不同，但是在以下方面均是共通的通过双向的施加电压来进行高电阻状态和低电阻状态切换的所谓的双极动作，且通过相对于下部电极向上部电极施加正电压来成为高电阻，通过施加负电压来成为低电阻。而且，图2的特性表示，高电阻化通过A点才发生，低电阻化通过B点才发生。从该特性可知，在本发明涉及的电阻变化元件的高电阻化中，相比低电阻化需要更大的电流。·如上所述，通过构成存储器单元的晶体管中产生的基板偏置效果小的极性的电压的施加来进行需要更多的电流的高电阻化，通过其逆极性的电压的施加来进行用更小的电流就足够的低电阻化，这在以最佳的尺寸构成存储器单元的晶体管的方面是合理的。但是，本申请发明人们在进行研究的过程中发现，使一个方向的电阻变化(低电阻化或高电阻化)稳定地产生的电压施加方向(驱动极性)不一定相同，即使在使用Pt作为上下电极、使用缺氧型钽氧化物作为电阻变化层、由相同的材料制作的电阻变化元件中，也存在驱动极性不同的情况。可以确认例如有的电阻变化元件将上部电极3303比下部电极3301高的电压设为正，通过在上下的电极间施加+2. OVUOOns的脉冲电压成为低电阻，通过施加-2. 6V、IOOns的脉冲电压成为高电阻。此外，可以确认其他的电阻变化元件将上部电极3303比下部电极3301高的电压设为正，通过在上下的电极间施加-2. OVUOOns的脉冲电压成为低电阻，通过施加+2. 7V、IOOns的脉冲电压成为高电阻。图3(a)、图3(b)是表示在对这些电阻变化元件交替持续施加引起低电阻化的脉冲电压和引起高电阻化的脉冲电压时的每次的电阻值的图表。横轴表示施加的电脉冲的数量，纵轴表示电阻值。如图3(a)所示，有的电阻变化元件最初处于约33kQ的高电阻状态，通过施加+2. OV的脉冲电压，变成约500 Q的低电阻状态，然后，通过施加-2. 6V的脉冲电压而变成约40kQ的高电阻状态之后，反复进行相对于下部电极3301向上部电极3303施加正的脉冲电压而进行的低电阻化、和相对于下部电极3301向上部电极3303施加负的脉冲电压而进行的高电阻化。该电阻变化的方向和施加电压的极性之间的关系简单称为A模式。如图3(b)所示，其他的电阻变化元件最初处于约42kQ的高电阻状态，通过施加-2. OV的脉冲电压而变成约600 Q的低电阻状态，然后，通过施加+2. 7V的脉冲电压变成约40kQ的高电阻状态之后，反复进行相对于下部电极3301向上部电极3303施加负的脉冲电压而进行的低电阻化、和相对于下部电极3301向上部电极3303施加正的脉冲电压而进行的高电阻化。
该电阻变化的方向和施加电压的极性之间的关系简单称为B模式。图2所示的电压一电流滞后特性与该B模式相对应。另外，上述的脉冲电压值是指脉冲发生器的设定输出电压值，施加在电阻变化元件的两端间的有效电压值认为是因通过了测定系统的电压下降而比该脉冲电压值小的电压值。在得到了这样的结果的元件中，上部电极3303和下部电极3301均由Pt形成，夹持在它们之间的由缺氧型钽氧化物形成的电阻变化层3302相对于电极是电性地上下对称的关系。因此，作为电阻变化特性，出现A模式及B模式中的哪一种不一定清楚，而是基于经验法则和实证的测定结果。并且，可以预想到这些现象可以根据在电阻变化的机理中未阐明的某些各向异性因素来决定。
·
在A模式以及B模式不确定地出现的情况下，在构成ITlR型的存储器装置的方面，可以考虑到如下的课题。第一课题是无法将晶体管的尺寸最优化。如果能将电阻变化特性限定成A模式及B模式中的某一种，则根据现有已知的思考方法，能够设置成在基板偏置效果小的条件下晶体管进行动作，以能驱动高电阻化所需的电流的最小限度的尺寸构成晶体管。但是，如果模式不确定，则也考虑到在基板偏置效果大的条件下晶体管进行动作，需要以能驱动高电阻化所需的电流的有富余的尺寸构成晶体管。因此，与能限定模式的情况相比，需要将晶体管的栅极宽度W构成地更宽，成为阻碍存储器单元尺寸缩小化的大弊端，不是优选。第二课题是需要对识别电阻变化特性的模式的信息进行管理。如果模式不确定，则为了使电阻状态变化而施加的电压的极性与在施加电压后读出的电阻状态(高电阻状态及低电阻状态的某一种)的对应不确定，因而为了将电阻变化元件实际作为存储元件使用，需要对模式进行识别的信息。例如，在批(lot)或部分(slice)的单位中出现相同模式的情况下，在芯片内设置管理用的存储元件，在制造阶段中，将表示电阻变化元件按照A模式及B模式中的哪一种进行电阻变化的识别信息记录在该管理用的存储元件中，在利用阶段中，按照该识别信息，在写入动作中将施加电压的极性反转，或者在读出动作中将输出数据的极性反转。如果这样的话，可以认为能将电阻变化元件实际上作为存储元件来使用，但是电路结构或控制方法变得复杂，不优选。而且，在再稍微细小的单位、例如存储器单元的单位中出现不同的模式的情况下，在每个存储器单元中设置管理用的存储元件来对模式的识别信息进行记录的方法在实际上是不可能的。
发明内容
本发明是鉴于上述情况而提出的，其目的在于提供如下技术对于使用了电阻变化元件的ITlR型的非易失性存储装置，可控制电阻变化元件的电阻变化特性的A模式及B模式的出现，可以最佳的晶体管尺寸设计存储器单元。为了解决上述课题，本发明的非易失性存储装置具备半导体基板；电阻变化元件，由第一电极、第二电极、以及电阻变化层构成，所述电阻变化层介于所述第一电极和所述第二电极之间，并设置为与所述第一电极和所述第二电极相接，并且根据向所述第一电极和所述第二电极之间施加的极性不同的电压信号，电阻值可逆地变化；以及MOS晶体管，构成于所述半导体基板的主面；所述电阻变化层具有与所述第一电极相接的第一区域和与所述第二电极相接的第二区域，所述第一区域包含具有以MOx来表示的组成的第一缺氧型的过渡金属氧化物，所述第二区域包含具有以MOy来表示的组成的第二缺氧型的过渡金属氧化物，其中x〈y ;将所述MOS晶体管的漏极和所述电阻变化元件的所述第一电极或者所述第二电极的一方连接来构成存储器单元，使得在使所述电阻变化层成为高电阻的极性的电压信号被施加到所述MOS晶体管和所述电阻变化元件时在所述MOS晶体管发生的基板偏置效果，比使所述电阻变化层成为低电阻的极性的电压信号被施加到所述MOS晶体管和所述电阻变化元件时在所述MOS晶体管发生的基板偏置效果小。而且也可以是，所述第二电极由标准电极电位比所述过渡金属高的材料构成；所述第一电极由标准电极电位比所述第二电极低的材料构成。
·
而且也可以是，所述MOS晶体管是由构成于所述半导体基板的主面的、第一N型扩散层区域、栅极、以及第二 N型扩散层区域所构成的N型MOS晶体管，所述第二 N型扩散层区域隔着所述栅极构成于所述第一 N型扩散层区域的相反侧；将所述第一电极和所述N型MOS晶体管的所述第一 N型扩散层区域连接来构成所述存储器单元。而且也可以是，所述MOS晶体管是由构成于所述半导体基板的主面的N阱、和构成于所述N阱的区域内的、第一 P型扩散层区域、栅极、以及第二 P型扩散层区域所构成的P型MOS晶体管，所述第二 P型扩散层区域隔着所述栅极构成于所述第一 P型扩散层区域的相反侧；将所述第二电极和所述P型MOS晶体管的所述第一 P型扩散层区域连接来构成所述存储器单元。根据本发明的非易失性存储装置，使用了如下述设置而成的电阻变化型非易失性存储元件将含有因氧含有率低而难以发生电阻变化的缺氧型过渡金属氧化物的第一区域与第一电极相接来设置、将含有因氧含有率高而容易发生电阻变化的缺氧型过渡金属氧化物的第二区域与第二电极相接来设置，因此，在各存储器单元中，能将用于电阻变化的电压施加方向(驱动极性)唯一地确定，使得通过以第一电极为基准向第二电极施加正的电压来成为高电阻、通过以第二电极为基准向第一电极施加正的电压来成为低电阻。一般情况下，使电阻变化元件成为高电阻的情况与使其成为低电阻的情况相比，为了使处于低电阻值的状态的电阻变化元件产生发生电阻变化的程度的电压，需要更多的驱动电流。于是，在由上述电阻变化元件和N型MOS晶体管构成存储器单元的情况下，将上述电阻变化元件的第一电极与N型MOS晶体管的第一 N型扩散层区域连接。通过该连接，使上述电阻变化元件成为高电阻的情况下，将N型MOS晶体管的第二 N型扩散层区域接地，通过在N型MOS晶体管中难以产生基板偏置效果的接地偏置，能够向上述电阻变化元件供给驱动电流。此外，在由上述电阻变化元件和P型MOS晶体管构成存储器单元的情况下，将上述电阻变化元件的第二电极与P型MOS晶体管的第一 P型扩散层区域连接。通过该连接，使上述电阻变化元件成为高电阻的情况下，将P型MOS晶体管的第二 N型扩散层区域与电源连接，通过在P型MOS晶体管中难以产生基板偏置效果的电源偏置，能够向上述电阻变化元件供给驱动电流。其结果是，也考虑到在基板偏置效果大的条件下晶体管进行动作的情况，不必以能驱动高电阻化所需的电流的有富余的尺寸来构成晶体管，可以最佳的晶体管尺寸来设计存储器单元。S卩，能以小的布置面积实现使用了 ITlR型存储器单元的电阻变化型非易失性存储装置，能实现集成度的提高以及成本的降低。
图I是表示作为本发明的基础数据的非易失性存储元件的基本结构的示意图。图2是表示作为本发明的基础数据的非易失性存储元件的电阻变化中的电流一电压的滞后特性的一例的图。·图3(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的一例的图。图4是表示作为本发明的基础数据的非易失性存储元件的结构的截面图。图5(a) (C)是说明作为本发明的基础数据的非易失性存储元件的制造工序的图。图6(a) (C)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。图7是表示作为本发明的基础数据的非易失性存储元件的X射线衍射谱的图。图8(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的X射线反射率的测定结果的图。图9(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。图10是表示作为本发明的基础数据的非易失性存储元件的电阻变化中的电流一电压的滞后特性的一个例子的图。图11(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的截面观察结果的图。图12是表示作为本发明的基础数据的非易失性存储元件的钽氧化物层的构成的解析结果的图。图13(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。图14是表示作为本发明的基础数据的非易失性存储元件的结构的截面图。图15(a) (C)是说明作为本发明的基础数据的非易失性存储元件的制造工序的图。图16是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。图17是表示作为本发明的基础数据的非易失性存储元件的电阻变化的电流一电压的滞后特性的一个例子的图。
图18是本发明的实施例涉及的电阻变化型非易失性存储装置的结构图。图19是表示本发明的实施例涉及的电阻变化型非易失性存储装置的存储器单元部的结构的一个例子的截面图。图20(a) (C)是本发明的实施例涉及的电阻变化型非易失性存储装置的动作定时说明图。图21是本发明的实施例涉及的电阻变化型非易失性存储装置的存储器单元特性的模拟图。图22(a) (f)是表示本发明的实施例涉及的存储器单元的电路结构的电路图。图23(a) (f)是表示用于实现本发明的实施例涉及的存储器单元的电阻变化元件和晶体管的连接关系的图。
·
图24是表示本发明的实施例涉及的电阻变化型非易失性存储装置的存储器单元部的结构的一个例子的截面图。图25是表示作为本发明的基础数据的非易失性存储元件的结构的截面图。图26是表示作为本发明的基础数据的非易失性存储元件的铪氧化物层的组成的解析结果的图。图27(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。图28(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的X射线反射率的测定结果的图。图29(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的结构的截面图。图30(a) (C)是对作为本发明的基础数据的非易失性存储元件的结构、以及制造工序进行说明的图。图31 (a)、(b)是表示作为本发明的基础数据的非易失性存储元件的X射线反射率的测定结果的图。图32是表示作为本发明的基础数据的非易失性存储元件的X射线反射率的测定结果的图。图33(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。图34是表示作为本发明的基础数据的非易失性存储元件的结构的截面图。图35是以往的电阻变化型非易失性存储装置的存储器单元的截面示意图。图36是使用了以往的相变存储器的半导体装置的截面图。
具体实施例方式下面，参照附图详细说明本发明的实施方式。本发明的实施方式中的电阻变化型非易失性存储装置是将电阻变化元件和MOS晶体管串联连接而成的ITlR型的非易失性存储装置，是固定了电阻变化元件的电阻变化特性的模式，并且按照固定的模式将MOS晶体管的结构最优化的装置。[本发明的基础数据]
作为准备，说明与在本发明的电阻变化型非易失性存储装置中使用的三种电阻变化元件有关的基础数据。这些电阻变化元件是通过由两个电极夹持电阻变化层而构成的，该电阻变化层由缺氧型钽氧化物、缺氧型铪氧化物、以及缺氧型锆氧化物中的一个来构成。这些电阻变化元件是以得到具有可逆的稳定的重写特性、并利用了电阻变化现象的非易失性存储元件为目的而由本申请发明人们发明的元件，分别在作为相关专利申请的日本特愿2007-149032号(专利文献)、日本特愿2008-180946号(专利文献)、以及日本特愿2008-180944号(专利文献)中进行了详细说明。本发明的电阻变化型非易失性存储装置中利用了如下特征，S卩，将这些电阻变化元件所具有的、可将电阻变化特性固定为上述A模式以及B模式中任意所希望的一种的特征。以下为了说明，引用上述相关专利申请的部分内容。另外，本说明书中，“电阻变化元件”和“电阻变化型非易失性存储元件(或者简称·为非易失性存储元件)”以相同的意思来使用。[在电阻变化层中使用了缺氧型钽氧化物的电阻变化元件]首先，对与将缺氧型钽氧化物用于电阻变化层中的进行双极性动作的电阻变化型非易失性存储元件有关的第一实验进行说明。[电阻变化元件的结构]图4是表示涉及第一实验的电阻变化元件的一结构例的截面图。如图4所示，在本实验中使用的电阻变化元件100包括基板101、在该基板101上形成的氧化物层102、在该氧化物层102上形成的下部电极103、上部电极105、被下部电极103及上部电极105所夹持的电阻变化层104。在此，电阻变化层104由氧含有率低的第一钽含有层(以下称为“第一钽氧化物层”)104a、以及在该第一钽氧化物层104a上形成的氧含有率高的第二钽含有层(以下称为“第二钽氧化物层”)104b所构成。在驱动该电阻变化元件100的情况下，将根据外部电源满足规定的条件的电压，施加到下部电极103和上部电极105之间。按照电压施加的方向，电阻变化元件100的电阻变化层104的电阻值可逆地增加或减少。例如，在施加了比规定的阈值电压高的脉冲电压的情况下，电阻变化层104的电阻值增加或减少，而在施加了比该阈值电压低的脉冲电压的情况下，电阻变化层104的电阻值不变。作为下部电极103及上部电极105的材料有如下材料例如，Pt (钼)、Ir (铱)、Pd(钯)、Ag(银)、Cu(铜)等。另外，作为基板101，可用硅单晶基板或者半导体基板，不过，并不被这些所限制。电阻变化层104能在较低的基板温度下形成，所以能在树脂材料等上形成电阻变化层104。[电阻变化元件的制造方法]下面，参照图5(a) 图5(c)来说明本实验中使用的电阻变化元件100的制造方法。首先，如图5(a)所示，在作为单晶硅的基板101上，根据热氧化法形成厚度200nm的氧化物层102。并且，作为下部电极103的厚度IOOnm的Pt薄膜，根据溅射法在氧化物层102上形成。之后,在下部电极103上，以使用钽祀(Tantalum target)的反应性派射法来形成第一钽氧化物层104a。其次，如图5(b)所示，氧化第一钽氧化物层104a的最表面，改善其表面。这样，在第一钽氧化物层104a的表面上，形成氧含有率比该第一钽氧化物层104a高的第二钽氧化物层104b。电阻变化层104由这些第一钽氧化物层104a和第二钽氧化物层104b层叠起来的层叠结构所构成。之后，根据溅射法，在第二钽氧化物层104b上，形成作为上部电极105的厚度为150nm的Pt薄膜。最后,根据光刻(photoresist)工序,形成由光刻的图案106,如图5 (c)所示,根据干蚀(dry etching)形成元件区域107。按照上述的制造方法制作了元件A 元件C。下面，进行详细说明。首先，如上所述，形成了基板101、氧化物层102、以及由Pt形成的下部电极103的·层叠结构。之后，在下部电极103上，以所谓反应性溅射，就是将钽靶在氩气体和氧气体中溅射的方法，来形成第一钽氧化物层104a。此时的成膜条件如下开始溅射之前的溅射装置内的真空度(反压力)为7X 10_4Pa左右、溅射时的功率为250W、将氩气体和氧气体合并得到的总气体压力为3. 3Pa、氧气体的流量比为3. 4%、基板的设定温度为30°C、成膜时间为7分。这样，氧含有率为约58at%,即，能以TaO1.4来表示的第一钽氧化物层104a堆积了 30nm。在制造元件A 元件C时，第一钽氧化物层104a和第二钽氧化物层104b的形成、以及上部电极105的形成，在溅射装置内连续地进行。即堆积了第一钽氧化物层104a之后，原样保持气体压力的条件及功率等的溅射的条件，并在钽靶和与其相对地设置的基板101之间插入快门，将该状态保持规定的时间。这样，第一钽氧化物层104a的最表面根据氧等离子被氧化。其结果，在第一钽氧化物层104a的表面，形成了氧含有率比该第一钽氧化物层104a高的第二钽氧化物层104b。之后，如同上述，在第二钽氧化物层104b上形成了由Pt而成的上部电极105。之后，根据光刻程序形成了元件区域107。另外，将元件A 元件C的元件区域107设成直径为3 ii m的圆形图案。在本实验中，通过使根据所述的氧等离子的氧化处理时间(氧等离子暴露时间)发生变化，来制作元件A 元件C。表I总结了制作的各元件的初期电阻值、根据X射线反射率测定(后述)求出的第一钽氧化物层(TaOx层)的膜厚及氧含有率X、以及第二钽氧化物层(TaOy层)的膜厚及氧含有率y。另外，元件A的氧等离子暴露时间为0分，意味着在第一钽氧化物层104a的堆积后，没有暴露在氧等离子上，立刻作为上部电极105堆积了 Pt。表I
权利要求
1.一种电阻变化型非易失性存储装置，其特征在于，具备 半导体基板； 电阻变化元件，由第一电极、第二电极、以及电阻变化层构成，所述电阻变化层介于所述第一电极和所述第二电极之间，并设置为与所述第一电极和所述第二电极相接，并且电阻值根据向所述第一电极和所述第二电极之间施加的极性不同的电压信号可逆地变化；以及 MOS晶体管，构成于所述半导体基板的主面； 所述电阻变化层具有第一过渡金属氧化物层和第二过渡金属氧化物层， 所述第二过渡金属氧化物层的电阻值比所述第一过渡金属氧化物层的电阻值大， 将所述MOS晶体管的漏极和所述电阻变化元件的所述第一电极或者所述第二电极的一方连接来构成存储器单元，使得在使所述电阻变化层成为高电阻的极性的电压信号被施加到所述MOS晶体管和所述电阻变化元件时在所述MOS晶体管发生的基板偏置效果，比使所述电阻变化层成为低电阻的极性的电压信号被施加到所述MOS晶体管和所述电阻变化元件时在所述MOS晶体管发生的基板偏置效果小。
2.如权利要求I所述的电阻变化型非易失性存储装置，其特征在于， 所述电阻变化层的各个过渡金属氧化物层的氧含有率被决定为，所述第二过渡金属氧化物层的电阻值比所述第一过渡金属氧化物层的电阻值大。
3.如权利要求I或2所述的电阻变化型非易失性存储装置，其特征在于， 所述第一过渡金属氧化物层与所述第二过渡金属氧化物层分别由不同种类的过渡金属氧化物层构成。
全文摘要
电阻变化型非易失性存储装置包括半导体基板(301)；电阻变化元件(309)，由下部电极(309a)、上部电极(309c)以及电阻变化层(309b)构成，在所述电阻变化层中通过施加到两极之间的极性不同的电压信号，电阻值可逆地变化；以及N型MOS晶体管(317)，构成于半导体基板(301)的主面；电阻变化层(309b)具有与下部电极(309a)相接的组成为MOx的缺氧型的过渡金属的氧化物层(309b-1)、与上部电极(309c)相接的组成为MOy的缺氧型的过渡金属的氧化物层(309b-2)，其中x<y；将在使电阻变化层(309b)成为高电阻的电压信号被施加时成为晶体管(317)的漏极的N型扩散层区域(302b)与下部电极(309a)连接来构成存储器单元(300)。
文档编号H01L45/00GK102790073SQ20121028700
公开日2012年11月21日 申请日期2009年8月20日 优先权日2008年8月20日
发明者三谷觉, 岛川一彦, 村冈俊作, 片山幸治, 神泽好彦, 藤井觉, 高木刚 申请人:松下电器产业株式会社