集成电路的制作方法
【专利摘要】本发明公开了一种集成电路，其包括一封装本体、多个接口连接件、一功能芯片和一静电防护芯片。接口连接件位在封装本体的外表面上。其中，功能芯片具有电子功能电路，而静电防护芯片具有静电防护电路。于此，静电防护电路电性连接至作为数据交换路径的接口连接件。本发明的集成电路设计方案能使工艺技术的选用及电路的设计更加有弹性，进而能相对降低成本。
【专利说明】集成电路
【技术领域】
[0001]本发明关于集成电路(integrated circuit ;IC),且特别关于一种具有静电放电防护电路(ESD protection circuits)的集成电路。
【背景技术】
[0002]在电子元件运作时,静电放电(Electrostatic Discharge ;ESD)是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress ；E0S)破坏的主要因素，尤其在电子元件工艺愈来愈精密，尺寸愈来愈小，静电放电效应容易击穿电子元件，会对半导体元件以及电脑系统等形成一种永久性的毁坏，进而导致相关的电子产品被影响及相关装置工作不正常。
[0003]在于电子元件或系统在制造、生产、组装、测试、存放或搬运过程中，静电累积于人体、电子元件及各种电子装置或仪器中。当这些带有静电的物体相互接触，即形成一静电放电的放电路径，使得电子元件或装置遭到不可预测的破坏。
[0004]静电放电防护电路(ESD protection circuits)是集成电路上专门用来做静电放电防护之用。此ESD防护电路提供静电电流的放电路径，以免ESD时，静电电流流入集成电路(integrated circuit ；IC)内部电路而造成损伤。
[0005]一般ESD防护电路会设计在集成电路的输入输出焊垫(1/0 pad)、电源焊垫(power pad)和接地焊垫(ground pad)的旁边。但随着工艺的演进,工艺的价格越来越高。但是焊垫的面积仍无法随着工艺的演进而进行降低成本(cost down)的设计。然而,集成电路中的元件尺寸不断下降，电路元件对于静电放电造成的伤害也更加敏感。因此需加强ESD的保护层级，如此一来势必需要加大焊垫的面积，进而又会垫高集成电路的整体成本。因此，在各种集成电路的设计程序中，考量与ESD相关的可靠度及成本问题是不可或缺的一环。
【发明内容】
[0006]有鉴于此，本发明提供了一种能使工艺技术的选用及电路的设计更加有弹性，进而能相对降低成本的集成电路。
[0007]本发明提供了一种集成电路，包括一封装本体、多个接口连接件、一功能芯片(chip)和一静电防护芯片。功能芯片包括第一电源焊垫、第一接地焊垫、第一信号焊垫和电子功能电路。静电防护芯片包括第二信号焊垫和第一静电防护电路。
[0008]接口连接件位在封装本体的外表面上。第一电源焊垫电性连接所述多个接口连接件中的第一者，而第一接地焊垫电性连接所述多个接口连接件中的第二者。电子功能电路电性连接第一电源焊垫、第一信号焊垫和第一接地焊垫。第二信号焊垫电性连接在所述多个接口连接件中的第三者和第一信号焊垫之间。第一静电防护电路电性连接第二信号焊垫。
[0009]综上所述，根据本发明的集成电路将集成电路的电子功能电路与静电防护电路分开制作在二芯片中(即，功能芯片和静电防护芯片)，以致使工艺技术的选用及电路的设计更加有弹性，进而能相对降低成本。
【专利附图】
【附图说明】
[0010]图1为根据本发明第一实施例的集成电路的示意图。
[0011]图2为根据本发明第二实施例的集成电路的示意图。
[0012]图3为根据本发明第三实施例的集成电路的示意图。
[0013]图4为根据本发明第四实施例的集成电路的截面示意图。
[0014]图5为根据本发明第五实施例的集成电路的截面示意图。
[0015]图6为根据本发明第六实施例的集成电路的截面示意图。
[0016]图7为根据本发明第七实施例的集成电路的截面示意图。
[0017]其中，附图标记说明如下:
[0018]100:集成电路
[0019]110:封装本体
[0020]111:封胶材料
[0021]113:承载基板
[0022]130:接口连接件
[0023]131:第一连接件
[0024]133:第二连接件
[0025]135:第三连接件
[0026]150:功能芯片
[0027]151:第一电源焊垫
[0028]153:第一接地焊垫
[0029]155:第一信号焊垫
[0030]157:电子功能电路
[0031]158:第三静电防护电路
[0032]159:第四静电防护电路
[0033]170:静电防护芯片
[0034]171:第二电源焊垫
[0035]172:第三电源焊垫
[0036]173:第二接地焊垫
[0037]174:第三接地焊垫
[0038]175:第二信号焊垫
[0039]176:第三信号焊垫
[0040]177:第一静电防护电路
[0041]179:第二静电防护电路
[0042]190:接合件
[0043]190a:接合件
[0044]190b:接合件[0045]190c:接合件
[0046]190d:接合件
[0047]190e:接合件
[0048]190f:接合件
[0049]190g:接合件
[0050]190h:接合件
【具体实施方式】
[0051]以下述的术语“第一”、“第二”及“第三”，其用以区别所指的元件，而非用以排序或限定所指元件的差异性，且也非用以限制本发明的范围。
[0052]参照图1至图7，集成电路100包括一封装本体110、多个接口连接件130、一功能芯片(chip) 150和一静电防护芯片170。
[0053]接口连接件130位在封装本体110的一外表面上，即裸露在集成电路100的表面。其中，集成电路100是以接口连接件130与外部的电路板(未绘示)直接接合或经由插座(未绘示)间接接合，以致使集成电路100中的芯片经由接口连接件130电性连接电路板上的线路。由于集成电路100与外部电路的接合方式为本领域的技术人员所熟知，故于此不再赘述。在一些实施例中，接口连接件130可为针脚(pin)(如图4及图6所示)或焊球(solderball)(如图5及图7所示)。
[0054]功能芯片150包括第一电源焊垫151、第一接地焊垫153、第一信号焊垫155和电子功能电路157。
[0055]第一电源焊垫151电性连接所述多个接口连接件130中的第一者(以下称之为第一连接件131)。于此，第一连接件131提供与外部电源电平的传输路径，以从集成电路100的外部接收运作所需的电源。
[0056]第一接地焊垫153电性连接所述多个接口连接件130中的第二者(以下称之为第二连接件133)。于此，第二连接件133提供与外部接地电平的传输路径，以使集成电路100与外部接地导通。
[0057]电子功能电路157电性连接第一电源焊垫151、第一接地焊垫153和第一信号焊垫155。于此，电子功能电路157用以提供集成电路100的电子功能运作。
[0058]静电防护芯片170包括第二信号焊垫175和第一静电防护电路177。
[0059]第二信号焊垫175电性连接在所述多个接口连接件130中的第三者(以下称的为第三连接件135)和第一信号焊垫155之间。于此，第三连接件135提供与外部电路的数据交换路径。
[0060]第一静电防护电路177电性连接第二信号焊垫175。
[0061]在一些实施例中，功能芯片150和静电防护芯片170利用系统级封装(System onPackage ；S0P)技术形成在单一集成电路100内，即单一封装本体110。换言之，功能芯片150和静电防护芯片170为结构分离的二裸芯片(bare chip)。
[0062]在一些实施例中，参照图1，静电防护芯片170可还包括第二电源焊垫171、第二接地焊垫173和第二静电防护电路179。
[0063]于此，第一静电防护电路177电性连接第二信号焊垫175和第二电源焊垫171之间，而第二静电防护电路179电性连接第二信号焊垫175和第二接地焊垫173之间。在一些实施例中，第二电源焊垫171和第二接地焊垫173之间也可电性连接另一静电防护电路(未绘示)。换言之，静电防护电路可设计在任二种不同属性的焊垫之间，以提供放电路径。
[0064]其中，集成电路100可还包括多个接合件190。所述多个接合件190分别接合在第一连接件131和第二电源焊垫171之间、第二连接件133和第二接地焊垫173之间以及第三连接件135和第二信号焊垫175之间。举例来说，接合件190a的二端分别接合第一连接件131和第二电源焊垫171 ;接合件190b的二端分别接合第二连接件133和第二接地焊垫173 ;以及接合件190c的二端分别接合第三连接件135和第二信号焊垫175。
[0065]于此，第二电源焊垫171和第三电源焊垫172可为相互分离的二个焊垫，抑或是整合为单一焊垫。第二接地焊垫173和第三接地焊垫174可为相互分离的二个焊垫，抑或是整合为单一焊垫。第二信号焊垫175和第三信号焊垫176可为相互分离的二个焊垫，抑或是整合为单一焊垫。
[0066]在所述多个实施例中，功能芯片150的第一电源焊垫151、第一接地焊垫153和第一信号焊垫155可通过接合件190经由静电防护芯片170而分别电性连接第一连接件131、第二连接件133和第三连接件135。于此，静电防护芯片170可还包括第三电源焊垫172、第三接地焊垫174和第三信号焊垫176。
[0067]第三电源焊垫172电性连接第二电源焊垫171、第三接地焊垫174电性连接第二接地焊垫173，以及第三信号焊垫176电性连接第二信号焊垫175。
[0068]并且，接合件190d的二端分别接合第一电源焊垫151和第三电源焊垫172 ;接合件190e的二端分别接合第一接地焊垫153和第三接地焊垫174 ;以及接合件190f的二端分别接合第一信号焊垫155和第三信号焊垫176。
[0069]在一些实施例中，功能芯片150的第一电源焊垫151、第一接地焊垫153和第一信号焊垫155可直接通过接合件190而分别电性连接第一连接件131、第二连接件133和第三连接件135。换言之，参照图2，接合件190g的二端是分别接合第一电源焊垫151和第一连接件131，以及接合件190h的二端分别接合第一接地焊垫153和第二连接件133。
[0070]在一些实施例中，接合件190f的二端也可从分别接合第一信号焊垫155和第三信号焊垫176改为分别接合第一信号焊垫155和第三连接件135 (未绘示)。
[0071]在一些实施例中，集成电路100中的芯片(如，功能芯片150和静电防护芯片170)及承载基板113,其中任二者之间可利用导线(bonding wire)(如图4至图6所示)或倒装式芯片(flip-chip)(如图6及图7所示)等方式电性接合。换言之，各接合件190可为一导线(如图4至图6所示)或一凸块190 (如图6及图7所示)。
[0072]在一些实施例中，功能芯片150可为无静电防护电路的芯片，如图1所示。
[0073]在一些实施例中，参照图2及图3，功能芯片150可还包括第三静电防护电路158和第四静电防护电路159。
[0074]第三静电防护电路158是耦接在第一电源焊垫151和第一信号焊垫155之间，而第四静电防护电路159是耦接在第一信号焊垫155和第一接地焊垫153之间。在一些实施例中，第一电源焊垫151和第一接地焊垫153之间也可电性连接另一静电防护电路(未绘示)。
[0075]于所述多个实施例中，功能芯片150中的各个静电防护电路的耐电流能力小于静电防护芯片170中的各个静电防护电路的耐电流能力。也就是说，第三静电防护电路158的耐电流能力小于第一静电防护电路177和第二静电防护电路179，并且第四静电防护电路159的耐电流能力小于第一静电防护电路177和第二静电防护电路179。
[0076]也就是，功能芯片150中的静电防护电路只提供基本的ESD保护，而静电防护芯片170中的静电防护电路则可提供大电流的保护。举例来说，以以太网络应用为例:功能芯片150中的静电防护电路只提供诸如人体放电模式(human body model ;HBM)、机器放电模式(machine model ;MM)和兀件充电模式(charged device model ;CDM)等的 ESD 防护，而静电防护芯片170中的静电防护电路则可提供诸如雷击等大电流防护。
[0077]再者，功能芯片150是以与静电防护芯片170不同的工艺技术形成。较佳地，功能芯片150是以较静电防护芯片170先进的工艺技术形成。举例来说，功能芯片150以40奈米(nm)工艺技术形成,而静电防护芯片170以180nm以上的工艺技术形成。
[0078]在一些实施例中，参照图2，静电防护芯片170可只提供数据路径的静电防护。于此，静电防护芯片170只具有第一静电防护电路177，并且此第一静电防护电路177电性连接在第一信号焊垫155和第二信号焊垫175之间。在此实施例中，第一静电防护电路177用以阻挡从外部经由第三连接件135流入集成电路100内的非预期电流。换言之，静电防护电路可设计在相同属性的二焊垫之间，以提供非预期电流的防护。
[0079]在一些实施例中，静电防护电路的组件可包括电阻、二极管、晶体管、厚氧化层元件(Field-oxide device)、娃控整流器(SCR device, p-n-p-nstructure)或其组合。由于静电防护电路的设计为本领域的技术人员所熟知，故于此不再赘述。
[0080]在一些实施例中，参照图4至图7，封装本体110可包括封胶材料111。封胶材料111包覆功能芯片150和静电防护芯片170，以致使功能芯片150和静电防护芯片170与外界隔绝。
[0081]在一些实施例中，封装本体110可还包括承载基板113。集成电路100中的芯片(如，功能芯片150和静电防护芯片170)可以并排方式(如图4图所示)或堆叠方式(如图5至图6所示)设置在承载基板113上。由于封装技术为本领域的技术人员所熟知，故于此不再赘述。
[0082]综上所述，根据本发明的集成电路将电子功能电路与提供放电路径和/或非预期电流阻挡的静电防护电路分开制作在二个芯片中(即，功能芯片150和静电防护芯片170)，以致使工艺技术的选用及电路的设计更佳有弹性，进而能相对降低成本。
【权利要求】
1.一种集成电路，包括: 一封装本体； 多个接口连接件，位在该封装本体的一外表面上； 一功能芯片，以及一静电防护芯片； 其中，该功能芯片包括: 一第一电源焊垫，电性连接所述多个接口连接件中的一第一者； 一第一接地焊垫，电性连接所述多个接口连接件中的一第二者； 一第一信号焊垫；以及 一电子功能电路，电性连接该第一电源焊垫、该第一信号焊垫和该第一接地焊垫； 该静电防护芯片包括: 一第二信号焊垫，电性连接在所述多个接口连接件中的一第三者和该第一信号焊垫之间；以及 一第一静电防护电路，电性连接该第二信号焊垫。
2.如权利要求1所述的集成电路，其中该功能芯片和该静电防护芯片位在单一该封装本体中。
3.如权利要求1所述的集成电路，其中该功能芯片和该静电防护芯片为结构分离的二裸芯片。
4.如权利要求1所述的集成电路，其中该静电防护芯片还包括: 一第二电源焊垫，电性连接在所述多个接口连接件中的该第一者和该第一电源焊垫之间，其中该第一静电防护电路电性连接在该第二信号焊垫和该第二电源焊垫之间； 一第二接地焊垫，电性连接在所述多个接口连接件中的该第二者和该第一接地焊垫之间；以及 一第二静电防护电路，耦接在该第二信号焊垫和该第二接地焊垫之间。
5.如权利要求1或4所述的集成电路，其中该功能芯片还包括: 一第三静电防护电路，耦接在该第一电源焊垫和该第一信号焊垫之间；以及 一第四静电防护电路，耦接在该第一信号焊垫和该第一接地焊垫之间； 其中，该功能芯片中的各该静电防护电路的耐电流能力小于该静电防护芯片中的各该静电防护电路的耐电流能力。
6.如权利要求4所述的集成电路，其中该静电防护芯片还包括: 一第三电源焊垫，电性连接在该第二电源焊垫和该第一电源焊垫之间； 一第三接地焊垫，电性连接在该第二接地焊垫和该第一接地焊垫之间；以及 一第三信号焊垫，电性连接在该第二信号焊垫和该第一信号焊垫之间。
7.如权利要求6所述的集成电路，还包括: 多个接合件，分别接合在该第一电源焊垫和该第三电源焊垫之间、在该第一接地焊垫和该第三接地焊垫之间以及在该第一信号焊垫和该第三信号焊垫之间。
8.如权利要求4所述的集成电路，还包括: 多个接合件，分别接合在所述多个接口连接件中的该第一者和该第二电源焊垫之间、在所述多个接口连接件中的该第二者和该第二接地焊垫之间以及在所述多个接口连接件中的该第三者和该第二信号焊垫之间。
9.如权利要求4所述的集成电路，其中该静电防护芯片还包括: 一第三信号焊垫，电性连接该第一信号焊垫，其中该第一静电防护电路电性连接在该第二信号焊垫和该第三信号焊垫之间。
10.如权利要求9所述的集成电路，还包括: 多个接合件，分别接合在所述多个接口连接件中的该第一者和该第一电源焊垫之间、在所述多个接口连接件中的该第二者和该第一接地焊垫之间、在该第一信号焊垫和该第三信号焊垫之间以及在所述多个接口连接件中的该第三者和该第二信号焊垫之间。
11.如权利要求1所述的集成电路，还包括: 多个接合件，分别接合在所述多个接口连接件中的该第一者和该第一电源焊垫之间、在所述多个接口连接件中的该第二者和该第一接地焊垫之间以及在所述多个接口连接件中的该第三者和该第二信号焊垫之间。
12.如权利要求1所述的集成电路，该封装本体包括: 一封胶材料，包覆该功能芯片和该静电防护芯片。
13.如权利要求1所述的集成电路，其中该功能芯片为无静电防护电路的芯片。
14.如权利要求1所述的集成电路，其中该功能芯片是以与该静电防护芯片不同工艺技术制成。
15.如权利要求1所述的集成电路，其中所述多个接口连接件为多个针脚或多个焊球。
【文档编号】H01L27/02GK103681650SQ201210327086
【公开日】2014年3月26日 申请日期:2012年9月6日 优先权日:2012年9月6日
【发明者】叶达勋, 曹太和, 吴健铭 申请人:瑞昱半导体股份有限公司