专利名称：阵列基板、显示模组及其制备方法
技术领域：
本发明涉及显示领域，尤其涉及阵列基板、显示模组及其制备方法。
背景技术：
薄膜晶体管液晶显不器(ThinFilm Transistor-Liquid CrystalDisplay,以下简称TFT-LCD)具有重量轻，厚度薄和功耗低等优点，广泛应用于电视、手机和显示器等电子广品中。在现有的TFT-IXD中包括多种类型,其中，在高级超维场转换(Advanced superDimension Switch,以下简称ADS)型和平面转换(In-Plane Switching,以下简称IPS)型的TFT-LCD中，公共电极和公共电极线通常与栅极同层设置，且采用与栅极相同的金属材料制作，由于金属材料的透过率较低，因此导致像素单元的开口率较低，影响了液晶显示器的亮度。
发明内容
本发明的实施例提供一种像素单元开口率大的阵列基板、显示模组及其制备方法。为达到上述目的，本发明的实施例采用如下技术方案一方面，本发明提供一种阵列基板，包括TFT、栅线和数据线，所述栅线和数据线围设形成像素区域，所述像素区域形成有透明公共电极，所述TFT形成于所述透明公共电极上，所述TFT和透明公共电极之间形成有绝缘层。另一方面，本发明还提供一种显示模组，包括阵列基板；该阵列基板，包括TFT、栅线和数据线，所述栅线和数据线围设形成多个像素单元，所述每个像素单元形成有透明公共电极，所述TFT形成于所述透明公共电极上，所述TFT和公共电极之间形成有绝缘层。另一方面，本发明还提供了一种阵列基板制备方法，包括在基板上形成透明公共电极；形成覆盖所述透明公共电极和所述基板的绝缘层；在所述绝缘层上形成TFT、栅线和数据线，所述栅线和所述数据线围设形成像素单元，所述透明公共电极与所述像素单元一一对应。本发明实施例提供的阵列基板、显示模组及其制备方法，将公共电极和栅线分层设置，从而也可以将公共电极线和栅线分层设置，从而避免通过低透过率的金属材料形成的栅线和公共电极线同层分别设置，提高了像素单元的开口率，提高了 LCD的亮度。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例I所述的阵列基板的结构示意图；图2为本发明实施例2所述的一种公共电极的俯视图；图3为本发明实施例2所述的另一种公共电极的俯视图；图4为本发明实施例2所述的另一种公共电极的俯视图；图5为本发明实施例4所述的阵列基板制备方法的流程图；图6为本发明实施例4所述的阵列基板制备方法中形成公共电极和连接线的流程图。
具体实施例方式下面结合附图对本发明实施例一种阵列基板、显示模组及其制备方法进行详细描述。应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在液晶显示器中，包括显示模组；该显示模组，包括液晶面板、印制电路板以及连接液晶面板和印制电路板的柔性电路板；该液晶面板，包括阵列基板、彩膜基板和容置于阵列基板和彩I旲基板之间的液晶。实施例I本发明提供了一种阵列基板，如图I所示，包括基板I、TFT2、栅线(图中未示出)和数据线(图中未示出)，栅线和数据线围设形成多个像素单元，每个像素单元形成有透明公共电极3，TFT2形成于透明公共电极3上，TFT2和透明公共电极3之间形成有绝缘层4。该TFT2，包括在绝缘层4上形成的栅极5 ;覆盖栅线、栅极5和绝缘层4的栅绝缘层6 ;在栅绝缘层6上与栅极5相对应的有源层7、欧姆接触层8、源极11a、漏极lib、源漏绝缘层9和像素电极10，其中有源层7的材料为非晶硅，欧姆接触层8的材料为掺杂了氮离子的非晶硅材料。当然，在一种可能的实时场景中，可以不设置源漏绝缘层9，而直接通过构图工艺，使像素电极10覆盖漏极11b，并延伸至透明公共电极3的上方。在基板I上，可以形成有公共电极线，透明公共电极3部分覆盖于公共电极线(图中未示出)上，这样一来，公共电极线可以与栅线不同层的进行设置，即可以设置成在俯视的情况下，公共电极线和栅线相互层叠的结构，以减少金属材料所覆盖的区域的面积。另外，透明公共电极3的材料可为铟锡氧化物、铟锌氧化物或铟镓锌氧化物等透明导电材料，公共电极线可为透明导电材料或金属材料，根据实际情况进行选择，该绝缘层4的材料为氮化硅或有机绝缘材料等，对上述材料的选择可以根据实际情况进行，在此不作限制。其中，栅线被栅绝缘层6覆盖；在栅绝缘层6上方，与栅极5的部分相对应设置有有源层8和欧姆接触层9;数据线、源极Ila和漏极Ilb相互隔离的源极Ila和漏极Ilb的部分设置于欧姆接触层9两侧，并且其中之一与数据线相连；在数据线、源极Ila和漏极Ilb上覆盖有源漏绝缘层9，该源漏绝缘层9在源极Ila和漏极Ilb之间延伸至有源层8 ;在漏极Ilb上方的源漏绝缘层9上设置有过孔12，在该过孔12处设置有延伸至源漏绝缘层9表面的像素电极10，该像素电极10在过孔12中与漏极Ilb接触。在基板I上，栅线和数据线交错地形成于各透明公共电极3之间，并位于绝缘层4上方。在阵列基板的边缘，公共电极线和栅线分别与对应的控制电路进行连接，通过控制电路对透明公共电极3和像素电极10进行充电，以实现液晶的偏转。本发明实施例提供的阵列基板，将透明公共电极和栅线分层设置，从而也可以将公共电极线和栅线分层设置，从而避免通过低透过率的金属材料形成的栅线和公共电极线同层分别设置，提高了像素单元的开口率，提高了 LCD的亮度。另外，在阵列基板的边缘，降低了公共电极线对于栅线的布线的影响，而使栅线的布线更加灵活，从而可以降低阵列基板边缘的尺寸，实现窄边框的设计，并且，公共电极线、栅线和数据线的分层设置也避免了各个线之间出现短路的情况。实施例2在上述的实施例中在基板I上仍需要设置公共电极线13，使形成的图形较为复杂，并且使用的导电材料较多，造成浪费。为解决上述问题，优选的，如图2所示，在基板I上透明公共电极3a通过连接线14与相邻像素单元的透明公共电极3b连接；相对应的，公共电极线可以只设置在阵列基板边缘的透明公共电极3b处；在充电时，控制电路通过公共电极线先对最边缘的透明公共电极进行充电，最边缘的透明公共电极通过连接线14对旁边透明公共电极进行充电，以实现对所有透明公共电极3进行充电，并且进一步的进行均匀。具体的，如图2或3所示，相邻像素单元的透明公共电极3b为位于透明公共电极3a的行方向或列方向两侧相邻位置的透明公共电极。在基板I上，透明公共电极3以阵列的方式设置，分为行方向和列方向，其中，在一个透明公共电极3a的行方向和列方向两侧设置有相邻像素单元的透明公共电极3b，通过多条连接线14将一个透明公共电极3a和其周围的相邻像素单元的透明公共电极3b连接。这样一来，在阵列基板的边缘，控制电路通过公共电极线13向透明公共电极3进行充电时，连接线14的单向的连接使每个透明公共电极3上所积累的电荷更快地均匀，进而也加快了控制电路对于透明公共电极3的充电速度。进一步地，透明公共电极3和公共电极线的材料为透明导电材料,例如透明公共电极3和公共电极线可以为铟锡氧化物、铟锌氧化物或铟镓锌氧化物。这样一来，公共电极线与连接线14的结构和材料相同，不会对光线进行遮挡，进一步地避免了公共电极线为金属材料时对出射光线的遮蔽，提高了像素单元的开口率。并且，当公共电极线采用金属材料时，厚度一般维持在3000-4000埃，而采用如铟锡氧化物、铟锌氧化物或铟镓锌氧化物等透明导电材料的形成的连接线14可以将厚度保持在400-500埃，厚度量级较低，从而当绝缘层4覆盖透明公共电极3和连接线14时，在绝缘层4表面不会出现明显的突起。这样一来，在连接线14上方的绝缘层4表面高度差较小，形成的栅线和数据线高度差也较小，避免了高度差过大时位于突起处的栅线和数据线出现断线的情况，提闻了阵列基板的良品率。另外，该连接线14与透明公共电极3 —体成型，在制备过程中也避免了需要多次构图工艺才能形成所需要的图案。并且，其中的用作公共电极线的阵列渐变边缘的连接线14也通过透明导电材料形成，进而使公共电极线、连接线14和透明公共电极3 —体成型。
另一方面，为了进一步的提高充电时的均匀速度和效果，如图4所示，相邻像素单元的透明公共电极3b为位于透明公共电极3a的行方向和列方向两侧相邻位置的透明公共电极。 连接线14的放射状的连接使每个透明公共电极3上所积累的电荷更快地均匀，进而也加快了控制电路对于透明公共电极3的充电速度。实施例3与实施例I和实施例2所描述的阵列基板相对应，本发明还提供了一种显示模组，包括上述的阵列基板，该阵列基板，如图I所示，包括基板1、TFT2、栅线和数据线，栅线和数据线围设形成多个像素单元，每个像素单元形成有透明公共电极3，TFT2形成于透明公共电极3上，TFT2和透明公共电极3之间形成有绝缘层4。该TFT2，包括在绝缘层4上形成的栅线和栅极5 ;覆盖栅线、栅极5和绝缘层4的栅绝缘层6 ;在栅绝缘层6上与栅极5相对应的有源层7、欧姆接触层8、数据线、源极11a、漏极lib、源漏绝缘层9和像素电极10，其中有源层7的材料为非晶硅，欧姆接触层8的材料为掺杂了氮离子的非晶硅材料。在基板I上，可以形成有公共电极线13，透明公共电极3部分覆盖于公共电极线13上。本发明实施例提供的显示模组，将透明公共电极和栅线分层设置，从而也可以将公共电极线和栅线分层设置，从而避免通过低透过率的金属材料形成的栅线和公共电极线同层分别设置，提高了像素单元的开口率，提高了 LCD的亮度。另外，在阵列基板的边缘，降低了公共电极线对于栅线的布线的影响，而使栅线的布线更加灵活，从而可以降低阵列基板边缘的尺寸，实现窄边框的设计，并且，公共电极线、栅线和数据线的分层设置也避免了各个线之间出现短路的情况。实施例4与上述实施例I和实施例2所述的阵列基板相对应，本发明还提供了一种阵列基板制备方法，如图5所示,包括100、在基板上形成透明公共电极。在对基板I进行清洗后，将基板I移入沉积设备中，启动沉积设备在基板I表面通过沉积和构图工艺分别形成透明公共电极3和公共电极线，这里可以为每个透明公共电极3设置对应的公共电极线，透明公共电极3和公共电极线连接，其中公共电极线和透明公共电极3的材料可以相同，这样一来便可以通过一次构图工艺一体成型；其中，透明公共电极3可以形成如图I所示部分覆盖公共电极线的结构，此时为了增大像素单元的开口率，公共电极线形成在与后述的栅线相对应的位置；但是，上述公共电极线和透明公共电极3也可以通过其他方式构成，在此不作具体限制。透明公共电极3的材料为透明导电材料，公共电极线可以由透明导电材料或金属材料形成，在此不作限制。101、形成覆盖透明公共电极和基板的绝缘层。在形成透明公共电极3和公共电极线的基板I上，沉积绝缘层4，该绝缘层4的材料为氮化硅或有机绝缘材料等，在此不作限制。形成的绝缘层4覆盖透明公共电极3、公共电极线和基板1，以此可以使公共电极3和公共电极线与栅线分层设置。另一方面，当透明公共电极3a与相邻像素单元的透明公共电极3b通过连接线14进行连接时，绝缘层4也同样的需要覆盖连接线14。102、在绝缘层上形成TFT、栅线和数据线，栅线和数据线围设形成像素单元，透明公共电极与像素单兀 对应。在形成的绝缘层4表面沉积形成金属材料层，并且通过构图工艺，刻蚀形成栅线和栅极5。在形成的栅线上，沉积栅绝缘层6，该栅绝缘层6的材料可为氮化硅或有机绝缘材料，在此不作限制。形成栅绝缘层6后，在基板I上依次形成有源层7、欧姆接触层8、数据线、源漏绝缘层9和像素电极10。其中，如图I所示，在栅绝缘层6上方，与栅极5相对应形成由有源层7和欧姆接触层8 ;相互隔离的源极Ila和漏极Ilb的部分设置于欧姆接触层8两侧，并且其中之一与数据线相连；在数据线、源极Ila和漏极Ilb上覆盖有源漏绝缘层9，该源漏绝缘层9在源极IIa和漏极Ilb之间延伸至有源层7 ;在漏极Ilb上方的源漏绝缘层9上设置有过孔12，在该过孔12处设置有延伸至源漏绝缘层9表面的像素电极10，该像素电极10在过孔12中与漏极Ilb接触。在基板I上，栅线和数据线交错地形成于透明公共电极3上，并且位于相邻的透明公共电极3之间。该源漏绝缘层9的材料同样的可以为氮化硅或有机绝缘材料。本发明实施例提供的阵列基板制备方法，将透明公共电极和栅线分层设置，从而也可以将公共电极线和栅线分层设置，从而避免通过低透过率的金属材料形成的栅线和公共电极线同层分别设置，提高了像素单元的开口率，提高了 LCD的亮度。另外，在阵列基板的边缘，降低了公共电极线对于栅线的布线的影响，而使栅线的布线更加灵活，从而可以降低阵列基板边缘的尺寸，实现窄边框的设计，并且，公共电极线、栅线和数据线的分层设置也避免了各个线之间出现短路的情况。实施例5具体地，可以进一步提高像素单元的开口率，并减少制备工序，在基板上形成透明公共电极，如图6所示,包括200、在基板上形成透明导电材料薄膜。在基板I上沉积透明导电材料薄膜该透明导电材料可为铟锡氧化物、铟锌氧化物或铟镓锌氧化物等，在基板I表面形成的透明导电材料薄膜，厚度可以控制在400-500埃，当然厚度也可以根据实际的需要进行设置，在此不作限制。201、通过构图工艺一体形成透明公共电极和连接线，其中透明公共电极通过连接线与相邻像素单元的透明公共电极连接。沉积完成后，将基板I移入刻蚀设备中，在沉积有透明导电材料薄膜的基板I上涂覆光刻胶，对光刻胶进行曝光显影，刻蚀掉光刻胶未覆盖的部分；清洗基板I表面剩余的光刻胶，形成如图2或3所示的结构，其中，透明公共电极3和连接线14 一体成型，连接线14可以行方向或列方向单向地连接透明公共电极3a和相邻像素单元的透明公共电极3b。此时，相邻像素单元的透明公共电极3b为位于透明公共电极3a的行方向或列方向两侧相邻位置的透明公共电极。为了在充电时加快对透明公共电极3的充电速度，并且使其上积累的电荷更加均匀，进一步地，如图4所示，相邻像素单元的透明公共电极3b为位于透明公共电极3a的行方向和列方向两侧相邻位置的透明公共电极。通过多条连接线14将一个透明公共电极3a和其周围的相邻像素单元的透明公共电极3b连接。这样一来，在阵列基板的边缘，控制电路通过形成并覆盖边缘的透明公共电极的公共电极线，向透明公共电极3进行充电时，连接线14的放射状的连接使每个透明公共电极3上所积累的电荷更快地均匀，进而也加快了控制电路对于透明公共电极3的充电速度。并且在上述过程中，位于阵列基板边缘的公共电极线也可以由透明导电材料形成，这样一来公共电极线、透明公共电极3和连接线14都可以一体成型，节省了形成公共电极线所使用的材料，并且可以一体成型，也减少了对应工序。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
权利要求
1.一种阵列基板，包括薄膜晶体管、栅线和数据线，所述栅线和数据线围设形成多个像素单元，其特征在于，所述每个像素单元形成有透明公共电极，所述薄膜晶体管形成于所述透明公共电极上，所述薄膜晶体管和透明公共电极之间形成有绝缘层。
2.根据权利要求I所述的阵列基板，其特征在于，在所述基板上所述透明公共电极通过连接线与相邻像素单元的透明公共电极连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述相邻像素单元的透明公共电极为位于所述透明公共电极的行方向或列方向两侧相邻位置的透明公共电极。
4.根据权利要求2所述的阵列基板，其特征在于，所述相邻相邻像素单元的透明公共电极为位于所述透明公共电极的行方向和列方向两侧相邻位置的透明公共电极。
5.根据权利要求2-4任一项所述的阵列基板，其特征在于，所述连接线和所述透明公共电极一体成型。
6.—种显不模组,其特征在于,包括权利要求1-5任一所述的阵列基板。
7.—种阵列基板制备方法，其特征在于，包括 在基板上形成透明公共电极； 形成覆盖所述透明公共电极和所述基板的绝缘层； 在所述绝缘层上形成薄膜晶体管、栅线和数据线，所述栅线和所述数据线围设形成像素区域，所述透明公共电极与所述像素单元一一对应。
8.根据权利要求7所述的方法，其特征在于，所述在基板上形成透明公共电极，包括 在所述基板上形成所述透明导电材料薄膜； 通过构图工艺一体形成所述透明公共电极和连接线，其中所述透明公共电极通过所述连接线与相邻像素单元的透明公共电极连接。
9.根据权利要求8所述的方法，其特征在于，所述相邻像素单元的透明公共电极为 位于所述透明公共电极的行方向或列方向两侧相邻位置的透明公共电极。
10.根据权利要求7所述的阵列基板，其特征在于，所述相邻像素单元的透明公共电极为位于所述透明公共电极的行方向和列方向两侧相邻位置的透明公共电极。
全文摘要
本发明公开了一种阵列基板、显示模组及其制备方法，属于显示领域，解决了公共电极线和栅线所占的宽度过大，降低了像素单元的开口率的问题而设计。一种阵列基板，包括薄膜晶体管、栅线和数据线，所述栅线和数据线围设形成多个像素单元，所述每个像素单元形成有透明公共电极，所述薄膜晶体管形成于所述透明公共电极上，所述薄膜晶体管和透明公共电极之间形成有绝缘层。
文档编号H01L27/12GK102981336SQ20121050188
公开日2013年3月20日 申请日期2012年11月29日 优先权日2012年11月29日
发明者郤玉生, 林鸿涛, 白金超 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司