专利名称：一种tft阵列基板及制作方法、显示装置的制作方法
技术领域：
本发明涉及显示领域,尤其涉及一种TFT (Thin Film Transistor,薄膜场效应晶体管)阵列基板及制作方法、显示装置。
背景技术：
目前，为了实现高分辨率，高开口率以及GOA (Gate Driver onArray,阵列基板行驱动)技术的应用，AD-SDS (Advanced-SuperDimensional Switching,简称为 ADS,高级超维场开关)型阵列基板从最初的6次掩膜工艺转化为7次掩膜工艺。在现有技术中，应用7次掩膜栅金属层掩膜，有源层掩膜，栅绝缘层掩膜，第一电极层掩膜，源漏金属层掩膜，钝化层掩膜以及第二金属层掩膜来制作完成阵列基板。上述阵列基板的制作应用了 7次掩膜工艺，应用掩膜工艺次数较多，导致产品的产能下降，且制作成本较高。
发明内容
本发明的实施例提供一种TFT阵列基板及制作方法、显示装置，可以减少进行掩膜工艺(构图工艺)的次数，降低工艺复杂度及制作成本。为达到上述目的，本发明的实施例采用如下技术方案—种TFT阵列基板的制作方法，包括在基板上制作包括栅极的图案，带有过孔的栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案，其中，通过一次构图工艺，形成所述带有过孔的栅绝缘层图案和包括有源层的图案，其中，所述包括栅极的图案至少包括栅极和栅极走线，所述栅绝缘层的过孔位于所述栅极走线的上方，所述有源层位于所述栅极的上方。可选的，所述通过一次构图工艺，形成所述带有过孔的栅绝缘层图案和包括有源层的图案，包括形成绝缘层薄膜和半导体薄膜，并涂敷光刻胶；采用半色调或灰色调掩膜板对所述光刻胶进行曝光、显影处理，形成位于预设置过孔区域的光刻胶完全去除部分、位于所述栅极上方的光刻胶完全保留部分、位于其他区域的光刻胶半保留部分；采用刻蚀工艺，去除所述光刻胶完全去除部分下方的部分绝缘层薄膜和部分半导体薄膜，形成所述过孔；采用灰化工艺，去除所述光刻胶半保留部分的光刻胶；采用刻蚀工艺，去除所述光刻胶半保留部分下方的部分半导体薄膜，形成所述包括有源层的图案；采用剥离工艺，去除所述光刻胶完全保留部分的光刻胶。可选的，所述通过一次构图工艺，形成所述带有过孔的栅绝缘层图案和包括有源层的图案，包括
形成绝缘层薄膜和半导体薄膜，并涂敷光刻胶；采用半色调或灰色调掩膜板对所述光刻胶进行曝光、显影处理，形成位于预设置过孔区域的光刻胶完全去除部分，位于所述栅极上方的第一光刻胶完全保留部分，位于所述预设置过孔区域周边的第二光刻胶完全保留部分，位于其他区域的光刻胶半保留部分，其中，所述第一光刻胶完全保留部分和所述第二光刻胶完全保留部分都为光刻胶完全保留部分；采用刻蚀工艺，去除所述光刻胶完全去除部分下方的部分绝缘层薄膜和部分半导体薄膜，形成所述过孔；采用灰化工艺，至少去除所述光刻胶半保留部分的光刻胶；采用刻蚀工艺，至少去除所述光刻胶半保留部分下方的部分半导体薄膜，形成所述包括有源层的图案；采用剥离工艺，去除剩余的光刻胶。可选的，所述第二光刻胶完全保留部分的宽度为O. 5 2um ;所述采用灰化工艺，至少去除所述光刻胶半保留部分，包括采用灰化工艺，去除所述光刻胶半保留部分和所述第二光刻胶完全保留部分的光刻胶；所述采用刻蚀工艺，至少去除所述光刻胶半保留部分下方的部分半导体薄膜，包括采用刻蚀工艺，去除所述光刻胶半保留部分和所述第二光刻胶完全保留部分下方的部分半导体薄膜；所述采用剥离工 艺，去除剩余的光刻胶，包括采用剥离工艺，去除所述第一光刻胶完全保留部分的光刻胶。可选的，所述第二光刻胶完全保留部分的宽度为I 5um，；所述采用灰化工艺，至少去除所述光刻胶半保留部分，包括采用灰化工艺，去除所述光刻胶半保留部分的光刻胶；所述采用刻蚀工艺，至少去除所述光刻胶半保留部分下方的部分半导体薄膜，包括采用刻蚀工艺，去除所述光刻胶半保留部分下方的部分半导体薄膜；所述采用剥离工艺，去除剩余的光刻胶，包括采用剥离工艺，去除所述第一光刻胶完全保留部分和所述第二光刻胶完全保留部分的光刻胶。可选的，其中，所述半色调或灰色调掩膜板中，所述光刻胶完全去除部分对应的区域为透光层，所述光刻胶半保留部分对应的区域为半透光层，所述光刻胶完全保留部分对应的区域为不透光层。所述不透光层的材料为铬。所述光刻胶半保留部分的光刻胶厚度为
2000 10000A。一种TFT阵列基板，包括设置在基板上的包括栅极的图案，包括源漏电极的图案，包括第一电极的图案，还包括通过一次构图工艺形成的带有过孔的栅绝缘层图案和包括有源层的图案，其中，所述包括栅极的图案至少包括栅极和栅极走线，所述栅绝缘层的过孔位于所述栅极走线的上方，所述包括有源层的图案位于所述栅极，以及所述栅绝缘层的过孔周边区域的上方。优选的，所述TFT阵列基板还包括钝化层图案以及包括第二电极的图案。所述包括第一电极的图案和所述包括第二电极的图案同层设置，所述包括第一电极的图案包含多个第一条形电极，所述包括第二电极的图案包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。或者，所述包括第一电极的图案和所述包括第二电极的图案异层设置，其中位于上层的电极图案包含多个条形电极，位于下层的电极图案包含多个条形电极或为平板形。优选的，所述包括源漏电极的图案至少包括源漏电极以及覆盖所述栅绝缘层的过孔的连接金属层，所述连接金属层通过所述过孔与所述栅极走线连接。优选的，所述钝化层图案包括钝化层过孔，所述钝化层过孔位于所述连接金属层的上方。优选的，所述包括第二电极的图案包括第二电极以及覆盖所述钝化层过孔的连接电极，所述连接电极用于连接外部输入信号和所述连接金属层。一种显示装置，包括上述的阵列基板。上述技术方案提供的一种TFT阵列基板及其制作方法、显示装置，通过一次构图工艺，形成所述带有过孔的栅绝缘层图案和包括有源层的图案，与现有技术中的通过两次构图工艺分别完成带有过孔的栅绝缘层图案和包括有源层的图案相比，减少了进行构图工艺即掩膜工艺的次数，降低工艺复杂度及制作成本。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
`
图1 图8为本发明实施例1提供的一种制作过程中的基板的结构示意图；图9 图16为本发明实施例2提供的另一种制作过程中的基板的结构示意图。附图标记11-包括栅极的图案，12-半色调或灰色调掩膜板，14-栅绝缘层图案，15-包括有源层的图案，16-第一电极，17-包括源漏电极的图案，18-钝化层图案，19-第二电极，20-连接电极；111-栅极，112-栅极走线，131-光刻胶完全去除部分，132-光刻胶半保留部分，133-光刻胶完全保留部分，1331-第一光刻胶完全保留部分，1332-第二光刻胶完全保留部分，171-漏极，172-源极，173-连接金属层。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。实施例1 :本发明实施例提供了一种TFT阵列基板的制作方法，所述方法包括在基板上制作包括栅极的图案，带有过孔的栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案。其中，带有过孔的栅绝缘层图案和包括有源层的图案是通过一次构图工艺形成的，其中，所述包括栅极的图案至少包括栅极和栅极走线，所述栅绝缘层的过孔位于所述栅极走线的上方，所述有源层位于所述栅极的上方。
这里需要说明的是，在本发明实施例中所述一次构图工艺是对应于一次掩膜工艺来说的，应用一个掩膜板制作完成某些图案称为进行了一次构图工艺。任一种包括带有过孔的栅绝缘层图案和包括有源层的图案的阵列基板都可以应用本发明实施例提供的方法制作完成。在本发明实施例中，通过一次构图工艺制作完成带有过孔的栅绝缘层图案和包括有源层的图案，与现有技术中的通过两次构图工艺分别完成带有过孔的栅绝缘层图案和包括有源层的图案相比，减少了进行构图工艺即掩膜工艺的次数，降低工艺复杂度及制作成本。在本发明实施例中，所述阵列基板的制作方法可以包括以下步骤S1、在基板上制作金属薄膜，通过一次构图工艺形成如图1所示的包括栅极的图案11，所述包括栅极的图案11包括栅极111和栅极走线112。S2、如图2所示，在完成步骤SI的基板上依次制作绝缘层薄膜和半导体薄膜。S3、在图2所示的基板上涂敷光刻胶，采用如图3中所示的半色调或灰色调掩膜板12对所述光刻胶进行曝光、显影处理，形成如图3所示位于预设置过孔区域的光刻胶完全去除部分131、位于所述栅极上方的光刻胶完全保留部分133、位于其他区域的光刻胶半保
留部分132。可选的所述光刻胶半保留部分的光刻胶厚度为2000 丨0000 A。所述光刻胶种类很多，根据其化学反应机理和显影原理，可分负性胶和正性胶两类。光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶。不同种类的光刻胶对应有不同的掩膜板，例如，光刻胶为正性胶，则所述半色调或灰色调掩膜板12中，所述光刻胶完全去除部分131对应的区域为完全曝光区域，所用材料为透光材料；所述光刻胶半保留部分132对应的区域为半曝光区域，所用材料为半透光材料，所述光刻胶完全保留部分133对应的区域为不曝光区域，所用材料为不透光材料。反之，光刻胶为负性胶，则所述半色调或灰色调掩膜板12中，所述光刻胶完全去除部分131对应的区域为不曝光区域，所用材料为不透光材料；所述光刻胶完全保留部分133对应的区域为完全曝光区域，所用材料为透光材料，所述光刻胶半保留部分132对应的区域仍然为半曝光区域，所用材料为半透光材料。S4、采用刻蚀工艺，去除所述光刻胶完全去除部分131下方的部分绝缘层薄膜和部分半导体薄膜，形成位于栅极走线112上方的栅绝缘层的过孔，制作完成如图4所示形成有栅绝缘层图案14的基板。其中栅绝缘层的过孔用于将栅极驱动信号输入栅极走线。S5、采用灰化工艺，去除所述光刻胶半保留部分132，形成如图5所示的基板，因光刻胶完全保留部分133比光刻胶半保留部分132的光刻胶厚度厚，故将所述光刻胶半保留部分132去除后，所述基板上的光刻胶还剩有光刻胶完全保留部分133。S6、采用刻蚀工艺，去除所述光刻胶半保留部分下方的部分半导体薄膜，制作完成如图6所示的形成有包括有源层图案15的基板。其中，有源层位于栅极的上方。S7、采用剥离工艺，去除图6中所示的光刻胶完全保留部分133剩余的光刻胶，形成如图7所示的基板。 步骤S3 S7只应用了一次掩膜板进行了一次构图工艺，形成了带有过孔的栅绝缘层图案14和包括有源层的图案15。与现有技术中的通过两次构图工艺分别完成带有过孔的栅绝缘层图案和包括有源层图案相比，减少了进行构图工艺即掩膜工艺的次数，降低工艺复杂度及制作成本。S8、如图8所示，按照现有技术中的构图工艺，在完成步骤S7的基板上依次制作形成包括第一电极16的图案，包括源漏电极的图案17，钝化层图案18以及包括第二电极19的图案。当然，也可以先制作形成包括源漏电极的图案17，再制作形成包括第一电极16的图案，其先后顺序在此不做限制。其中，所述包括源漏电极的图案17至少包括漏极171、源极172、连接金属层173，所述连接金属层173通过所述栅绝缘层图案14上的过孔与所述栅极走线112相连。所述漏极171与所述第一电极16相连。优选的，所述钝化层图案18包括钝化层过孔，所述钝化层过孔位于连接金属层173的上方，用于将外部栅极驱动信号接入连接金属层以及所述连接金属层覆盖的栅极走线。当然，在GOA电路中由于栅极驱动集成于基板上，也可以不设置该钝化层过孔。优选的，如果钝化层图案包括设置于连接金属层173上方的钝化层过孔，制作形成的包括第二电极19的图案中还包括连接电极20，如图8所示，所述连接电极20覆盖所述钝化层过孔，用于将外部驱动信号输入所述的栅极走线进行驱动。当然，对于GOA电路，可以不设置所述钝化层过孔，相应的，也不需要设置所述连接电极。实施例2 由于基板面积比较大，以TFT-1XD5代线为例，基板面积为1. lm*1. 3m，半色调或灰色调掩膜板中半曝光区域的透过率存在一定的波动性，透过率一般为40% 50%，因此，曝光显影后，在半曝光区域中，透过率较高的区域对应的光刻胶的厚度较薄，透过率较低的区域对应的光刻胶的厚度 较厚，光刻胶半保留部分的光刻胶厚度并不均匀，其厚度会在
2000 8000 A之间波动。在实施例1中，若光刻胶为正性胶，对于所述光刻胶完全去除部分131对应的完全曝光区域的周边，其曝光时候的曝光强度是完全曝光区域和其边缘的半曝光区域的叠加，由于半曝光区域中不同区域的曝光强度有比较大的差异，因此，对于完全曝光区域的周边，其曝光强度也随着变化，其结果是完全曝光区域的过孔有的大有的小，尺寸均匀性比较差，波动范围在O 4微米之间。本发明实施例提供了一种阵列基板的制作方法，可以使完全曝光区域的过孔尺寸均匀。其制作方法可以参考实施例1中所述的制作方法，只需将上述步骤S3 S7按照下述步骤Q3 Q7进行，其他步骤可以参考实施例1中的相应步骤。Q3、在图2所示的基板上涂敷光刻胶，采用半色调或灰色调掩膜板对所述光刻胶进行曝光、显影处理，形成位于预设置过孔区域的光刻胶完全去除部分131、位于所述栅极上方的第一光刻胶完全保留部分1331、位于所述预设置过孔区域周边的第二光刻胶完全保留部分1332，位于其他区域的光刻胶半保留部分132。可选的，所述半色调或灰色调掩膜板中，所述光刻胶完全去除部分131对应的完全曝光区域为透光材料，所述光刻胶半保留部分132对应的半曝光区域为半透光材料，所述第一光刻胶完全保留部分1331和所述第二光刻胶完全保留部分1332对应的不曝光区域为不透光材料，具体可参考图2所示的掩膜板，在此不再图示。或者，可选的，如图9所示，所述半色调或灰色调掩膜板还可以是实施例1中的掩膜板，只是在所述第二光刻胶完全保留部分1332对应的掩膜板区域上方设置不透光层。优选的，所述不透光层的材料为铬。
优选的，所述第二光刻胶完全保留部分1332的宽度h为I 5um。Q4、采用刻蚀工艺，去除所述光刻胶完全去除部分下方的部分绝缘层薄膜和部分半导体薄膜，形成栅绝缘层的过孔，制作完成如图10或图11所示形成有栅绝缘层图案14的基板。其中，图10所示的所述第二光刻胶完全保留部分1332的宽度h较小，为O. 5 2um，只形成在过孔上方；图11所示，所述第二光刻胶完全保留部分1332的宽度h较大，为I 5um，形成在过孔上方及周边有源层区域的上方。Q5、采用灰化工艺，至少去除所述光刻胶半保留部分的光刻胶。如图10所示，所述第二光刻胶完全保留部分1332的宽度h较小，示例的第二光刻胶完全保留部分的宽度为O. 5 2um时，所述采用灰化工艺，至少去除所述光刻胶半保留部分，包括采用灰化工艺，去除所述光刻胶半保留部分132和所述第二光刻胶完全保留部分1332。此时，如图10所示，光刻胶完全保留部分的宽度较小，在去除所述光刻胶半保留部分132的光刻胶时，所述第二光刻胶完全保留部分1332也会被去除，形成如图12所示的基板。或者，如图11所示，所述第二光刻胶完全保留部分1332的宽度h较大，示例的第二光刻胶完全保留部分的宽度为I 5um时，所述采用灰化工艺，至少去除所述光刻胶半保留部分，包括采用灰化工艺，去除所述光刻胶半保留部分132的光刻胶。此时，如图11所示，光刻胶完全保留部分的宽度较大，在去除所述光刻胶半保留部分132时，所述第二光刻胶完全保留部分1332不会被去除，形成如图13所示的基板。Q6、采用刻蚀工艺，至少去除所述光刻胶半保留部分下方的部分半导体薄膜，形成所述包括有源层的图案15，其中，有源层位于栅极的上方。若所述第二光刻胶完全保留部分1332的宽度h较小，在图12所示的基板上采用刻蚀工艺，去除所述光刻胶半保留部分下方的部分半导体薄膜的同时也去除了第二光刻胶完全保留部分下方的部分半导体薄膜，可以制作完成如图6所示的形成有包括有源层图案15的基板。 若所述第二光刻胶完全保留部分1332的宽度h较大，在图13所示的基板上采用刻蚀工艺，仅去除所述光刻胶半保留部分下方的部分半导体薄膜，可以制作完成如图14所示的形成有包括有源层图案15的基板。Q7、采用剥离工艺，去除剩余的光刻胶。可选的，在图6所示的基板上采用剥离工艺，去除剩余的光刻胶，可以制作完成如图7所示的基板。在图14所示的基板上采用剥离工艺，去除剩余的光刻胶-第一光刻胶完全保留部分1331和第二光刻胶完全保留部分1332的光刻胶，可以制作完成如图15所示的基板。可选的，在完成如图15所示的基板后，进行步骤S8，可以制作完成如图16所示的阵列基板。本发明实施例还提供了一种TFT阵列基板，包括设置在基板上的包括栅极的图案，包括源漏电极的图案，包括第一电极的图案，以及通过一次构图工艺形成的带过孔的栅绝缘层图案和包括有源层的图案，其中，所述包括栅极的图案至少包括栅极和栅极走线，所述栅绝缘层的过孔位于所述栅极走线的上方，所述包括有源层的图案位于所述栅极，以及所述栅绝缘层的过孔周边区域的上方。可选的，如图16所示，所述阵列基板包括设置在基板上的包括栅极的图案，包括源漏电极的图案17，包括第一电极16的图案，以及通过一次构图工艺形成的带过孔的栅绝缘层图案14和包括有源层图案15。其中，所述包括栅极的图案包括栅极111和栅极走线112，所述栅绝缘层的过孔位于所述栅极走线的上方，所述包括有源层的图案位于所述栅极111，以及所述栅绝缘层的过孔周边区域的上方。所述包括源漏电极的图案包括源电极172、漏电极171以及覆盖所述栅绝缘层的过孔的连接金属层173，所述漏极171连接第一电极16,所述连接金属层173与所述栅极走线112连接。优选的，所述阵列基板还包括钝化层图案18以及包括第二电极19的图案。优选的，所述钝化层图案18包括钝化层过孔，所述钝化层过孔位于所述连接金属层173的上方，用于连接金属层173和外部驱动信号的连接。优选的，所述包括第二电极19的图案包括第二电极19以及覆盖所述钝化层过孔的连接电极20，所述连接电极20用于连接外部驱动信号和所述连接金属层173，进一步将外部驱动信号输入到栅极走线112。当然，对于GOA电路，由于栅极驱动集成于基板上，可以不设置所述钝化层过孔，相应的，也不需要所述连接电极。本发明实施例提供的TFT阵列基板可以适用于AD-SDS (Advanced-SuperDimensional Switching,简称为 ADS,高级超维场开关)型、IPS (In Plane Switch,横向电场效应)型、TN(Twist Nematic，扭曲向列)型等类型的液晶显示装置的生产。AD-SDS技术通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了 平面取向系液晶工作效率并增大了透光效率。无论上述哪种液晶显示装置都包括对盒成形的彩膜基板和阵列基板。不同的是，TN型显示装置的公共电极设置在彩膜基板上，像素电极设置在阵列基板上，所述阵列基板上只包括第一电极；ADS型显示装置和IPS型显示装置的公共电极和像素电极均设置在阵列基板上，所述阵列基板上还包括包括第二电极的图案。在所述ADS型显示装置的阵列基板中，所述第一电极和所述第二电极可以异层设置，其中位于上层的电极包含多个条形电极，位于下层的电极包含多个条形电极或为平板形。可选的，如图16所示，位于上层的包含多个条形电极的第二电极19为公共电极，位于下层的平板形第一电极16为像素电极。异层设置是针对至少两种图案而言的，至少两种图案异层设置是指，分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指，通过构图工艺，由两层薄膜各形成一种图案。例如，第一电极和第二电极异层设置是指由第一层透明导电薄膜通过构图工艺形成第一电极，由第二层透明导电薄膜通过构图工艺形成第二电极，其中，第一电极为像素电极(或公共电极)，第二电极为公共电极(或像素电极)。在所述IPS型显示装置的阵列基板中，所述第一电极和所述第二电极同层设置，所述第一电极包含多个第一条形电极，所述第二电极包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。同层设置是针对至少两种图案而言的；至少两种图案同层设置是指将同一薄膜通过构图工艺形成至少两种图案。例如，第一电极和第二电极同层设置是指由同一透明导电薄膜通过构图工艺形成第一电极和第二电极。其中，通过开关单元(例如，可以是薄膜晶体管)与数据线电连接的电极为像素电极，和公共电极线电连接的电极为公共电极。
本发明实施例还提供一种显示装置，包括上述的任一种TFT阵列基板。所述显示装置可以为液晶显示器、液晶电视、数码相机、手机、平板电脑等具有任何显示功能的产品或者部件。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为 准 。
权利要求
1.一种TFT阵列基板的制作方法，包括在基板上制作包括栅极的图案，带有过孔的栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案，其特征在于， 通过一次构图工艺，形成所述带有过孔的栅绝缘层图案和包括有源层的图案，其中，所述包括栅极的图案至少包括栅极和栅极走线，所述栅绝缘层的过孔位于所述栅极走线的上方，所述有源层位于所述栅极的上方。
2.根据权利要求1所述的制作方法，其特征在于，所述通过一次构图工艺，形成所述带有过孔的栅绝缘层图案和包括有源层的图案，包括 依次形成绝缘层薄膜和半导体薄膜，并在半导体薄膜上涂敷光刻胶； 采用半色调或灰色调掩膜板对所述光刻胶进行曝光、显影处理，形成位于预设置过孔区域的光刻胶完全去除部分、位于所述栅极上方的光刻胶完全保留部分、位于其他区域的光刻胶半保留部分； 采用刻蚀工艺，去除所述光刻胶完全去除部分下方的部分绝缘层薄膜和部分半导体薄膜，形成所述过孔； 采用灰化工艺，去除所述光刻胶半保留部分的光刻胶； 采用刻蚀工艺，去除所述光刻胶半保留部分下方的部分半导体薄膜，形成所述包括有源层的图案； 采用剥离工艺，去除所述光刻胶完全保留部分的光刻胶。
3.根据权利要求1所述的制作方法，其特征在于，所述通过一次构图工艺，形成所述带有过孔的栅绝缘层图案和包括有源层的图案，包括 形成绝缘层薄膜和半导体薄膜，并涂敷光刻胶； 采用半色调或灰色调掩膜板对所述光刻胶进行曝光、显影处理，形成位于预设置过孔区域的光刻胶完全去除部分，位于所述栅极上方的第一光刻胶完全保留部分，位于所述预设置过孔区域周边的第二光刻胶完全保留部分，位于其他区域的光刻胶半保留部分，其中，所述第一光刻胶完全保留部分和所述第二光刻胶完全保留部分都为光刻胶完全保留部分； 采用刻蚀工艺，去除所述光刻胶完全去除部分下方的部分绝缘层薄膜和部分半导体薄膜，形成所述过孔； 采用灰化工艺，至少去除所述光刻胶半保留部分的光刻胶； 采用刻蚀工艺，至少去除所述光刻胶半保留部分下方的部分半导体薄膜，形成所述包括有源层的图案； 采用剥离工艺，去除剩余的光刻胶。
4.根据权利要求3所述的制作方法，其特征在于，所述第二光刻胶完全保留部分的宽度为O. 5 2um ； 所述采用灰化工艺，至少去除所述光刻胶半保留部分，包括采用灰化工艺，去除所述光刻胶半保留部分和所述第二光刻胶完全保留部分的光刻胶； 所述采用刻蚀工艺，至少去除所述光刻胶半保留部分下方的部分半导体薄膜，包括采用刻蚀工艺，去除所述光刻胶半保留部分和所述第二光刻胶完全保留部分下方的部分半导体薄膜； 所述采用剥离工艺，去除剩余的光刻胶，包括采用剥离工艺，去除所述第一光刻胶完全保留部分的光刻胶。
5.根据权利要求3所述的制作方法，其特征在于，所述第二光刻胶完全保留部分的宽度为I 5um,； 所述采用灰化工艺，至少去除所述光刻胶半保留部分，包括采用灰化工艺，去除所述光刻胶半保留部分的光刻胶； 所述采用刻蚀工艺，至少去除所述光刻胶半保留部分下方的部分半导体薄膜，包括采用刻蚀工艺，去除所述光刻胶半保留部分下方的部分半导体薄膜； 所述采用剥离工艺，去除剩余的光刻胶，包括采用剥离工艺，去除所述第一光刻胶完全保留部分和所述第二光刻胶完全保留部分的光刻胶。
6.根据权利要求2或3所述的方法，其特征在于，所述半色调或灰色调掩膜板中，所述光刻胶完全去除部分对应的区域为透光层，所述光刻胶半保留部分对应的区域为半透光层，所述光刻胶完全保留部分对应的区域为不透光层。
7.根据权利要求6所述的方法，其特征在于，所述不透光层的材料为铬。
8.根据权利要求2 5任一项所述的方法，其特征在于，所述光刻胶半保留部分的光刻胶厚度为2000-10000 A。
9.一种TFT阵列基板，包括设置在基板上的包括栅极的图案，包括源漏电极的图案，包括第一电极的图案，其特征在于，还包括 通过一次构图工艺形成的带有过孔的栅绝缘层图案和包括有源层的图案，其中，所述包括栅极的图案至少包括栅极和栅极走线，所述栅绝缘层的过孔位于所述栅极走线的上方，所述包括有源层的图案位于所述栅极，以及所述栅绝缘层的过孔周边区域的上方。
10.根据权利要求9所述的TFT阵列基板，其特征在于，还包括钝化层图案以及包括第二电极的图案。
11.根据权利要求10所述的TFT阵列基板，其特征在于，所述包括第一电极的图案和所述包括第二电极的图案同层设置，所述包括第一电极的图案包含多个第一条形电极，所述包括第二电极的图案包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。
12.根据权利要求10所述的TFT阵列基板，其特征在于，所述包括第一电极的图案和所述包括第二电极的图案异层设置，其中位于上层的电极图案包含多个条形电极，位于下层的电极图案包含多个条形电极或为平板形。
13.根据权利要求10所述的TFT阵列基板，其特征在于，所述包括源漏电极的图案至少包括源漏电极以及覆盖所述栅绝缘层的过孔的连接金属层，所述连接金属层通过所述过孔与所述栅极走线连接。
14.根据权利要求13所述的TFT阵列基板，其特征在于，所述钝化层图案包括钝化层过孔，所述钝化层过孔位于所述连接金属层的上方。
15.根据权利要求14所述的TFT阵列基板，其特征在于，所述包括第二电极的图案包括第二电极以及覆盖所述钝化层过孔的连接电极，所述连接电极用于连接外部输入信号和所述连接金属层。
16.一种显示装置，其特征在于，包括权利要求9 15任一项所述的阵列基板。
全文摘要
本发明实施例提供了一种TFT阵列基板及制作方法、显示装置，涉及显示领域，可以减少进行构图工艺的次数，降低工艺复杂度及制作成本。所述制作方法，包括在基板上制作包括栅极的图案，带有过孔的栅绝缘层图案，包括有源层的图案，包括源漏电极的图案，包括第一电极的图案，其中，形成所述带有过孔的栅绝缘层图案和包括有源层的图案通过一次构图工艺完成，所述包括栅极的图案至少包括栅极和栅极走线，所述栅绝缘层的过孔位于所述栅极走线的上方，所述有源层位于所述栅极的上方。
文档编号H01L27/02GK103035568SQ20121056461
公开日2013年4月10日 申请日期2012年12月21日 优先权日2012年12月21日
发明者谢振宇 申请人:北京京东方光电科技有限公司