半导体器件的制作方法
【专利摘要】一种半导体器件：包括HEMT（10，20，21，30，31，32）和二极管（60，70）。所述HEMT包括：具有GaN层（13）和AlGaN层（14）的衬底（10），所述GaN层生成二维电子气且用作沟道层，所述AlGaN层在所述GaM层上且用作阻挡层；源极电极（30），所述源极电极在所述AlGaN层上且与所述AlGaN层形成欧姆接触；漏极电极（31），所述漏极电极在所述AlGaN层上远离所述源极电极，且与所述AlGaN层形成欧姆接触；在所述源极电极和漏极电极之间的所述AlGaN层上的层间绝缘膜（20，21）；以及所述层间绝缘膜上的栅极电极（32）。所述衬底包括在所述GaN层中生成所述二维电子气的活性层区域（40）。所述二极管包括电连接至所述栅极电极的阳极和电连接至所述漏极电极的阴极。
【专利说明】半导体器件
[0001]相关申请的交叉引用
[0002]本申请基于2011年10月31日提交的日本专利申请N0.2011-239044，在这里通过引用的方式将其公开并入本文。
【技术领域】
[0003]本公开涉及一种半导体器件及其制造方法，所述半导体器件包括基于氮化镓(GaN)的高电子迁移率晶体管(HEMT)的结构。
【背景技术】
[0004]由氮化镓(GaN)表示的氮化物半导体是具有极宽带隙的半导体，并且GaN和AlN分别具有宽达3.4eV和6.2eV的带隙。此外，GaN的特征在于其击穿场和电子饱和漂移速度比诸如GaAs和Si的其它半导体的击穿场和电子饱和漂移速度大两倍或三倍。
[0005]另外，使用了铝(Al)和铟(In)的氮化物半导体形成多元混晶半导体，并且可以通过层叠具有不同带隙的半导体来设计异质结构。例如，已知的是根据由具有25%的Al成分比的氮化铝镓和氮化镓的异质结面上的晶格失配导致的变形生成的自发极化和压电极化，能够在C轴方向上获得大于或等于1.0X IO13CnT2的极高表面载流子浓度。使用高浓度二维电子气(2DEG)的AlGaN/GaN的这种HEMT表现出非常大和高的驱动能力，其比Si基器件的驱动能力大十倍并且大约比基于相同化合物半导体的AlGaN/GaAs的2DEG的驱动能力大四倍。此外，由于材料的高性能，在具有导通电阻和200V耐压作为元件极限的器件中，氮化物半导体的导通电阻实现为低于或等于使用Si的MOSFET (金属氧化物半导体场效应晶体管)的导通电阻的十分之一以及低于或等于IGBT (绝缘栅极双极晶体管)的导通电阻的三分之一(例如，参见NPL.1)。
[0006]然而，在将GaN-HEMT应用于具有感应负载的电源、具有感应负载电机的逆变器等等时，存在如下问题。
[0007]在感应负载连接至HEMT的情况下，在HEMT截止时，需要消耗在电路内的感应负载中积累的能量。在这里，能量被表示为:E=(1/2)XLI2，其中L是自感并且I是电流。使用Si的MOSFET具有连接在器件结构中的漏极和源极之间的反并联寄生二极管。寄生二极管的阴极连接至漏极并且阳极连接至源极。当MOSFET截止时，使用寄生二极管的雪崩区域来消耗来自感应负载的能量。因此，MOSFET具有相对大的雪崩能量电阻。
[0008]雪崩能量电阻是器件的抗破坏的指标，并且被定义为在通过器件消耗在感应负载中积累的能量时未使得器件破坏的情况下能够消耗的最大能量。
[0009]另一方面，诸如GaN-HEMT和GaAs-HEMT的化合物半导体的场效应晶体管器件通常不具有P区并且因此不具有寄生二极管结构。因此，在元件内不能消耗来自感应负载的能量，能量超过栅极-漏极耐压(BVgd)和源极-漏极截止耐压(BVdsofT)并且最终引起元件破坏。因此，通常在具有自感L的感应负载(例如逆变器)的系统中将HEMT和保护元件一起使用。[0010]图1OA和IOB是示出了保护元件连接的示例的示意图。图1OA示出了二极管被连接在源极和漏极之间的示例。图1OB示出了二极管被连接在栅极和漏极之间以及栅极和源极之间的示例。
[0011]例如在JP-A-2009-164158中描述了图1OA中示出的连接配置。然而，因为二极管要求等于MOSFET的额定电流的电力容量，所以这种连接配置具有保护元件占据大的面积的缺点。
[0012]另外，图1OB中示出的连接配置未提到GaN-HEMT。然而，这种连接配置等同于IGBT元件的保护电路。这种连接配置的机理如下。也就是说，当栅极-漏极电压增大时，栅极和漏极之间的齐纳二极管开始运行并且栅极和源极之间的二极管同时开始运行。因此，栅极电压增大并且沟道开启，使得释放雪崩能量。
[0013]这种连接配置具有如下机理:当通过连接至IGBT元件的感应负载中的能量增大漏极电压时，通过修改漏极电压以及向栅极电压传输经修改的漏极电压使得沟道开启，从而使得释放能量。因此，这种连接配置具有不需要大的保护元件的优点。
[0014]既然如此，与IGBT元件一样，可以向GaN-HEMT提供二极管作为保护元件。然而，因为IGBT元件的保护元件由Si 二极管形成，所以通过相同的方式在GaN层上形成例如将被形成为二极管的多晶硅是很自然的。因为GaN层是半绝缘的，所以多晶硅层可以直接形成在GaN层上。然而，硅进入GaN层并且变为掺杂剂。为了避免这种不便，多晶硅层经由绝缘层直接形成在GaN层上。在这种情况下，通过GaN层、绝缘层和多晶硅层生成不期望的寄生电容。
[0015]如上所述，难以向GaN-HEMT提供二极管结构，并且直到现在也没有提出可适于GaN-HEMT的保护二极管结构。
[0016][现有技术文献]
[0017][非专利文献]
[0018][非专利文献I]
[0019]ff.Saito,等人.，“High Breakdown Voltage AlGaN-HEMT Power-HEMT Designand High Current Density Switching Behavior，，，IEEE Transactions on Electron Devices, Vol.50, N0.12, pp.2528-2531, 2003
【发明内容】
[0020]本公开的第一目的在于提供一种包括用于保护基于氮化镓(GaN)的HEMT的二极管结构的半导体器件，并且本公开的第二目的在于提供所述半导体器件的制造方法。
[0021]根据本公开的第一方面，一种半导体器件，包括:高电子迁移率晶体管；以及二极管。所述高电子迁移率晶体管包括:衬底，所述衬底具有氮化镓层和氮化铝镓层，所述氮化镓层用于在其中生成二维电子气并且用作沟道层，所述氮化铝镓层叠置在所述氮化镓层上并且用作阻挡层；源极电极，所述源极电极被设置在所述氮化铝镓层上并且与所述氮化铝镓层形成欧姆接触；漏极电极，所述漏极电极在所述氮化铝镓层上被设置为远离所述源极电极并且与所述氮化铝镓层形成欧姆接触；层间绝缘膜，所述层间绝缘膜被布置在所述源极电极和所述漏极电极之间的所述氮化铝镓层上；以及栅极电极，所述栅极电极被布置在所述层间绝缘膜上。所述衬底包括用于在所述氮化镓层中生成二维电子气的活性层区域。所述二极管包括电连接至所述栅极电极的阳极以及电连接至所述漏极电极的阴极。所述二极管提供栅极-漏极二极管。
[0022]在上述半导体器件中，漏极电极的电压可以通过栅极-漏极二极管传输至所述栅极电极。因此，能量能够流经基于氮化镓的高电子迁移率晶体管中的沟道。因此，变得能够通过二极管来保护基于氮化镓的高电子迁移率晶体管。
[0023]根据本公开的第二方面，一种根据本公开的第一方面的半导体器件的制造方法包括:制备所述衬底；至少在所述衬底中的除了所述活性层区域之外的部分中形成与所述活性层区域电隔离的元件隔离区域；在所述衬底的所述活性层区域中形成所述高电子迁移率晶体管并且在所述元件隔离区域中形成栅极-漏极二极管，所述栅极-漏极二极管具有连接至所述栅极电极的阳极和连接至所述漏极电极的阴极。
[0024]利用上述制造方法，变得能够获得在基于氮化镓的高电子迁移率晶体管中并入二极管的半导体器件。
【专利附图】
【附图说明】
[0025]从下面参考附图给出的详细描述中，本公开的上述和其它目的、特征和优点将变得更显而易见。在附图中:
[0026]图1是第一实施例的半导体器件的平面图；
[0027]图2是沿着图1的线I1-1I截取的截面图；
[0028]图3是沿着图1的线II1-1II截取的截面图；
[0029]图4是第二实施例的半导体器件的截面图；
[0030]图5是第三实施例的半导体器件的截面图；
[0031]图6是第四实施例的半导体器件的平面图；
[0032]图7是沿着图6的线VI1-VII截取的截面图；
[0033]图8是沿着图6的线VII1-VIII截取的截面图；
[0034]图9是第五实施例的半导体器件的截面图；以及
[0035]图1OA和IOB是用于描述问题的视图。
【具体实施方式】
[0036]在下文中，将根据附图来描述本公开的实施例。在下面各实施例中提到的N型对应于本公开的第一导电类型并且P型对应于本公开的第二导电类型。
[0037](第一实施例)
[0038]图1是本实施例的半导体器件的平面图。另外，图2是沿着图1的线I1-1I截取的截面图并且图3是沿着图1的线II1-1II截取的截面图。将参考图1至图3来描述本实施例的半导体器件的配置。
[0039]首先，本实施例的半导体器件包括基于氮化镓的高电子迁移率晶体管(在下文中，称为 GaN-HHMT )。
[0040]如图2中所示，GaN-HEMT形成在衬底10上，所述衬底10通过依次层叠支撑衬底
11、缓冲层12、氮化镓层13 (在下文中称为GaN层13)、以及氮化铝镓层14 (在下文中称为AlGaN层14)来形成。[0041]支撑衬底11例如是单晶Si衬底。缓冲层12是化合物层，以使得支撑衬底11的晶格常数与GaN层13的晶格常数彼此一致。缓冲层12的厚度例如为I μ m至2 μ m。
[0042]GaN层13是沟道层，其生成二维电子气并且层叠在缓冲层12上。当在GaN层13中生成二维电子气时，形成二维电子气层15。GaN层13的厚度为例如I μ m。
[0043]AlGaN层14是阻挡层，其用作对于沟道层中的电子的阻挡并且层叠在GaN层13上。AlGaN层14的厚度例如为20nm。
[0044]厚度大约为IOOnm的层间绝缘膜20形成在具有如上所述的层叠结构的衬底10的表面上，也就是说，形成在AlGaN层14的表面上。
[0045]层间绝缘膜20的一部分形成开口，源极电极30以及与源极电极30间隔开的漏极电极31形成在该开口部分中。在衬底10的表面上沿着平行于平面方向的一个方向层间绝缘膜20形成开口，并且设置源极电极30和漏极电极31以在该开口部分中延伸。因此，在AlGaN层14上设置源极电极30和漏极电极31。
[0046]因此源极电极30和漏极电极31间隔开，层间绝缘膜20自然地被设置在源极电极30和漏极电极31之间的AlGaN层14上。
[0047]源极电极30和漏极电极31是与AlGaN层14形成欧姆接触的欧姆金属。例如，Ti/Al层形成为欧姆金属。
[0048]另外，在层间绝缘膜20上沿着上述指出的方向栅极电极32形成在源极电极30和漏极电极31之间。栅极电极32例如是由Ni制成的肖特基电极。
[0049]因此，如图2中所示，单个源极电极30被布置在两个漏极电极31之间。一个栅极电极32被布置在一个漏极电极31和源极电极30之间。另外，其它栅极电极32被布置在其它漏极电极31和源极电极30之间。
[0050]在衬底10的上述配置中，在GaN层13中生成二维电子气的二维电子气层的区域15用作活性层区域40。换言之，活性层区域40是其中GaN-HEMT工作的活性区域。如图1中所示，所述活性层区域40被定义为矩形形状。
[0051]另一方面，衬底10的除了活性层区域40之外的至少一部分是与活性层区域40电隔离的元件隔离区域50。在本实施例中，除了活性层区域40之外的所有区域形成元件隔离区域50。
[0052]在元件隔离区域50中，通过向元件隔离区域50中的GaN层13和AlGaN层14注入Ar离子或N离子来在GaN层13和AlGaN层14中形成元件隔离层51。因此，元件隔离区域50与活性层区域40电隔离。如图2中所示，在衬底10中离子注入的深度为到达GaN层13的深度。更具体而言，离子被注入得比GaN层13中的二维电子气层15更深。因此，元件隔离区域50是通过离子注入来防止GaN-HEMT工作的区域。
[0053]如图2中所示，在源极电极30上设置源极引出配线33。如图1中所示，源极引出配线33在沿着源极电极30的延伸方向的一个方向上延伸，并且在沿着方向与层间绝缘膜20上的源极电极30的延伸方向垂直的一个方向上布设，同时以焊盘的形式布设其端部。
[0054]另外，如图2中所示，在漏极电极31上设置漏极引出配线34。如图1中所示，漏极电极34在沿着源极电极30的延伸方向的其它方向上延伸并且在沿着方向与层间绝缘膜20上的源极电极30的延伸方向垂直的一个方向上布设，同时以焊盘的形式布设其端部。
[0055]如图1中所示，栅极电极32连接至栅极引出配线35。栅极引出配线35在沿着源极电极30的延伸方向的其它方向上延伸，并且在沿着方向与层间绝缘膜20上的源极电极30的延伸方向垂直的一个方向上布设，同时以焊盘的形式布设其端部。栅极焊盘被布置在漏极焊盘和源极焊盘之间。换言之，栅极电极32是在与源极引出配线33和漏极引出配线34形同的步骤中形成的电极，并且其一部分用作配线。各个焊盘经由布线等电连接至未示出的外部电路。
[0056]在衬底10上设置栅极-漏极二极管60，所述栅极-漏极二极管60的阳极电连接至栅极电极32并且栅极-漏极二极管60的阴极电连接至漏极电极31。另外，在衬底10上设置栅极-源极二极管61，所述栅极-源极二极管61的阳极电连接至源极电极30并且栅极-源极二极管61的阴极电连接至栅极电极32。
[0057]这些二极管60和61被布置在衬底10上与活性层区域40电隔离的元件隔离区域50中。更具体而言,各个二极管60和61在沿着垂直于源极电极30的延伸方向的其它方向上被布置在层间绝缘膜20上。
[0058]如图1中所示，各个二极管60和61由其中交替布置多晶硅制成的N型层62和P型层63的电连接形成。N型层62和P型层63沿着源极电极30的延伸方向以重复的方式交替布置。
[0059]栅极-漏极二极管60的阳极经由从栅极引出配线35延伸的第一引出配线36电连接至栅极电极32。另外，栅极-漏极二极管60的阴极经由从漏极引出配线34延伸的第二引出配线37电连接至漏极电极31。
[0060]另外，如图2中所示，第一引出配线36和第二引出配线37的端部被布置在形成二极管60的多晶硅上。通过这种方式，这里采用的二极管60的引出配线不是与源极电极30和漏极电极31相同的Ti/Al电极，而是位于其上的引出配线，也就是说，与栅极电极32相同的配线，并且这种配置的原因如下。
[0061]如上所述，GaN-HEMT的欧姆材料通常是Ti/Al电极。并且通过在大约600°C的烧结-退火Ti/Al形成欧姆金属。另一方面，多晶硅和Al在大约600°C处转为硅化物。在这种情况下，就热历史而言使用GaN-HEMT的欧姆金属来延伸用于二极管60的电极存在问题。因此，因为Ti/Al电极不能与形成二极管60的多晶硅接触，所以多晶硅引出电极是分别位于源极电极30和漏极电极31上的源极引出配线33和漏极引出配线34相同的配线层。
[0062]另外，栅极-源极二极管61的阳极经由从源极引出配线33延伸的第三引出配线38电连接至源极电极30。另外，栅极-源极二极管61的阴极经由从栅极引出配线35延伸的第一引出配线36电连接至栅极电极32。
[0063]出于如上所述相同的原因，与栅极-源极二极管61相关的第三引出配线38不是Ti/Al电极，而是与源极引出配线33相同的配线层。
[0064]现在将描述栅极-漏极电极60的耐压。例如，在具有600V耐压的GaN-HEMT的情况下，通常以在稍微低于栅极-漏极耐压(BVgd)的电压下导通多晶硅二极管的方式来进行设计。在这里，假定多晶硅二极管在500V的电压处导通。因为针对每级的多晶硅的齐纳电压(反向电压)为5V至6V，所以具有83至100级的二极管60要求500V的电压。
[0065]这种高电压被施加至在栅极和漏极之间工作的二极管60。因此，在二极管工作时变得需要抑制泄露或击穿。在GaN-HEMT沟道的活性层上形成多晶硅二极管60的情况下，击穿沟道或电极所需的绝缘膜的厚度(层间绝缘膜20的厚度)大大增大并且在SiO2和SiN的情况下达到10 μ m厚。通常，GaN-HEMT上的绝缘膜(层间绝缘膜20)为I μ m厚或更薄，并且工艺匹配变得非常困难。
[0066]在多晶硅二极管60形成在元件隔离区域50上的情况下，位于下方的隔离层用作击穿抑制层，并且出于以下原因击穿所需的膜厚度变为基本为零。也就是说，GaN-HEMT元件由低电阻(111) Si衬底上的GaN外延层形成，并且Si衬底电极用作源极电极。因此，源极-漏极耐压取决于GaN层的厚度。这是因为GaN外延层具有在600V下运行原始的GaN-HEMT元件所需的耐压。因此，如上所述的在GaN-HEMT的元件隔离区域50中形成多晶硅二极管60的结构变得是必需的。
[0067]尽管取决于多晶硅的制造方法，但是在Si在用于多晶硅等的杂质活化所需的退火温度(900°C)下扩散进入GaN层13并且变为泄露电流因素的情况下，需要多晶硅和GaN之间的层间绝缘膜20作为扩散防止膜。大约IOOnm的厚度对于如上所述的这种绝缘膜是足够的。
[0068]上面描述了本实施例的半导体器件的总体配置。例如GaN-HEMT工作为常闭型。图1OB示出了半导体器件的等效电路。
[0069]现在将描述上述结构的半导体器件的制造方法。首先，制备具有形成在GaN层13上的AlGaN层14的衬底10。
[0070]接下来，在该衬底10中形成元件隔离区域50。在本实施例中，使用掩模通过离子注入将Ar离子或N离子注入衬底10中。在这里，离子注入的峰值深度深达到达作为2DEG的二维电子气层15。因此，衬底10的应用离子注入的区域变为元件隔离区域50并且衬底10的未应用离子注入的区域变为活性层区域40。
[0071]在这之后，在衬底10上，也就是在AlGaN层14上形成100 μ m厚的层间绝缘膜20。另外，对位于活性层区域40中的层间绝缘膜20设置开口部分，并且通过气相沉积形成Ti/Al层来执行构图。然后，通过在600°C执行欧姆退火来形成作为欧姆金属的源极电极30和漏极电极31。
[0072]另外，通过气相沉积在层间绝缘膜20上形成Ni层的构图来形成栅极电极32。
[0073]接下来，在元件隔离区域50中的层间绝缘膜20上形成栅极-漏极二极管60和栅极-源极二极管61。更具体而言，在层间绝缘膜20上形成多晶硅层，并且以通过向该多晶硅层应用离子注入的重复方式交替布置多晶硅的N型层62和P型层63。设置二极管60的级数以适应耐压。
[0074]当形成N型层62时，在IlOkeV和8X1015/cm2的条件下通过离子注入来注入As(砷)。另外，当形成P型层63时，在50keV和2 X IO1Vcm2的条件下通过离子注入来注入B(硼)。然后，在900°C下的N2气氛中执行活化-退火多晶硅五分钟，形成N型层62和P型层63。
[0075]接下来，形成包括源极引出配线33、漏极引出配线34、栅极引出配线35、第一引出配线36、第二引出配线37以及第三引出配线38的各条配线。Ti/Al层形成为各条配线并且构图为如图1中所示。
[0076]因此，因为连接至各个二极管60和61的第一引出配线36至第三引出配线38不是欧姆金属，即使在形成各个二极管60和61的多晶硅上形成第一引出配线36至第三引出配线38时，多晶硅也不转化为硅化物。如上所述，完成了并入了作为保护元件的二极管60和 61 的 GaN-HHMT。
[0077]将描述各个二极管60和61的操作。栅极-漏极二极管60向栅极电极32传输漏极电极31的电压。因为GaN-HEMT伴随着该传输开始操作，能量经由沟道层流动并且变得能够保护GaN-HEMT。换言之，电流不能流至作为保护元件的二极管60，而是流至GaN-HEMT。如上所述，作为保护元件的二极管60仅具有作为电压传输模块的功能。在这里，存在二极管60可以具有小的尺寸的优势。
[0078]另一方面，在电流流至栅极和源极之间的二极管60时，栅极-源极二极管61起着将已经流向二极管60的电流流向源极的作用，使得连接至栅极电极32的驱动电路不受影响。
[0079]如上所述，本实施例的特征在于作为GaN-HEMT的保护元件的二极管60和61被包括进设置至衬底10的元件隔离区域50中。通过这种方式，二极管60和61被布置至衬底10中的其区域与HEMT操作不同的元件隔离区域50中。因此，变得能够获得其中单个衬底10包括GaN-HEMT和保护元件二者的结构。通过这种方式可以获得二极管60被并入基于氮化镓的高电子迁移率晶体管中的结构。
[0080]另外，二极管60和61被布置在元件隔离区域50中设置的层间绝缘膜20上。因此，变得能够防止在活化退火期间作为形成二极管60和61的材料的硅扩散进入衬底10。因此，形成二极管60和61的材料，也就是硅不能转化为衬底10中的杂质。
[0081]在这里，N型层62对应于“第一导电类型层”并且P型层63对应于“第二导电类型层”。
[0082](第二实施例)
[0083]在本实施例中，将描述与上述第一实施例不同的地方。在上述第一实施例中，通过向衬底10进行离子注入来形成与活性层区域40电隔离的元件隔离区域50。本实施例的特征在于不通过离子注入而通过台面蚀刻(mesa etching)来形成元件隔离区域50。
[0084]图4是本实施例的半导体器件的截面图并且是对应于沿着图1的线I1-1I截取的截面图的视图。如该图中所示，在元件隔离区域50中，在元件隔离区域50中的GaN层13和AlGaN层14的一部分被台面蚀刻。换言之，其是通过蚀刻去除活性层区域40的周边使得留下形成衬底10的活性层区域40的部分的结构。因此，相对于元件隔离区域50，活性层区域40以梯形形状突出。因此，元件隔离区域50与活性层区域40电隔离。
[0085]关于本实施例的元件隔离区域50，在制备衬底10之后，使用掩模通过干法蚀刻对GaN层和AlGaN层14中的位于将形成衬底10的元件隔离区域50的一部分进行平台蚀刻。因此，变得能够形成与活性层区域40电隔离的元件隔离区域50。形成层间绝缘膜20的随后步骤与上述第一实施例中的那些步骤相同。
[0086](第三实施例)
[0087]在本实施例中，将描述与第一和第二实施例不同的地方。本实施例的特征在于通过在支撑衬底11上完全去除除了活性层区域40之外的层叠结构来提供元件隔离区域50。
[0088]图5是本实施例的半导体器件的截面图并且是对应于沿着图1的线I1-1I截取的截面图的视图。如该图所示，在元件隔离区域50中，完全去除位于元件隔离区域50中的缓冲层12、GaN层13和AlGaN层14。因此，元件隔离区域50与活性层区域40电隔离。
[0089]元件隔离区域50设置有形成在支撑衬底11的表面上的LOCOS膜21。LOCOS膜21的厚度为例如10 μ m。在该LOCOS膜21上形成作为保护元件的各个二极管60和61。
[0090]因此，在本实施例的元件隔离区域50中，在制备衬底10之后，从衬底10完全去除位于将要形成元件隔离区域50的区域中的缓冲层12、GaN层13和AlGaN层14。这可以是上述第二实施例中提到的平台蚀刻的示例。因此，变得能够形成与活性层区域40电隔离的元件隔离区域50。
[0091]在这之后，在活性层区域40中形成层间绝缘膜20并且在支撑衬底11中的位于元件隔离区域50中的表面上形成LOCOS膜21。形成层间绝缘膜20和LOCOS膜21的步骤是绝缘膜形成步骤。随后的步骤，也就是说形成源极电极30等的步骤与上述第一实施例中的那些步骤相同。
[0092]应注意，LOCOS膜21对应于“层间绝缘膜”。
[0093](第四实施例)
[0094]在本实施例中，将描述与上述第一到第三实施例不同的地方。在上述各实施例中，采用多晶硅二极管作为保护元件的二极管60和61。本实施例的特征在于采用肖特基电平移动二极管。更具体而言，本实施例提出了一种配置，根据这种配置，电压传输模块从具有PN结的反向特征的多晶硅二极管改变为具有肖特基二极管的正向特征的肖特基电平移动
二极管。
[0095]图6是本实施例的半导体器件的平面图。另外，图7是沿着图6的线VI1-VII截取的截面图并且图8是沿着图6的线VII1-VIII截取的截面图。将参考图6至8来描述本实施例的半导体器件的配置。
[0096]如图6中所示，在本实施例中，栅极-漏极二极管70的阳极连接至第一引出配线36并且阴极连接至第二引出配线37。另外，栅极-源极二极管71的阳极连接至第三引出配线38并且阴极连接至第一引出配线36。
[0097]源极电极30、漏极电极31、栅极电极以及各条引出配线的布设与上述第一实施例中描述的相同。
[0098]在本实施例中，与上述第一实施例相同，如图7中所示，通过对衬底10进行离子注入形成的元件隔离区域50与活性层区域40电隔离。在该元件隔离区域50中布置上述各个二极管70和71。
[0099]另外，肖特基二极管使用作为2DEG的二维电子气层15。因此，如图7中所示，不对全部元件隔离区域50应用离子注入，并且对元件隔离区域50中的除了二极管70和71相对于衬底10的投影部分之外的区域执行离子注入。另外，与上述第一实施例中一样，离子注入被执行得比GaN层13中的二维电子气层15还要深。因此，在元件隔离区域50中执行了离子注入的GaN层13和AlGaN层14中形成元件隔离层51。
[0100]另外，如图8中所示，二极管70和71中的每一个形成为肖特基电平移动二极管，所述肖特基电平移动二极管由肖特基电极72 (由图8中的大写字母S表示)和欧姆电极73(由图8中的大写字母O表示)组成。肖特基电极72和欧姆电极73直接形成在衬底10的表面上，也就是说，形成在AlGaN层14的表面上。为了确保各个二极管70和71的耐压，以重复的方式交替布置肖特基电极72和欧姆电极73。
[0101]如同已经在第一实施例中描述的，在具有600V耐压的GaN-HEMT的情况下，假定利用500V的电压导通肖特基二极管。通过肖特基栅极处的正向电压(Vf)的层叠来传输所述电压。在这里，假定Vg=大约2V，具有250级的肖特基电平移动二极管要求传输500V。
[0102]可以通过与上述第一实施例相同的方法来制造配置如上的半导体器件。区别在于对元件隔离区域50中的除了布置各个二极管70和71之外的区域执行离子注入并且去除位于元件隔离区域50中布置了各个二极管70和71的层间绝缘膜20。
[0103]如上所述，可以采用肖特基电平移动二极管为保护元件。
[0104](第五实施例)
[0105]在本实施例中，将描述与上述第四实施例的区别。本实施例的特征在于在肖特基电平移动二极管被采用为二极管70和71的配置中对元件隔离区域50应用平台蚀刻。
[0106]图9是本实施例的半导体器件的截面图并且是对应于沿着图1的线II1-1II截取的截面图的视图。如本图中所示，在元件隔离区域50中，对元件隔离区域50中的GaN层13和AlGaN层14的一部分应用平台蚀刻。
[0107]如图9中所示，应注意到平台蚀刻未完全应用至位于衬底10的元件隔离区域50中的GaN层13和AlGaN层14，并且平台蚀刻被应用至元件隔离区域50中除了二极管70和71相对于衬底10的投影部分之外的区域。如上所述，这种配置的原因在于肖特基二极管使用作为2DEG的二维电子气层15。
[0108]通过这种方式，即使在采用肖特基电平移动二极管为二极管70和71的配置中，变得能够通过对元件隔离区域50应用平台蚀刻使得元件隔离区域50与活性层区域40电隔离。
[0109](其它实施例)
[0110]应理解的是，已经通过示例的方式描述了上述各个实施例的配置并且本公开不限于上述配置，并且可以包括能够实现本公开的其它配置。例如，在上述各实施例中，采用Ti/Al层作为诸如源极引出配线33和第一引出配线36的引出配线的材料。应该意识到这种配置仅仅是示例并且也可以采用其它导电物质。另外，在上述各实施例中，比阻挡层具有更低的Al比率的氮化铝镓层可以用作GaN-HEMT结构的沟道层并且氮化铝镓层可以被用作阻挡层。此外，单晶Si衬底被用作形成衬底10的支撑衬底11。然而，应该意识到也可以使用诸如蓝宝石衬底和SiC衬底的其它衬底。
[0111]上述公开包括以下配置。
[0112]根据本公开的第一方面，一种半导体器件，包括:高电子迁移率晶体管；以及二极管。所述高电子迁移率晶体管包括:衬底，所述衬底具有氮化镓层和氮化铝镓层，所述氮化镓层用于在其中生成二维电子气并且用作沟道层，所述氮化铝镓层叠置在所述氮化镓层上并且用作阻挡层；源极电极，所述源极电极被设置在所述氮化铝镓层上并且与所述氮化铝镓层形成欧姆接触；漏极电极，所述漏极电极在所述氮化铝镓层上被设置为远离所述源极电极，并且与所述氮化铝镓层形成欧姆接触；层间绝缘膜，所述层间绝缘膜被布置在所述源极电极和所述漏极电极之间的所述氮化铝镓层上；以及栅极电极，所述栅极电极被布置在所述层间绝缘膜上。所述衬底包括用于在所述氮化镓层中生成所述二维电子气的活性层区域。所述二极管包括电连接至所述栅极电极的阳极以及电连接至所述漏极电极的阴极。所述二极管提供栅极-漏极二极管。
[0113]在上述半导体器件中，能够通过栅极-漏极二极管极将漏极电极的电压传输至栅极电极。因此，能量能够流经基于氮化镓的高电子迁移率晶体管中的沟道。因此，变得能够通过二极管来保护基于氮化镓的高电子迁移率晶体管。
[0114]或者，所述衬底可以包括与所述活性层区域电隔离的元件隔离区域。所述二极管被布置在所述元件隔离区域中。在衬底的这种情况下，所述二极管被布置在与所述高电子迁移率晶体管工作的区域不同的所述元件隔离区域中。因此，变得能够获得其中单个衬底包括基于氮化镓的高电子迁移率晶体管和二极管二者的结构。通过这种方式，变得能够获得其中二极管被并入基于氮化镓的高电子迁移率晶体管中的结构。
[0115]或者，所述元件隔离区域中的所述氮化镓层和所述氮化铝镓层可以包括离子注入区域。所述元件隔离区域通过所述离子注入区域与所述活性层区域电隔离。
[0116]或者，所述元件隔离区域中的所述氮化镓层和所述氮化铝镓层可以具有平台蚀刻区域。所述元件隔离区域通过所述平台蚀刻区域与所述活性层区域电隔离。
[0117]或者，所述衬底还可以包括支撑衬底。在所述元件隔离区域中，所述衬底仅包括所述支撑衬底而不包括所述氮化镓层和所述氮化铝镓层。由于不存在所述氮化镓层和所述氮化铝镓层，所述元件隔离区域与所述活性层区域电隔离。
[0118]或者，所述元件隔离区域还可以包括被布置在所述氮化铝镓层上的所述层间绝缘膜。所述二极管被布置在所述层间绝缘膜上。在这种情况下，因为所述二极管在所述衬底上不是与所述衬底直接接触，所以变得能够抑制形成所述二极管的材料扩散进入所述衬底中。
[0119]或者，所述二极管可以由多晶硅制成，并且包括彼此电连接的第一导电类型层和第二导电类型层。在这种情况下，即使在所述二极管由多晶硅制成时，在多晶硅的杂质活化期间能够通过所述层间绝缘膜来防止硅扩散进入所述氮化镓层或所述氮化铝镓层。因此，所述二极管能够由多晶硅制成。
[0120]或者，所述二极管可以是具有肖特基电极和欧姆电极的肖特基电平移动二极管。通过这种方式，具有肖特基二极管的正向特征的二极管可以作为保护元件。
[0121]或者，所述半导体器件还可以包括:连接至所述栅极电极的栅极引出配线；连接至所述漏极电极的漏极引出配线；连接所述二极管的阳极和所述栅极引出配线的第一引出配线；以及连接所述二极管的阴极和所述漏极引出配线的第二引出配线。在这里，不是直接布设是欧姆金属的所述源极电极和所述漏极电极的一部分来作为至所述栅极-漏极二极管的配线，通过这种方式使用所述引出配线。因此，变得能够防止形成所述栅极-漏极二极管的材料和形成所述源极电极和所述漏极电极的材料转化为硅化物。
[0122]或者，所述半导体器件还可以包括栅极-源极二极管。所述栅极-源极二极管包括电连接至所述源极电极的阳极和电连接至所述栅极电极的阴极。此外，所述衬底可以包括与所述活性层区域电隔离的元件隔离区域。所述栅极-源极二极管被布置在所述元件隔离区域中。此外，所述半导体器件还可以包括:连接至所述栅极电极的栅极引出配线；连接至所述源极电极的源极引出配线；连接所述栅极-源极二极管的所述阴极和所述栅极引出配线的第一引出配线；以及连接所述栅极-源极二极管的所述阳极和所述源极引出配线的第三引出配线。在这里，不是直接布设是欧姆金属的所述源极电极和所述漏极电极的一部分作为至所述栅极-漏极二极管的配线，通过这种方式使用所述引出配线。因此，变得能够防止形成所述栅极-源极二极管的材料和形成所述源极电极和所述漏极电极的材料转化为硅化物。[0123]根据本公开的第二方面，一种根据本公开的第一方面的所述半导体器件的制造方法，包括:制备所述衬底；至少在所述衬底中的除了所述活性层区域之外的部分中形成与所述活性层区域电隔离的元件隔离区域；在所述衬底的所述活性层区域中形成所述高电子迁移率晶体管；以及在所述元件隔离区域中形成栅极-漏极二极管，所述栅极-漏极二极管具有连接至所述栅极电极的阳极以及电连接至所述漏极电极的阴极。
[0124]利用上述制造方法，变得能够获得其中二极管被并入基于氮化镓的高电子迁移率晶体管的半导体器件。
[0125]或者，在形成所述元件隔离区域时，可以通过向所述衬底的所述元件隔离区域中的所述氮化镓层和所述氮化铝镓层注入离子来形成所述元件隔离区域。
[0126]或者，在形成所述元件隔离区域时，可以通过对所述衬底的所述元件隔离区域中的所述氮化镓层和所述氮化铝镓层进行平台蚀刻来形成所述元件隔离区域。
[0127]或者，所述衬底还包括支撑衬底。在形成所述元件隔离区域时，完全去除所述衬底的所述元件隔离区域中的所述氮化镓层和所述氮化铝镓层。由于不存在所述氮化镓层和所述氮化铝镓层，所述元件隔离区域与所述活性层区域电隔离。
[0128]或者，形成所述元件隔离区域可以包括在所述氮化铝镓层上形成所述层间绝缘膜。在形成所述栅极-漏极二极管时，在所述层间绝缘膜上形成所述栅极-漏极二极管。由于这种配置，所述二极管可以形成在所述衬底上，以便使得不与所述衬底直接接触。因此，变得能够抑制形成所述二极管的材料扩散进入所述衬底中。
[0129]或者，在形成所述栅极-漏极二极管时，可以形成具有多晶硅的第一导电类型层和第二导电类型层的多晶硅二极管。
[0130]或者，在形成所述栅极-漏极二极管时，可以形成具有肖特基电极和欧姆电极的肖特基电平移动二极管。
[0131]或者，所述半导体器件的制造方法还可以包括:在形成所述栅极-漏极二极管之后，形成连接至所述栅极电极的栅极引出配线、连接至所述漏极电极的漏极引出配线、连接所述栅极-漏极二极管的阳极和所述栅极引出配线的第一引出配线、以及连接所述栅极-漏极二极管的阴极和所述漏极引出配线的第二引出配线。由于这种配置，变得能够形成所述引出配线，同时防止形成所述栅极-漏极二极管的材料和形成所述源极电极和所述漏极电极的材料转化为硅化物。
[0132]或者，在形成所述栅极-漏极二极管时，还可以在所述元件隔离区域中形成具有连接至所述源极电极的阳极以及连接至所述栅极电极的阴极的栅极-源极二极管。
[0133]或者，形成所述栅极-源极二极管还可以包括形成连接至所述栅极电极的栅极引出配线、连接至所述源极电极的源极引出配线、连接所述栅极-源极二极管的阴极和所述栅极引出配线的第一引出配线、以及连接所述栅极-源极二极管的阳极和所述源极引出配线的第三引出配线。由于这种配置，变得能够形成所述引出配线，同时防止形成所述栅极-源极二极管的材料和形成所述源极电极和所述漏极电极的材料转化为硅化物。
[0134]尽管已经参考其实施例描述了本公开，但是应该理解的是本公开不限于所述实施例和结构。本公开旨在覆盖各种变型和等效结构。另外，尽管示出了各种组合和配置，但是包括多于单个元件、少于单个元件或仅单个元件的其它组合和配置仍然落在本公开的精神和范围内。
【权利要求】
1.一种半导体器件，包括: 高电子迁移率晶体管(10，20，21，30，31，32);以及 二极管(60，70)，其中 所述高电子迁移率晶体管(10，20，21，30，31，32)包括: 衬底(10)，所述衬底(10)具有氮化镓层(13)和氮化铝镓层(14)，所述氮化镓层(13)用于在其中生成二维电子气并且用作沟道层，所述氮化铝镓层(14)叠置在所述氮化镓层(13)上并且用作阻挡层， 源极电极(30)，所述源极电极(30)被设置在所述氮化铝镓层(14)上并且与所述氮化铝镓层(14)形成欧姆接触， 漏极电极(31)，所述漏极电极(31)在所述氮化铝镓层(14)上被设置为远离所述源极电极(30)，并且与所述氮化铝镓层(14)形成欧姆接触， 层间绝缘膜(20，21)，所述层间绝缘膜(20，21)被布置在所述源极电极(30)和所述漏极电极(31)之间的所述氮化铝镓层(14)上，以及 栅极电极(32)，所述栅极 电极(32)被布置在所述层间绝缘膜(20，21)上， 所述衬底(10)包括用于在所述氮化镓层(13)中生成所述二维电子气的活性层区域(40)； 所述二极管(60，70)包括电连接至所述栅极电极(32)的阳极以及电连接至所述漏极电极(31)的阴极，并且 所述二极管(60，70 )提供栅极-漏极二极管(60，70 )。
2.根据权利要求1所述的半导体器件，其中: 所述衬底(10)包括与所述活性层区域(40)电隔离的元件隔离区域(50)，并且 所述二极管(60，70 )被布置在所述元件隔离区域(50 )中。
3.根据权利要求2所述的半导体器件，其中: 所述元件隔离区域(50 )中的所述氮化镓层(13 )和所述氮化铝镓层(14)包括离子注入区域(51);并且 所述元件隔离区域(50)通过所述离子注入区域(51)与所述活性层区域(40)电隔离。
4.根据权利要求2所述的半导体器件，其中: 所述元件隔离区域(50)中的所述氮化镓层(13)和所述氮化铝镓层(14)具有平台蚀刻区域；并且 所述元件隔离区域(50)通过所述平台蚀刻区域与所述活性层区域(40)电隔离。
5.根据权利要求2所述的半导体器件，其中: 所述衬底(10)还包括支撑衬底(11); 在所述元件隔离区域(50)中，所述衬底(10)仅包括所述支撑衬底(11)而不包括所述氮化镓层(13)和所述氮化铝镓层(14);并且 由于不存在所述氮化镓层(13)和所述氮化铝镓层(14)，所述元件隔离区域(50)与所述活性层区域(40)电隔离。
6.根据权利要求2至5中的任一项所述的半导体器件，其中: 所述元件隔离区域(50)还包括被布置在所述氮化铝镓层(14)上的所述层间绝缘膜(20,21);并且所述二极管(60，70 )被布置在所述层间绝缘膜(20，21)上。
7.根据权利要求6所述的半导体器件，其中: 所述二极管(60，70 )由多晶硅制成，并且包括彼此电连接的第一导电类型层(62 )和第二导电类型层(63)。
8.根据权利要求2至4中的任一项所述的半导体器件，其中: 所述二极管(60，70)是具有肖特基电极(72)和欧姆电极(73)的肖特基电平移动二极管。
9.根据权利要求1至8中的任一项所述的半导体器件，还包括: 连接至所述栅极电极(32)的栅极引出配线(35)； 连接至所述漏极电极(31)的漏极引出配线(34)； 连接所述二极管(60，70)的阳极和所述栅极引出配线(35)的第一引出配线(36);以及 连接所述二极管(60，70)的阴极和所述漏极引出配线(34)的第二引出配线(37)。
10.根据权利要求1至9中的任一项所述的半导体器件，还包括: 栅极-源极二极管(61，71)， 其中，所述栅极-源极二极管(61，71)包括电连接至所述源极电极(30)的阳极和电连接至所述栅极电极(32)的阴极。`
11.根据权利要求10所述的半导体器件，其中: 所述衬底(10)包括与所述活性层区域(40)电隔离的元件隔离区域(50);并且 所述栅极-源极二极管(61，71)被布置在所述元件隔离区域(50)中。
12.根据权利要求10或11所述的半导体器件，还包括: 连接至所述栅极电极(32)的栅极引出配线(35)； 连接至所述源极电极(30)的源极引出配线(33)； 连接所述栅极-源极二极管(61，71)的所述阴极和所述栅极引出配线(35)的第一引出配线(36);以及 连接所述栅极-源极二极管(61，71)的所述阳极和所述源极引出配线(33)的第三引出配线(38)。
13.一种根据权利要求1所述的半导体器件的制造方法，包括: 制备所述衬底(10)； 至少在所述衬底(10)中的除了所述活性层区域(40)之外的部分中形成与所述活性层区域(40)电隔离的元件隔离区域(50)； 在所述衬底(10)的所述活性层区域(40)中形成所述高电子迁移率晶体管(10，20，21，30，31，32);以及 在所述元件隔离区域(50)中形成栅极-漏极二极管(60，70)，所述栅极-漏极二极管(60，70)具有连接至所述栅极电极(32)的阳极以及连接至所述漏极电极(31)的阴极。
14.根据权利要求13所述的半导体器件的制造方法，其中: 在形成所述元件隔离区域(50)时，通过向所述衬底(10)的所述元件隔离区域(50)中的所述氮化镓层(13)和所述氮化铝镓层(14)注入离子来形成所述元件隔离区域(50)。
15.根据权利要求13所述的半导体器件的制造方法，其中: 在形成所述元件隔离区域(50)时，通过对所述衬底(10)的所述元件隔离区域(50)中的所述氮化镓层(13)和所述氮化铝镓层(14)进行平台蚀刻来形成所述元件隔离区域(50)。
16.根据权利要求13所述的半导体器件的制造方法，其中: 所述衬底(10)还包括支撑衬底(11); 在形成所述元件隔离区域(50)时，完全去除所述衬底(10)的所述元件隔离区域(50)中的所述氮化镓层(13)和所述氮化铝镓层(14);并且 由于不存在所述氮化镓层(13)和所述氮化铝镓层(14)，所述元件隔离区域(50)与所述活性层区域(40)电隔离。
17.根据权利要求13至16中的任一项所述的半导体器件的制造方法，其中: 形成所述元件隔离区域(50)包括在所述氮化铝镓层(14)上形成所述层间绝缘膜(20，21);并且 在形成所述栅极-漏极二极管(60，70)时，在所述层间绝缘膜(20，21)上形成所述栅极-漏极二极管(60，70)。
18.根据权利要求17所述的半导体器件的制造方法，其中: 在形成所述栅极-漏极二极管(60，70)时，形成具有多晶硅的第一导电类型层(62)和第二导电类型层(63)的多晶硅二极管。
19.根据权利要求13至15中的任一项所述的半导体器件的制造方法，其中: 在形成所述栅极-漏极二极管(`60，70 )时，形成具有肖特基电极(72 )和欧姆电极(73 )的肖特基电平移动二极管。
20.根据权利要求13至19中的任一项所述的半导体器件的制造方法，还包括: 在形成所述栅极-漏极二极管(60，70 )之后，形成连接至所述栅极电极(32 )的栅极引出配线(35)、连接至所述漏极电极(31)的漏极引出配线(34)、连接所述栅极-漏极二极管(60，70)的阳极和所述栅极引出配线(35)的第一引出配线(36)、以及连接所述栅极-漏极二极管(60，70)的阴极和所述漏极引出配线(34)的第二引出配线。
21.根据权利要求13至20中的任一项所述的半导体器件的制造方法，其中: 在形成所述栅极-漏极二极管(60，70)时，还在所述元件隔离区域(50)中形成具有连接至所述源极电极(30)的阳极以及连接至所述栅极电极(32)的阴极的栅极-源极二极管(61，71)。
22.根据权利要求21所述的半导体器件的制造方法，其中: 形成所述栅极-源极二极管(61，71)还包括形成连接至所述栅极电极(32)的栅极引出配线(35)、连接至所述源极电极(30)的源极引出配线(33)、连接所述栅极-源极二极管(61,71)的阴极和所述栅极引出配线(35)的第一引出配线(36)、以及连接所述栅极-源极二极管(61，71)的阳极和所述源极引出配线(33)的第三引出配线(38)。
【文档编号】H01L21/336GK103890923SQ201280051561
【公开日】2014年6月25日 申请日期:2012年10月17日 优先权日:2011年10月31日
【发明者】星真一, 水野祥司, 加地徹, 上杉勉, 富田一义, 伊藤健治 申请人:株式会社电装