制造碳化硅半导体器件的方法
制造碳化硅半导体器件的方法
【专利摘要】一种制造碳化硅半导体器件(100)的方法，包括以下步骤。制备具有第一主表面(1)以及第二主表面(2)的碳化硅衬底(80)。在第一主表面(1)上形成电极(112)。碳化硅衬底(80)具有六方晶体结构。第一主表面(1)相对于{0001}面具有±8°或更小的偏离角(OA)。第一主表面(1)具有这种性质：当用具有等于或大于碳化硅的带隙的能量的激发光(LE)照射时，以1×104cm-2或更小的密度在第一主表面(1)中产生在750nm或更大的波长范围内的发光区(3)。由此可以提升碳化硅半导体器件(100)的良率。
【专利说明】制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及一种制造碳化硅半导体器件的方法，更特别地，涉及一种制造采用具有六方晶体结构的碳化硅衬底的碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，碳化硅衬底已经开始用于制造半导体器件。碳化硅具有比硅大的带隙。因此，有利地，采用这种碳化硅衬底的半导体器件具有高击穿电压、低导通电阻以及在高温环境下很少劣化的性质。
[0003]为了提升采用上述碳化硅衬底的半导体器件的良率，需要控制碳化硅衬底中的位错。例如，日本专利公布N0.2010-184833(专利文献I)公开了可以通过在[0001]轴和贯穿(0001)面的穿透位错的位错线的方向之间形成22.5°或更小的角度来抑制器件(半导体器件)的性质劣化及其良率的降低。
[0004]引证文献列表
[0005]专利文献
[0006]PTLl:日本专利公布 N0.2010-184833
【发明内容】
[0007]技术问题
[0008]在日本专利公布N0.2010-184833(专利文献I)中描述的方法中，通过控制形成在碳化硅衬底上的外延膜中的位错线的方向来降低位错密度。但是，仅用降低外延膜中的位错的密度，难以充分提升半导体器件的良率。
[0009]已经提出本发明以解决上述问题，并且本发明提供一种制造半导体器件的方法，以便提升半导体器件的良率。
[0010]问题的解决手段
[0011]作为发明人针对半导体器件的良率和位错密度之间的关系的勤勉的研究结果，发明人已经发现仅降低其上形成了外延层的衬底表面(即衬底的正侧表面)中的位错密度不足以提升半导体器件的良率，并且已经发现为了提升半导体器件的良率，重要的是降低其上形成了电极的衬底表面(即衬底的背侧表面)中的位错密度。以下说明其原因。
[0012]在具有对应于{0001}面的主表面的碳化硅衬底中，存在两种类型的晶体缺陷。一种是被称为“穿透位错”的晶体缺陷。这种穿透位错是在垂直于晶体的生长面的方向(〈0001〉方向)上生长的晶体缺陷。另一种是被称为“堆叠层错”或“基面位错”的晶体缺陷，它们都是在平行于{0001}面的方向(〈11-20〉方向)上生长的晶体缺陷。在通过切割晶锭获得具有对应于(0001)面的主表面的衬底的情况下，在衬底的正侧表面中的穿透位错的密度和其背侧表面中的穿透位错的密度之间基本上没有区别，因为穿透位错在垂直于其主表面的方向上生长。相反，与穿透位错的情况不同，在平行于(0001)面的方向上存在的诸如堆叠层错或基面位错的位错密度在衬底的正侧表面和背侧表面之间可以是不同的。[0013]当背侧表面中的位错密度增加时，衬底将改变形状。具体地，无论对衬底是否经受诸如热处理或膜形成处理的处理，指示衬底翘曲量的SORI值都将改变。由于热处理等造成的衬底的SORI值的改变使得在诸如光刻的后续步骤中难以进行位置对准。这导致使用这种衬底制作的半导体器件的良率降低。在使用其正侧表面具有低位错密度但是背侧表面具有高位错密度的衬底来执行器件形成处理的情况下，SORI值将在器件形成处理之前的SORI值和器件形成处理之后的SORI值之间变化。当SORI值的改变量大时，光刻步骤中出现位置不对准(图案不对准)的比率将变大，因此致使半导体器件的良率的降低。换言之，为了提升半导体器件的良率，需要通过降低衬底的背侧表面中的位错密度来减小SORI值的改变量。
[0014]为了实现这个目标，本发明中的制造碳化硅半导体器件的方法包括以下步骤。制备具有第一主表面和与第一主表面相反的第二主表面的碳化娃衬底。在第一主表面上形成电极。碳化娃衬底具有六方晶体结构。第一主表面相对于{0001}面具有±8°或更小的偏离角。第一主表面具有以下性质:当用具有等于或大于碳化硅的带隙的能量的激发光照射时，在第一主表面中以I X IO4CnT2或更小的密度产生处于750nm或更大的波长范围内的发光区。 [0015]处于750nm或更大的波长范围内的发光区的密度与位错密度密切相关。当使用具有第一主表面(背侧表面)中的发光区的密度是IXlO4cnT2或更小的性质的碳化硅衬底制造半导体器件时，可以降低由热处理等造成的衬底的翘曲的改变量。因此，在光刻步骤中发生位置不对准的频率会降低，由此提升半导体器件的良率。
[0016]优选地，制造碳化硅半导体器件的方法还包括在第二主表面上形成外延层的步骤。以此方式，在衬底的正侧表面上形成外延层。
[0017]优选地，在制造碳化硅半导体器件的方法中，制备碳化硅衬底的步骤包括在用具有等于或大于碳化硅带隙的能量的激发光照射第一主表面的同时，测量在第一主表面中的、处于750nm或更大的波长范围内的发光区的密度。通过测量在第一主表面中的、处于750nm或更大的波长范围内的发光区的密度，可以检查衬底的背侧表面中的位错密度。
[0018]优选地，在制造碳化硅半导体器件的方法中，第一主表面具有以下性质:当用等于或大于碳化硅的带隙的能量的激发光照射时，在第一主表面中以IXlO4cnT2或更小的密度产生处于390nm的波长范围内的非发光区。因此，通过使用具有与处于390nm的波长范围内的非发光区相关的位错密度低的碳化硅衬底，可以进一步提升半导体器件的良率。
[0019]优选地，在制造碳化硅半导体器件的方法中，制备碳化硅衬底的步骤包括在用具有等于或大于碳化硅带隙的能量的激发光照射第一主表面的同时，测量在第一主表面中的、处于390nm波长范围内的非发光区的密度的步骤。这里，非发光区的密度与位错密度密切相关。因此，通过测量在第一主表面中的、处于390nm波长范围内的非发光区的密度，可以更详细的方式检查与非发光区有关的位错密度。
[0020]发明的有益效果
[0021]根据本发明，可以提升半导体器件的良率。
【专利附图】
【附图说明】
[0022]图1是示出本发明第一实施例中的碳化硅衬底的构造的透视示意图。[0023]图2是示出本发明第一实施例中的碳化硅衬底的晶体结构的偏离角的透视图。
[0024]图3是示意性示出用于本发明第一实施例中的碳化硅衬底的光致发光测量的测量装置的结构的框图。
[0025]图4是示意性示出本发明第一实施例中的碳化硅衬底的示例性发光区的局部俯视图。
[0026]图5是示意性示出本发明第一实施例中的碳化硅衬底的示例性非发光区的局部俯视图。
[0027]图6是示意性示出本发明第二实施例中的半导体器件的构造的截面示意图。
[0028]图7是制造本发明第二实施例中的半导体器件的方法的流程示意图。
[0029]图8是示意性示出制造本发明第二实施例中的半导体器件的方法的第一步的局部截面图。
[0030]图9是示意性示出制造本发明第二实施例中的半导体器件的方法的第二步的局部截面图。
[0031]图10是示意性示出制造本发明第二实施例中的半导体器件的方法的第三步的局部截面图。
[0032]图11是示意性示出制造本发明第二实施例中的半导体器件的方法的第四步的局部截面图。
[0033]图12示出本发明实例中的各个半导体器件的SORI值和基面位错之间的关系。【具体实施方式】
[0034]下文参考【专利附图】
【附图说明】本发明的实施例。应当注意在以下提及的附图中，相同或相应的部分由相同的参考标记指定，且不再赘述。
[0035]对于本说明书中的晶体学表示来说，单独的取向由[]代表，组取向由〈> 代表，并且单独的晶面由O代表，并且组晶面由{}代表。此外，负指数被认为是通过在数字上方放置(横杠)来晶体学地表示，但是在本说明书中，通过在数字前放置负号来表示。对于角度的说明，采用全向角度为360°的系统。
[0036](第一实施例)
[0037]如图1中所示，本实施例中的碳化硅衬底80是具有六方晶体结构的碳化硅衬底80。碳化娃衬底80具有侧表面,并且具有均被侧表面围绕的第一主表面I和第二主表面2。出于简化说明的目的，假设第一主表面I是背侧表面并且第二主表面2是正侧表面。六方晶体优选具有4H的多晶型。
[0038]而且，如图2中所示，第一主表面1(图1)相对于六方晶体HX的{0001}面倾斜偏离角0A。换言之,第一主表面I具有相对于〈0001〉方向倾斜偏离角OA的法线方向DZ。第一主表面I相对于{0001}面的的偏离角OA是±8°或更小。例如在偏离方向DX上提供这种偏离。在附图中，方向DY是垂直于第一主表面I中的方向DX的方向。偏离方向DX例如是{0001}面中的〈11-20〉方向。
[0039]碳化硅衬底80的第一主表面I具有下述特定的光致发光性质。下文说明这种光致发光性质的测量以及用于测量的装置。
[0040]如图3中所示，光致发光测量装置400具有激发光产生单元420以及显微镜单元430。
[0041]激发光产生单元420具有光源单元421、光导单元422以及滤光器423。光源单元421是包括高于六方碳化硅的带隙的能量分量的光源。光源单元421例如是汞灯。光导单元422引导光源单元421发射的光，并且例如包括光纤。滤光器423选择性地使具有对应于高于六方碳化硅的带隙的能量的特定波长的光通过。典型地，对应于六方碳化硅的带隙的波长约为313nm。因此，例如，特别能使具有约390nm的波长的光通过的带通滤光器可以用作滤光器423。用这种构造，激发光产生单元420可以发射具有高于六方碳化硅的带隙的能量的激发光LE。
[0042]显微镜单元430具有控制单元431、载台432、光学系统433、滤光器434以及相机435。控制单元431控制载台432的位移，并控制通过相机435执行的图像捕获操作。
[0043]控制单元431例如是个人电脑。载台432支撑碳化硅衬底80以便暴露第一主表面1，并移动第一主表面I的位置。载台432例如是XY载台。光学系统433接收由于通过激发光LE导致的激发而从第一主表面I发射的光致发光光LL。对于光学系统433接收的光，滤光器434选择性地使具有750nm或更大的波长的光通过。滤光器434是低通滤光器或带通滤光器。相机435捕获由已经穿过滤光器434的透射光LH产生的图像，并将其数据发送至控制单元431。相机435例如是CXD相机。
[0044]下文说明测量光致发光的方法。
[0045]首先，激发光LE进入碳化娃衬底80的第一主表面I。激发光具有等于或大于碳化硅的带隙的能量。因此，在第一主表面I上产生发射光致发光光LL的发光区。对于光致发光光LL来说，通过相机435作为图像观察已经穿过滤光器434的透射光LH。在滤光器434是特别能使例如具有750 nm或更大的频率的光通过的滤光器的情况下，可以在第一主表面I上观察到发射具有例如750nm或更大的波长的光致发光光LL的发光区。在这种情况下，发光区的密度与位错密度紧密相关。同时，在滤光器434是特别能使例如390nm左右的波长范围内的光通过的滤光器的情况下，在第一主表面I上观察到发射具有390nm左右的波长范围的光致发光光LL的发光区。
[0046]下文说明根据本实施例的碳化硅衬底80的性质。
[0047]本实施例中的碳化硅衬底80的第一主表面I具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3。更优选地，以I X 103cm_2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3。
[0048]参考图4，下文示意性说明第一主表面I中的在750nm或更大的波长范围内的发光区3。当执行上述光致发光测量时，在由相机435捕获的图像中，发光区3被观测为亮点。发光区3的密度被计算为每单位面积亮点的数量。发光区3的密度与位错密度紧密相关。当发光区3的密度低时，位错密度也低。
[0049]本实施例中的碳化硅衬底80的第一主表面I优选具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IX IO4CnT2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4。更优选地，以IX 103cm_2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4。
[0050]参考图5，下文示意性说明第一主表面I中的在390nm左右的波长范围内的非发光区4。当执行上述光致发光测量时，在由相机435捕获的图像中，非发光区4被观测为暗点。通过计数每单位面积的暗点的数量来计算非发光区4的密度。非发光区4的密度与位错密度紧密相关。当非发光区4的密度低时，位错密度也低。
[0051]上文已经说明了碳化硅衬底80的第一主表面(背侧表面)中的发光区3的密度和非发光区4的密度，但是第一主表面I和第二主表面2中的每一个中的发光区3的密度和非发光区4的密度可能低。具体地，碳化硅衬底80的第一主表面I (背侧表面)可以具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IXlO4cnT2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3，并且碳化硅衬底80的第二主表面2 (正侧表面)具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第二主表面2中产生在750nm或更大的波长范围内的发光区3。同样地,碳化娃衬底80的第一主表面I (背侧表面)具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IXlO4cnT2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4，并且碳化硅衬底80的第二主表面2(正侧表面)可以具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第二主表面2中产生在390nm或更大的波长范围内的非发光区4。
[0052]当碳化硅衬底80的第一主表面I中的位错密度和第二主表面2中的位错密度之间差异较大时，SORI值可能在热处理或膜形成处理之前的SORI值以及热处理或膜形成处理之后的SORI值之间大幅改变。如上所述，当碳化硅衬底80的第一主表面I中的位错密度和第二主表面2中的位错密度类似地低时，SORI值的变化将较小。
[0053](第二实施例)
[0054]如图6中所示，本实施例的碳化硅半导体器件100是M0SFET，具体地是垂直型DiMOSFET (双注入MOSFET)。MOSFET具有外延衬底90、氧化物膜126、源电极111、上部源电极127、栅电极110以及漏电极。外延衬底90具有碳化硅衬底80、缓冲层121、击穿电压保持层122、P区123、n+区124以及p+区125。
[0055]碳化硅衬底80是具有第一实施例中所述性质的衬底。碳化硅衬底80和缓冲层121中的每一个都具有η型导电性。缓冲层121包含例如5X IO17CnT3浓度的η型导电性杂质。而且，缓冲层121例如具有0.5μπι的厚度。
[0056]击穿电压保持层122形成在缓冲层121上，并且由具有η型导电性的碳化硅制成。例如，击穿电压保持层122具有IOym的厚度，并以5X IO15CnT3浓度包含η型导电性杂质。
[0057]击穿电压保持层122具有其中形成多个P型导电性的P区123的表面，在该多个P区123之间具有间隔。在P区123中的每一个中，η+区124形成在ρ区123的表面层处。而且，在与η+区124相邻的位置形成P+区125。氧化物膜126形成在多个P区123之间的击穿电压保持层122的暴露部分上。具体地，氧化物膜126形成为在一个ρ区123中的η+区124、ρ区123、两个ρ区123之间的击穿电压保持层122的暴露部分、另一 ρ区123以及另一 P区123中的η+区124上延伸。在氧化物膜126上形成栅电极110。而且，源电极111形成在η+区124和ρ+区125上。在源电极111上形成上部源电极127。
[0058]下文说明制造用作碳化娃半导体器件100的MOSFET的方法。
[0059]参考图1，执行碳化硅衬底形成步骤(图7:S110)。在碳化硅衬底形成步骤中，制备具有第一主表面I以及与第一主表面I相反的第二主表面的碳化娃衬底80。碳化娃衬底80具有第一实施例中所述的性质。
[0060]参考图3，执行光致发光测量步骤(图7:S120)。在光致发光测量步骤中，在用具有等于或大于碳化硅的带隙的能量的激发光照射第一主表面I的同时，在第一主表面中测量在750nm或更大的波长范围内的发光区3的密度。而且，在光致发光测量步骤中，在用具有等于或大于碳化硅的带隙的能量的激发光照射第一主表面I的同时，在第一主表面I中测量在390nm的波长范围内的非发光区4的密度。在本实施例中，在第一主表面I中测量发光区3的密度和非发光区4的密度。但是，例如，可以在第一主表面I和第二主表面2的每一个中测量发光区3的密度以及非发光区4的密度。
[0061]随后，基于在第一主表面I中的在750nm或更大的波长范围内的发光区3的测量密度，使碳化硅衬底80经受筛选。具体地，当在第一主表面I中，在750nm或更大的波长范围内的发光区3的密度被测量为I X IO4CnT2或更小时，碳化硅衬底80被确定为非缺陷产品。另一方面，当在第一主表面I中，在750nm或更大的波长范围内的发光区3的密度被测量为大于IX IO4CnT2时,碳化娃衬底80被确定为缺陷产品。以此方式,将碳化娃衬底80筛选为非缺陷产品和缺陷产品。使用被确定为非缺陷产品的碳化硅衬底80制造碳化硅半导体器件 100。
[0062]参考图8，通过碳化硅衬底80的第二主表面2上的外延生长，形成由碳化硅制成的外延层81。具体地，在碳化硅衬底80的主表面上形成缓冲层121，并且随后在缓冲层121上形成击穿电压保持层122。以此方式，形成外延衬底90(图7:步骤S110)。缓冲层121由具有η型导电性的碳化硅制成，并且例如具有0.5μπι的厚度。而且，缓冲层121以例如5X IO17CnT3的浓度包含导电杂质。击穿电压保持层122例如具有10 μ m的厚度。而且，击穿电压保持层122以例如5X IO15CnT3的浓度包含η型导电性的杂质。
[0063]如图9中所示，如下执行注入步骤(图7:步骤S130)以形成ρ区123、η+区124以及P+区125。
[0064]首先，将ρ型导电性的杂质选择性注入击穿电压保持层122的一部分中，由此形成P区123。随后，将η型导电性的杂质选择性注入预定区域中以形成η+区124，并且将P型导电性的杂质选择性注入预定区域中以形成P+区125。应当注意，使用例如氧化物膜形成的掩膜执行杂质的这种选择性注入。
[0065]在这种注入步骤之后，执行活化退火处理。例如，在氩气氛下在1700°C的加热温度下执行退火30分钟。
[0066]如图10中所示，执行栅极绝缘膜形成步骤(图7:步骤S140)。具体地，形成氧化物膜126以覆盖击穿电压保持层122、ρ区123、η.区124以及ρ+区125。可以通过干氧化(热氧化)形成氧化物膜126。干氧化的条件例如如下:加热温度是1200°C并且加热时间是30分钟。
[0067]随后，执行氮化退火步骤(图7:步骤S150)。具体地，在一氧化氮(NO)的气氛下执行退火处理。用于这种处理的条件例如如下:加热温度是1100°c并且加热时间是120分钟。因此，氮原子被引入氧化物膜126和击穿电压保持层122、p区123、n+区124以及p+区125中每一个之间的界面附近。
[0068]应当注意在使用一氧化氮的退火步骤之后，可以使用作为惰性气体的氩(Ar)气执行额外的退火处理。用于这种处理的条件例如如下:加热温度是1100°c并且加热时间是60分钟。
[0069]如图11中所示，执行电极形成步骤(图7:步骤S160)以如下方式形成源电极111和电极112。应当注意在本实施例中，电极112是漏电极。
[0070]在氧化物膜126上，使用光刻方法形成具有图案的抗蚀剂膜。使用抗蚀剂膜作为掩膜，通过蚀刻去除氧化物膜126中位于n+区124以及P+区125上的部分。以此方式，在氧化物膜126中形成开口。随后，在各个开口中，形成导电膜以与n+区124以及p+区125中的每一个接触。随后，去除抗蚀剂膜，因此去除(剥离)了位于抗蚀剂膜上的导电膜部分。这种导电膜可以是金属膜，例如可以由镍(Ni)制成。由于剥离，形成了源电极111。而且，在碳化娃衬底80的第一主表面I (背侧表面)上形成电极112 (漏电极)。
[0071]应当注意，这时，优选执行用于合金化的热处理。例如，在作为惰性气体的氩(Ar)气的气氛下，在950°C的加热温度下执行热处理两分钟。
[0072]再次参考图6，在源电极111上形成上源电极127。而且，在氧化物膜126上形成栅电极110。
[0073]随后执行划片步骤(图7:步骤S170)。以此方式，通过切割获得多个芯片。以此方式，获得作为碳化硅半导体器件100的MOSFET (图6)。
[0074]应当注意可以采用导电类型与上述构造中的导电类型相反的构造。即，可以采用P型和η型彼此替代 的构造。而且，已经示例了垂直型DiMOSFET，但是可以使用本发明的组合衬底制造另一碳化硅半导体器件100。例如，可以制造RESURF-JFET (表面场降低-结型场效应晶体管)。
[0075]下文说明本实施例中制造碳化硅半导体器件100的方法的功能和效果。
[0076]根据本实施例中的制造碳化硅半导体器件100的方法，采用碳化硅衬底80，其中的第一主表面I具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IXlO4CnT2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3的碳化硅衬底80。
[0077]750nm或更大的波长范围内的发光区3的密度与位错密度紧密相关。当使用具有第一主表面I中的发光区3的密度是IX 104cm_2或更小的这种性质的碳化硅衬底80制造碳化硅半导体器件100时，可以降低由热处理等造成的衬底的翘曲的变化量。因此，在光刻步骤中发生位置不对准的频率较低，由此提升碳化硅半导体器件100的良率。
[0078]而且，在根据本实施例的制造方法中，制备碳化硅衬底80的步骤包括在用具有等于或大于碳化娃的带隙的能量的激发光LE照射第一主表面I的同时测量第一主表面I中的在750nm或更大的波长范围内的发光区3的密度的步骤。通过测量发光区3的密度，可以检查衬底的背侧表面中的位错密度。以此方式，可以选择非缺陷碳化娃衬底80来制造碳化硅半导体器件100，由此提升碳化硅半导体器件100的良率。
[0079]而且，在第一主表面I具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4的情况下，通过使用具有与390nm的波长范围内的非发光区4有关的低位错密度的碳化硅衬底80，可以进一步提升碳化硅半导体器件100的良率。
[0080]而且，在采用以具有等于或大于碳化硅的带隙的能量的激发光LE照射第一主表面I的同时测量第一主表面I中的在390nm的波长范围内的非发光区4的密度的步骤的情况下，可以通过测量非发光区4的密度来以更详细的方式检查与非发光区4有关的位错密度。
[0081][实例]
[0082]在实例中，执行与碳化硅半导体衬底的背侧表面中的密度有关的检查，以及在使用该衬底执行器件加工时对SORI值的改变量以及图案不对准的发生率的检查。应当注意SORI值是指用于量化衬底的翘曲量的一个指标。SORI值是由衬底主表面的最小二乘面至衬底的主表面的最高点的距离以及至其最低点的距离的和定义的值。这意味着当SORI值较大时，衬底具有较大翘曲。
[0083]本发明的实例I至5以及比较例I和2代表用于测量图案不对准发生率的试验晶片。对于本发明的实例I至5以及比较例I和2来说，使用在第一主表面(背侧表面)中具有不同亮点密度的七个碳化硅衬底80。表1中示出背侧表面中的每一个中的亮点密度。在本发明的实例I至5的每一个中，使用具有10000或更小的亮点密度的碳化硅衬底80。在比较例I和2的每一个中，使用具有大于10000的亮点密度的碳化硅衬底80。本试验中使用的碳化硅衬底80中的每一个都包括具有低位错密度的第二主表面2 (正侧表面)。七个碳化硅衬底80的正侧表面都具有类似的位错密度。
[0084]使用第一实施例中所述的方法测量碳化硅衬底80中的每一个的背侧表面中的亮点密度。对于捕获光致发光光的相机435来说，使用CCD相机。CCD相机中的像素数量是1024 X 1024 (96dpi X 96dpi)。CXD相机的一次照相中用于测量的可见区是650 μ mX650 μ m。C CD相机具有0.6 μ m/像素的空间分辨率。
[0085][表 I]
[0086]
【权利要求】
1.一种制造碳化硅半导体器件(100)的方法，包括以下步骤: 制备具有第一主表面(I)以及与所述第一主表面相反的第二主表面(2)的碳化硅衬底(80);以及 在所述第一主表面上形成电极(112)， 所述碳化硅衬底具有六方晶体结构， 所述第一主表面相对于{0001}面具有±8°或更小的偏离角(OA)， 所述第一主表面具有以下性质:当用具有等于或大于碳化硅的带隙的能量的激发光(LE)照射时，在所述第一主表面中以I X IO4CnT2或更小的密度产生处于750nm或更大的波长范围内的发光区(3)。
2.根据权利要求1所述的制造碳化硅半导体器件的方法，进一步包括在所述第二主表面上形成外延层(81)的步骤。
3.根据权利要求1或2所述的制造碳化硅半导体器件的方法，其中，制备所述碳化硅衬底的步骤包括在用具有等于或大于碳化硅的带隙的能量的激发光照射所述第一主表面的同时，测量在所述第一主表面中的、处于750nm或更大的波长范围内的所述发光区的密度的步骤。
4.根据权利要求1-3中的任何一项所述的制造碳化硅半导体器件的方法，其中，所述第一主表面具有以下性质:当用具有等于或大于碳化硅的带隙的能量的激发光照射时，在所述第一主表面中以IXlO4CnT2或更小的密度产生处于390nm的波长范围内的非发光区⑷。
5.根据权利要求1-4中的任何一项所述的制造碳化硅半导体器件的方法，其中，制备所述碳化硅衬底的步骤包括在用具有等于或大于碳化硅的带隙的能量的激发光照射所述第一主表面的同时，测量在所述第一主表面中的、处于390nm的波长范围内的所述非发光区的密度的步骤。
【文档编号】H01L29/78GK103946431SQ201280053966
【公开日】2014年7月23日 申请日期:2012年10月30日 优先权日:2011年11月30日
【发明者】本家翼, 原田真 申请人:住友电气工业株式会社
【专利摘要】一种制造碳化硅半导体器件(100)的方法，包括以下步骤。制备具有第一主表面(1)以及第二主表面(2)的碳化硅衬底(80)。在第一主表面(1)上形成电极(112)。碳化硅衬底(80)具有六方晶体结构。第一主表面(1)相对于{0001}面具有±8°或更小的偏离角(OA)。第一主表面(1)具有这种性质：当用具有等于或大于碳化硅的带隙的能量的激发光(LE)照射时，以1×104cm-2或更小的密度在第一主表面(1)中产生在750nm或更大的波长范围内的发光区(3)。由此可以提升碳化硅半导体器件(100)的良率。
【专利说明】制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及一种制造碳化硅半导体器件的方法，更特别地，涉及一种制造采用具有六方晶体结构的碳化硅衬底的碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，碳化硅衬底已经开始用于制造半导体器件。碳化硅具有比硅大的带隙。因此，有利地，采用这种碳化硅衬底的半导体器件具有高击穿电压、低导通电阻以及在高温环境下很少劣化的性质。
[0003]为了提升采用上述碳化硅衬底的半导体器件的良率，需要控制碳化硅衬底中的位错。例如，日本专利公布N0.2010-184833(专利文献I)公开了可以通过在[0001]轴和贯穿(0001)面的穿透位错的位错线的方向之间形成22.5°或更小的角度来抑制器件(半导体器件)的性质劣化及其良率的降低。
[0004]引证文献列表
[0005]专利文献
[0006]PTLl:日本专利公布 N0.2010-184833
【发明内容】
[0007]技术问题
[0008]在日本专利公布N0.2010-184833(专利文献I)中描述的方法中，通过控制形成在碳化硅衬底上的外延膜中的位错线的方向来降低位错密度。但是，仅用降低外延膜中的位错的密度，难以充分提升半导体器件的良率。
[0009]已经提出本发明以解决上述问题，并且本发明提供一种制造半导体器件的方法，以便提升半导体器件的良率。
[0010]问题的解决手段
[0011]作为发明人针对半导体器件的良率和位错密度之间的关系的勤勉的研究结果，发明人已经发现仅降低其上形成了外延层的衬底表面(即衬底的正侧表面)中的位错密度不足以提升半导体器件的良率，并且已经发现为了提升半导体器件的良率，重要的是降低其上形成了电极的衬底表面(即衬底的背侧表面)中的位错密度。以下说明其原因。
[0012]在具有对应于{0001}面的主表面的碳化硅衬底中，存在两种类型的晶体缺陷。一种是被称为“穿透位错”的晶体缺陷。这种穿透位错是在垂直于晶体的生长面的方向(〈0001〉方向)上生长的晶体缺陷。另一种是被称为“堆叠层错”或“基面位错”的晶体缺陷，它们都是在平行于{0001}面的方向(〈11-20〉方向)上生长的晶体缺陷。在通过切割晶锭获得具有对应于(0001)面的主表面的衬底的情况下，在衬底的正侧表面中的穿透位错的密度和其背侧表面中的穿透位错的密度之间基本上没有区别，因为穿透位错在垂直于其主表面的方向上生长。相反，与穿透位错的情况不同，在平行于(0001)面的方向上存在的诸如堆叠层错或基面位错的位错密度在衬底的正侧表面和背侧表面之间可以是不同的。[0013]当背侧表面中的位错密度增加时，衬底将改变形状。具体地，无论对衬底是否经受诸如热处理或膜形成处理的处理，指示衬底翘曲量的SORI值都将改变。由于热处理等造成的衬底的SORI值的改变使得在诸如光刻的后续步骤中难以进行位置对准。这导致使用这种衬底制作的半导体器件的良率降低。在使用其正侧表面具有低位错密度但是背侧表面具有高位错密度的衬底来执行器件形成处理的情况下，SORI值将在器件形成处理之前的SORI值和器件形成处理之后的SORI值之间变化。当SORI值的改变量大时，光刻步骤中出现位置不对准(图案不对准)的比率将变大，因此致使半导体器件的良率的降低。换言之，为了提升半导体器件的良率，需要通过降低衬底的背侧表面中的位错密度来减小SORI值的改变量。
[0014]为了实现这个目标，本发明中的制造碳化硅半导体器件的方法包括以下步骤。制备具有第一主表面和与第一主表面相反的第二主表面的碳化娃衬底。在第一主表面上形成电极。碳化娃衬底具有六方晶体结构。第一主表面相对于{0001}面具有±8°或更小的偏离角。第一主表面具有以下性质:当用具有等于或大于碳化硅的带隙的能量的激发光照射时，在第一主表面中以I X IO4CnT2或更小的密度产生处于750nm或更大的波长范围内的发光区。 [0015]处于750nm或更大的波长范围内的发光区的密度与位错密度密切相关。当使用具有第一主表面(背侧表面)中的发光区的密度是IXlO4cnT2或更小的性质的碳化硅衬底制造半导体器件时，可以降低由热处理等造成的衬底的翘曲的改变量。因此，在光刻步骤中发生位置不对准的频率会降低，由此提升半导体器件的良率。
[0016]优选地，制造碳化硅半导体器件的方法还包括在第二主表面上形成外延层的步骤。以此方式，在衬底的正侧表面上形成外延层。
[0017]优选地，在制造碳化硅半导体器件的方法中，制备碳化硅衬底的步骤包括在用具有等于或大于碳化硅带隙的能量的激发光照射第一主表面的同时，测量在第一主表面中的、处于750nm或更大的波长范围内的发光区的密度。通过测量在第一主表面中的、处于750nm或更大的波长范围内的发光区的密度，可以检查衬底的背侧表面中的位错密度。
[0018]优选地，在制造碳化硅半导体器件的方法中，第一主表面具有以下性质:当用等于或大于碳化硅的带隙的能量的激发光照射时，在第一主表面中以IXlO4cnT2或更小的密度产生处于390nm的波长范围内的非发光区。因此，通过使用具有与处于390nm的波长范围内的非发光区相关的位错密度低的碳化硅衬底，可以进一步提升半导体器件的良率。
[0019]优选地，在制造碳化硅半导体器件的方法中，制备碳化硅衬底的步骤包括在用具有等于或大于碳化硅带隙的能量的激发光照射第一主表面的同时，测量在第一主表面中的、处于390nm波长范围内的非发光区的密度的步骤。这里，非发光区的密度与位错密度密切相关。因此，通过测量在第一主表面中的、处于390nm波长范围内的非发光区的密度，可以更详细的方式检查与非发光区有关的位错密度。
[0020]发明的有益效果
[0021]根据本发明，可以提升半导体器件的良率。
【专利附图】
【附图说明】
[0022]图1是示出本发明第一实施例中的碳化硅衬底的构造的透视示意图。[0023]图2是示出本发明第一实施例中的碳化硅衬底的晶体结构的偏离角的透视图。
[0024]图3是示意性示出用于本发明第一实施例中的碳化硅衬底的光致发光测量的测量装置的结构的框图。
[0025]图4是示意性示出本发明第一实施例中的碳化硅衬底的示例性发光区的局部俯视图。
[0026]图5是示意性示出本发明第一实施例中的碳化硅衬底的示例性非发光区的局部俯视图。
[0027]图6是示意性示出本发明第二实施例中的半导体器件的构造的截面示意图。
[0028]图7是制造本发明第二实施例中的半导体器件的方法的流程示意图。
[0029]图8是示意性示出制造本发明第二实施例中的半导体器件的方法的第一步的局部截面图。
[0030]图9是示意性示出制造本发明第二实施例中的半导体器件的方法的第二步的局部截面图。
[0031]图10是示意性示出制造本发明第二实施例中的半导体器件的方法的第三步的局部截面图。
[0032]图11是示意性示出制造本发明第二实施例中的半导体器件的方法的第四步的局部截面图。
[0033]图12示出本发明实例中的各个半导体器件的SORI值和基面位错之间的关系。【具体实施方式】
[0034]下文参考【专利附图】
【附图说明】本发明的实施例。应当注意在以下提及的附图中，相同或相应的部分由相同的参考标记指定，且不再赘述。
[0035]对于本说明书中的晶体学表示来说，单独的取向由[]代表，组取向由〈> 代表，并且单独的晶面由O代表，并且组晶面由{}代表。此外，负指数被认为是通过在数字上方放置(横杠)来晶体学地表示，但是在本说明书中，通过在数字前放置负号来表示。对于角度的说明，采用全向角度为360°的系统。
[0036](第一实施例)
[0037]如图1中所示，本实施例中的碳化硅衬底80是具有六方晶体结构的碳化硅衬底80。碳化娃衬底80具有侧表面,并且具有均被侧表面围绕的第一主表面I和第二主表面2。出于简化说明的目的，假设第一主表面I是背侧表面并且第二主表面2是正侧表面。六方晶体优选具有4H的多晶型。
[0038]而且，如图2中所示，第一主表面1(图1)相对于六方晶体HX的{0001}面倾斜偏离角0A。换言之,第一主表面I具有相对于〈0001〉方向倾斜偏离角OA的法线方向DZ。第一主表面I相对于{0001}面的的偏离角OA是±8°或更小。例如在偏离方向DX上提供这种偏离。在附图中，方向DY是垂直于第一主表面I中的方向DX的方向。偏离方向DX例如是{0001}面中的〈11-20〉方向。
[0039]碳化硅衬底80的第一主表面I具有下述特定的光致发光性质。下文说明这种光致发光性质的测量以及用于测量的装置。
[0040]如图3中所示，光致发光测量装置400具有激发光产生单元420以及显微镜单元430。
[0041]激发光产生单元420具有光源单元421、光导单元422以及滤光器423。光源单元421是包括高于六方碳化硅的带隙的能量分量的光源。光源单元421例如是汞灯。光导单元422引导光源单元421发射的光，并且例如包括光纤。滤光器423选择性地使具有对应于高于六方碳化硅的带隙的能量的特定波长的光通过。典型地，对应于六方碳化硅的带隙的波长约为313nm。因此，例如，特别能使具有约390nm的波长的光通过的带通滤光器可以用作滤光器423。用这种构造，激发光产生单元420可以发射具有高于六方碳化硅的带隙的能量的激发光LE。
[0042]显微镜单元430具有控制单元431、载台432、光学系统433、滤光器434以及相机435。控制单元431控制载台432的位移，并控制通过相机435执行的图像捕获操作。
[0043]控制单元431例如是个人电脑。载台432支撑碳化硅衬底80以便暴露第一主表面1，并移动第一主表面I的位置。载台432例如是XY载台。光学系统433接收由于通过激发光LE导致的激发而从第一主表面I发射的光致发光光LL。对于光学系统433接收的光，滤光器434选择性地使具有750nm或更大的波长的光通过。滤光器434是低通滤光器或带通滤光器。相机435捕获由已经穿过滤光器434的透射光LH产生的图像，并将其数据发送至控制单元431。相机435例如是CXD相机。
[0044]下文说明测量光致发光的方法。
[0045]首先，激发光LE进入碳化娃衬底80的第一主表面I。激发光具有等于或大于碳化硅的带隙的能量。因此，在第一主表面I上产生发射光致发光光LL的发光区。对于光致发光光LL来说，通过相机435作为图像观察已经穿过滤光器434的透射光LH。在滤光器434是特别能使例如具有750 nm或更大的频率的光通过的滤光器的情况下，可以在第一主表面I上观察到发射具有例如750nm或更大的波长的光致发光光LL的发光区。在这种情况下，发光区的密度与位错密度紧密相关。同时，在滤光器434是特别能使例如390nm左右的波长范围内的光通过的滤光器的情况下，在第一主表面I上观察到发射具有390nm左右的波长范围的光致发光光LL的发光区。
[0046]下文说明根据本实施例的碳化硅衬底80的性质。
[0047]本实施例中的碳化硅衬底80的第一主表面I具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3。更优选地，以I X 103cm_2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3。
[0048]参考图4，下文示意性说明第一主表面I中的在750nm或更大的波长范围内的发光区3。当执行上述光致发光测量时，在由相机435捕获的图像中，发光区3被观测为亮点。发光区3的密度被计算为每单位面积亮点的数量。发光区3的密度与位错密度紧密相关。当发光区3的密度低时，位错密度也低。
[0049]本实施例中的碳化硅衬底80的第一主表面I优选具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IX IO4CnT2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4。更优选地，以IX 103cm_2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4。
[0050]参考图5，下文示意性说明第一主表面I中的在390nm左右的波长范围内的非发光区4。当执行上述光致发光测量时，在由相机435捕获的图像中，非发光区4被观测为暗点。通过计数每单位面积的暗点的数量来计算非发光区4的密度。非发光区4的密度与位错密度紧密相关。当非发光区4的密度低时，位错密度也低。
[0051]上文已经说明了碳化硅衬底80的第一主表面(背侧表面)中的发光区3的密度和非发光区4的密度，但是第一主表面I和第二主表面2中的每一个中的发光区3的密度和非发光区4的密度可能低。具体地，碳化硅衬底80的第一主表面I (背侧表面)可以具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IXlO4cnT2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3，并且碳化硅衬底80的第二主表面2 (正侧表面)具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第二主表面2中产生在750nm或更大的波长范围内的发光区3。同样地,碳化娃衬底80的第一主表面I (背侧表面)具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IXlO4cnT2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4，并且碳化硅衬底80的第二主表面2(正侧表面)可以具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第二主表面2中产生在390nm或更大的波长范围内的非发光区4。
[0052]当碳化硅衬底80的第一主表面I中的位错密度和第二主表面2中的位错密度之间差异较大时，SORI值可能在热处理或膜形成处理之前的SORI值以及热处理或膜形成处理之后的SORI值之间大幅改变。如上所述，当碳化硅衬底80的第一主表面I中的位错密度和第二主表面2中的位错密度类似地低时，SORI值的变化将较小。
[0053](第二实施例)
[0054]如图6中所示，本实施例的碳化硅半导体器件100是M0SFET，具体地是垂直型DiMOSFET (双注入MOSFET)。MOSFET具有外延衬底90、氧化物膜126、源电极111、上部源电极127、栅电极110以及漏电极。外延衬底90具有碳化硅衬底80、缓冲层121、击穿电压保持层122、P区123、n+区124以及p+区125。
[0055]碳化硅衬底80是具有第一实施例中所述性质的衬底。碳化硅衬底80和缓冲层121中的每一个都具有η型导电性。缓冲层121包含例如5X IO17CnT3浓度的η型导电性杂质。而且，缓冲层121例如具有0.5μπι的厚度。
[0056]击穿电压保持层122形成在缓冲层121上，并且由具有η型导电性的碳化硅制成。例如，击穿电压保持层122具有IOym的厚度，并以5X IO15CnT3浓度包含η型导电性杂质。
[0057]击穿电压保持层122具有其中形成多个P型导电性的P区123的表面，在该多个P区123之间具有间隔。在P区123中的每一个中，η+区124形成在ρ区123的表面层处。而且，在与η+区124相邻的位置形成P+区125。氧化物膜126形成在多个P区123之间的击穿电压保持层122的暴露部分上。具体地，氧化物膜126形成为在一个ρ区123中的η+区124、ρ区123、两个ρ区123之间的击穿电压保持层122的暴露部分、另一 ρ区123以及另一 P区123中的η+区124上延伸。在氧化物膜126上形成栅电极110。而且，源电极111形成在η+区124和ρ+区125上。在源电极111上形成上部源电极127。
[0058]下文说明制造用作碳化娃半导体器件100的MOSFET的方法。
[0059]参考图1，执行碳化硅衬底形成步骤(图7:S110)。在碳化硅衬底形成步骤中，制备具有第一主表面I以及与第一主表面I相反的第二主表面的碳化娃衬底80。碳化娃衬底80具有第一实施例中所述的性质。
[0060]参考图3，执行光致发光测量步骤(图7:S120)。在光致发光测量步骤中，在用具有等于或大于碳化硅的带隙的能量的激发光照射第一主表面I的同时，在第一主表面中测量在750nm或更大的波长范围内的发光区3的密度。而且，在光致发光测量步骤中，在用具有等于或大于碳化硅的带隙的能量的激发光照射第一主表面I的同时，在第一主表面I中测量在390nm的波长范围内的非发光区4的密度。在本实施例中，在第一主表面I中测量发光区3的密度和非发光区4的密度。但是，例如，可以在第一主表面I和第二主表面2的每一个中测量发光区3的密度以及非发光区4的密度。
[0061]随后，基于在第一主表面I中的在750nm或更大的波长范围内的发光区3的测量密度，使碳化硅衬底80经受筛选。具体地，当在第一主表面I中，在750nm或更大的波长范围内的发光区3的密度被测量为I X IO4CnT2或更小时，碳化硅衬底80被确定为非缺陷产品。另一方面，当在第一主表面I中，在750nm或更大的波长范围内的发光区3的密度被测量为大于IX IO4CnT2时,碳化娃衬底80被确定为缺陷产品。以此方式,将碳化娃衬底80筛选为非缺陷产品和缺陷产品。使用被确定为非缺陷产品的碳化硅衬底80制造碳化硅半导体器件 100。
[0062]参考图8，通过碳化硅衬底80的第二主表面2上的外延生长，形成由碳化硅制成的外延层81。具体地，在碳化硅衬底80的主表面上形成缓冲层121，并且随后在缓冲层121上形成击穿电压保持层122。以此方式，形成外延衬底90(图7:步骤S110)。缓冲层121由具有η型导电性的碳化硅制成，并且例如具有0.5μπι的厚度。而且，缓冲层121以例如5X IO17CnT3的浓度包含导电杂质。击穿电压保持层122例如具有10 μ m的厚度。而且，击穿电压保持层122以例如5X IO15CnT3的浓度包含η型导电性的杂质。
[0063]如图9中所示，如下执行注入步骤(图7:步骤S130)以形成ρ区123、η+区124以及P+区125。
[0064]首先，将ρ型导电性的杂质选择性注入击穿电压保持层122的一部分中，由此形成P区123。随后，将η型导电性的杂质选择性注入预定区域中以形成η+区124，并且将P型导电性的杂质选择性注入预定区域中以形成P+区125。应当注意，使用例如氧化物膜形成的掩膜执行杂质的这种选择性注入。
[0065]在这种注入步骤之后，执行活化退火处理。例如，在氩气氛下在1700°C的加热温度下执行退火30分钟。
[0066]如图10中所示，执行栅极绝缘膜形成步骤(图7:步骤S140)。具体地，形成氧化物膜126以覆盖击穿电压保持层122、ρ区123、η.区124以及ρ+区125。可以通过干氧化(热氧化)形成氧化物膜126。干氧化的条件例如如下:加热温度是1200°C并且加热时间是30分钟。
[0067]随后，执行氮化退火步骤(图7:步骤S150)。具体地，在一氧化氮(NO)的气氛下执行退火处理。用于这种处理的条件例如如下:加热温度是1100°c并且加热时间是120分钟。因此，氮原子被引入氧化物膜126和击穿电压保持层122、p区123、n+区124以及p+区125中每一个之间的界面附近。
[0068]应当注意在使用一氧化氮的退火步骤之后，可以使用作为惰性气体的氩(Ar)气执行额外的退火处理。用于这种处理的条件例如如下:加热温度是1100°c并且加热时间是60分钟。
[0069]如图11中所示，执行电极形成步骤(图7:步骤S160)以如下方式形成源电极111和电极112。应当注意在本实施例中，电极112是漏电极。
[0070]在氧化物膜126上，使用光刻方法形成具有图案的抗蚀剂膜。使用抗蚀剂膜作为掩膜，通过蚀刻去除氧化物膜126中位于n+区124以及P+区125上的部分。以此方式，在氧化物膜126中形成开口。随后，在各个开口中，形成导电膜以与n+区124以及p+区125中的每一个接触。随后，去除抗蚀剂膜，因此去除(剥离)了位于抗蚀剂膜上的导电膜部分。这种导电膜可以是金属膜，例如可以由镍(Ni)制成。由于剥离，形成了源电极111。而且，在碳化娃衬底80的第一主表面I (背侧表面)上形成电极112 (漏电极)。
[0071]应当注意，这时，优选执行用于合金化的热处理。例如，在作为惰性气体的氩(Ar)气的气氛下，在950°C的加热温度下执行热处理两分钟。
[0072]再次参考图6，在源电极111上形成上源电极127。而且，在氧化物膜126上形成栅电极110。
[0073]随后执行划片步骤(图7:步骤S170)。以此方式，通过切割获得多个芯片。以此方式，获得作为碳化硅半导体器件100的MOSFET (图6)。
[0074]应当注意可以采用导电类型与上述构造中的导电类型相反的构造。即，可以采用P型和η型彼此替代 的构造。而且，已经示例了垂直型DiMOSFET，但是可以使用本发明的组合衬底制造另一碳化硅半导体器件100。例如，可以制造RESURF-JFET (表面场降低-结型场效应晶体管)。
[0075]下文说明本实施例中制造碳化硅半导体器件100的方法的功能和效果。
[0076]根据本实施例中的制造碳化硅半导体器件100的方法，采用碳化硅衬底80，其中的第一主表面I具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以IXlO4CnT2或更小的密度在第一主表面I中产生在750nm或更大的波长范围内的发光区3的碳化硅衬底80。
[0077]750nm或更大的波长范围内的发光区3的密度与位错密度紧密相关。当使用具有第一主表面I中的发光区3的密度是IX 104cm_2或更小的这种性质的碳化硅衬底80制造碳化硅半导体器件100时，可以降低由热处理等造成的衬底的翘曲的变化量。因此，在光刻步骤中发生位置不对准的频率较低，由此提升碳化硅半导体器件100的良率。
[0078]而且，在根据本实施例的制造方法中，制备碳化硅衬底80的步骤包括在用具有等于或大于碳化娃的带隙的能量的激发光LE照射第一主表面I的同时测量第一主表面I中的在750nm或更大的波长范围内的发光区3的密度的步骤。通过测量发光区3的密度，可以检查衬底的背侧表面中的位错密度。以此方式，可以选择非缺陷碳化娃衬底80来制造碳化硅半导体器件100，由此提升碳化硅半导体器件100的良率。
[0079]而且，在第一主表面I具有这种性质:当用具有等于或大于碳化硅的带隙的能量的激发光LE照射时，以I X IO4CnT2或更小的密度在第一主表面I中产生在390nm的波长范围内的非发光区4的情况下，通过使用具有与390nm的波长范围内的非发光区4有关的低位错密度的碳化硅衬底80，可以进一步提升碳化硅半导体器件100的良率。
[0080]而且，在采用以具有等于或大于碳化硅的带隙的能量的激发光LE照射第一主表面I的同时测量第一主表面I中的在390nm的波长范围内的非发光区4的密度的步骤的情况下，可以通过测量非发光区4的密度来以更详细的方式检查与非发光区4有关的位错密度。
[0081][实例]
[0082]在实例中，执行与碳化硅半导体衬底的背侧表面中的密度有关的检查，以及在使用该衬底执行器件加工时对SORI值的改变量以及图案不对准的发生率的检查。应当注意SORI值是指用于量化衬底的翘曲量的一个指标。SORI值是由衬底主表面的最小二乘面至衬底的主表面的最高点的距离以及至其最低点的距离的和定义的值。这意味着当SORI值较大时，衬底具有较大翘曲。
[0083]本发明的实例I至5以及比较例I和2代表用于测量图案不对准发生率的试验晶片。对于本发明的实例I至5以及比较例I和2来说，使用在第一主表面(背侧表面)中具有不同亮点密度的七个碳化硅衬底80。表1中示出背侧表面中的每一个中的亮点密度。在本发明的实例I至5的每一个中，使用具有10000或更小的亮点密度的碳化硅衬底80。在比较例I和2的每一个中，使用具有大于10000的亮点密度的碳化硅衬底80。本试验中使用的碳化硅衬底80中的每一个都包括具有低位错密度的第二主表面2 (正侧表面)。七个碳化硅衬底80的正侧表面都具有类似的位错密度。
[0084]使用第一实施例中所述的方法测量碳化硅衬底80中的每一个的背侧表面中的亮点密度。对于捕获光致发光光的相机435来说，使用CCD相机。CCD相机中的像素数量是1024 X 1024 (96dpi X 96dpi)。CXD相机的一次照相中用于测量的可见区是650 μ mX650 μ m。C CD相机具有0.6 μ m/像素的空间分辨率。
[0085][表 I]
[0086]
【权利要求】
1.一种制造碳化硅半导体器件(100)的方法，包括以下步骤: 制备具有第一主表面(I)以及与所述第一主表面相反的第二主表面(2)的碳化硅衬底(80);以及 在所述第一主表面上形成电极(112)， 所述碳化硅衬底具有六方晶体结构， 所述第一主表面相对于{0001}面具有±8°或更小的偏离角(OA)， 所述第一主表面具有以下性质:当用具有等于或大于碳化硅的带隙的能量的激发光(LE)照射时，在所述第一主表面中以I X IO4CnT2或更小的密度产生处于750nm或更大的波长范围内的发光区(3)。
2.根据权利要求1所述的制造碳化硅半导体器件的方法，进一步包括在所述第二主表面上形成外延层(81)的步骤。
3.根据权利要求1或2所述的制造碳化硅半导体器件的方法，其中，制备所述碳化硅衬底的步骤包括在用具有等于或大于碳化硅的带隙的能量的激发光照射所述第一主表面的同时，测量在所述第一主表面中的、处于750nm或更大的波长范围内的所述发光区的密度的步骤。
4.根据权利要求1-3中的任何一项所述的制造碳化硅半导体器件的方法，其中，所述第一主表面具有以下性质:当用具有等于或大于碳化硅的带隙的能量的激发光照射时，在所述第一主表面中以IXlO4CnT2或更小的密度产生处于390nm的波长范围内的非发光区⑷。
5.根据权利要求1-4中的任何一项所述的制造碳化硅半导体器件的方法，其中，制备所述碳化硅衬底的步骤包括在用具有等于或大于碳化硅的带隙的能量的激发光照射所述第一主表面的同时，测量在所述第一主表面中的、处于390nm的波长范围内的所述非发光区的密度的步骤。
【文档编号】H01L29/78GK103946431SQ201280053966
【公开日】2014年7月23日 申请日期:2012年10月30日 优先权日:2011年11月30日
【发明者】本家翼, 原田真 申请人:住友电气工业株式会社
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1