主板及其芯片封装模块和母板的制作方法
【专利摘要】本发明实施例公开了一种主板及其芯片封装模块和母板，该芯片封装模块包括一基板，该基板下表面为矩形引脚区，该矩形引脚区边缘区域的引脚形成多圈的矩形环嵌套结构；在第一圈引脚中，间隔预定数量的引脚，空出一个引脚位置，使第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出；第一圈引脚中空出的引脚位置的数量等于第n-1圈和第n圈的引脚数量之和；在所述矩形引脚区的各边上，第n-1圈引脚中，相邻的两个引脚之间空出两个引脚位置，第n圈的全部引脚均与第n-1圈的相应引脚位于同一引脚线上，使第n-2圈-第n圈的全部引脚能够经一个连接层引出。本发明在现有技术的封装方式，减少了一层母板PCB的使用，降低了主板的生产成本。
【专利说明】主板及其芯片封装模块和母板
【技术领域】
[0001]本发明涉及集成电路封装【技术领域】，更具体地说，涉及一种主板及其芯片封装模块和母板。
【背景技术】
[0002]随着电子技术的发展，主板上集成电路密集度不断增大，集成电路上的芯片的引脚数量不断增加。
[0003]芯片的引脚数量的多少很大程度上影响到母板的走线层数，以PCB板(即印刷电路板)为例，在实际生产过程中，芯片上的引脚数量增多，一般通过增加PCB板的层数以引出(Fan Out，又称扇出)所有引脚。
[0004]具体的，芯片封装模块上的引脚多呈阵列式排布，从而形成多圈的矩形环嵌套结构，若要引出所有引脚，所需要的PCB板的层数与矩形环嵌套结构的圈数相同。由于使用的PCB板的层数较多，必然导致主板的生产成本居高不下。
【发明内容】
[0005]有鉴于此，本发明提供一种主板及其芯片封装模块和母板，在芯片封装模块上引脚数量不变的基础上，较现有技术的封装方式，减少了一层母板连接层的使用，在一定程度上降低了主板的生产成本。
[0006]为实现上述目的，本发明提供如下技术方案:
[0007]—种芯片封装模块，包括一基板，该基板的上表面为半导体器件放置区，该基板的下表面为矩形引脚区，该矩形引脚区边缘区域的引脚呈线性阵列式排布，在所述矩形引脚区的边缘区域形成多圈的矩形环嵌套结构，所述矩形环嵌套结构的圈数为n，最外圈引脚为第一圈引脚，紧邻最外圈的为第二圈引脚，以此类推，最内圈引脚为第η圈引脚；其中，所述第一圈引脚中，间隔预定数量的引脚，空出一个引脚位置，使第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出；第一圈引脚中空出的引脚位置的数量等于第n-Ι圈和第η圈的引脚数量之和；在所述矩形引脚区的各边上，所述第n-Ι圈引脚中，相邻的两个引脚之间空出两个引脚位置，第η圈的全部引脚均与第n-Ι圈的相应引脚位于同一引脚线上，使第η圈、第n-Ι圈、第η-2圈的全部引脚能够经一个连接层引出；所述引脚线为沿第一圈至第η圈方向且垂直于所述矩形引脚区相应边的直线，该引脚线上具有多个引脚。
[0008]优选的，所述第一圈引脚中，相邻的两个边的一个边上，自两边交点位置连续排列的引脚至多为四个，另一个边上，自两边交点位置连续排列的引脚至多为三个。
[0009]优选的，相邻的两个边的一个边上，自两边交点位置连续排列的引脚至多为三个，另一个边上，自两边交点位置连续排列的引脚至多为两个，使所述第一圈引脚和第二圈引脚能够经母板上的同一连接层引出。
[0010]优选的，在所述第一圈引脚的各边中，除自所述矩形引脚区的顶点位置连续排列的引脚外，每隔2个引脚，空出一个引脚位置。
[0011]优选的，所述第一圈引脚中空出的引脚位置的引脚设置于该空出的引脚位置所在引脚线的第n-ι圈或第η圈引脚中，或设置于非该引脚位置所在引脚线的第n-ι圈或第η圈引脚中。
[0012]优选的，所述引脚为焊球引脚或插针引脚。
[0013]优选的，该芯片封装模块包括:BGA模块、LGA模块、CSP模块或PGA模块。
[0014]相应的，本发明实施例中还公开了一种母板，该母板包括多层连接层，其中，表层连接层上具有与以上所述芯片封装模块的引脚电连接的多个连接装置，所述连接装置的排列方式与以上所述芯片封装模块上的引脚排列方式相同，其中，所述连接层的层数比所述矩形环嵌套结构的圈数少3。
[0015]优选的，该母板为多层PCB板。
[0016]优选的，所述连接装置为焊盘或插孔。
[0017]相应的，本发明实施例中还公开了一种主板，该主板包括以上所述的芯片封装模块和母板，所述母板由表层连接层至最底层连接层方向，各连接层依次为第一连接层、第二连接层……第n-3连接层；其中，所述芯片封装模块的第一圈引脚、第二圈引脚和第三圈引脚与所述母板的第一连接层及第二连接层电连接，所述芯片封装模块的第η-2圈引脚、第n-Ι圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接，除此之外，所述芯片封装模块的每一圈引脚分别与所述母板的一层连接层电连接。
[0018]优选的，所述芯片封装模块的第一圈引脚和第二圈引脚均与所述母板的第一连接层电连接。
[0019]优选的，所述芯片封装模块的第三圈引脚-第n-3圈引脚与所述母板的相应连接层电连接的方式为:在所述母板表层连接层上与所述芯片封装模块的第三圈引脚-第n-3圈引脚对应的连接装置处形成第一通孔；通过所述第一通孔，将所述芯片封装模块的第三圈引脚-第n-3圈引脚与所述母板的相应连接层电连接，所述第一通孔直接自所述母板的第一连接层贯穿相应的连接层的上一层连接层。
[0020]优选的，所述芯片封装模块的第η-2圈引脚、第n-Ι圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接的方式为:在所述母板第一连接层上与所述芯片封装模块的第η-2圈中的部分引脚、第η-1圈引脚中的部分引脚或全部引脚、以及第η圈引脚的部分引脚或全部引脚对应的连接装置处形成第二通孔，在所述母板第一连接层-第η-2连接层中的一层、两层或三层连接层的非连接装置处形成第三通孔，所述第二通孔直接自所述母板的第一连接层贯穿第η-2连接层，所述第三通孔贯穿其自身的起始连接层与第η-2连接层；采用连接引线将与所述芯片封装模块的第η-2圈引脚对应的连接装置与所述第三通孔的起始连接层电连接，使第η-2圈引脚中与基板相应边平行的引脚和与该边不平行的多个第三通孔电连接；通过所述第二通孔和第三通孔，将所述芯片封装模块的第η-2圈引脚、第η-1圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接。
[0021]与现有技术相比，本发明所提供的技术方案具有以下优点:
[0022]本发明所提供的主板及其芯片封装模块和母板，通过在第一圈引脚中，间隔预定数量的引脚，空出一个引脚位置，从而使空出的引脚位置两侧的两个引脚间的距离足够容纳至少三根引线，以将第一圈全部引脚以及第二圈引脚中的大部分引脚经母板上的一个连接层引出，第二圈引脚中剩余的引脚可通过另一个连接层引出，甚至第一圈和第二圈全部引脚均能够经母板上的一个连接层引出，即，使第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出。以母板为PCB为例，母板上的一个连接层即为一层PCB。
[0023]并且，第一圈引脚中空出的引脚位置的引脚被设置在第n-Ι圈和第η圈中，从而保证了芯片封装模块的引脚数量不减少，同时由于第η圈的全部引脚均与第n-Ι圈的相应引脚位于同一引脚线上，且相邻的两个引脚之间空出两个引脚位置，从而保证了第第η圈、第n-Ι圈、第η-2圈的全部引脚能够经一个连接层引出，从而节省了一层母板的连接层，在一定程度上降低了主板的生产成本。
【专利附图】
【附图说明】
[0024]图1为现有技术中芯片封装模块对应的母板上的焊盘分布示意图；
[0025]图2a-图2d为现有技术中母板上的焊盘引出方式示意图；
[0026]图3为本发明实施例公开的芯片封装模块的剖面图；
[0027]图4和图5为本发明实施例公开的芯片封装模块的俯视图；
[0028]图6a、图6b、图7a_图7f、图8a、图8b、图9a和图9b为本发明实施例二公开的芯片封装模块对应的母板上的焊盘引出方式示意图；
[0029]图1O本发明实施例公开的主板的剖面图。
【具体实施方式】
[0030]正如【背景技术】所述，现有技术中的主板中，若要全部引出芯片封装模块上的引脚，所需的母板层数较多，具体为，由于主板中使用的母板多为单面板，所需母板层数与芯片封装模块上的矩形环嵌套结构的圈数相同。发明人研究发现，造成这种问题的原因为，现有技术中为了更大限度的利用芯片封装模块的单面面积，即在引脚数量相同的情况下，尽量减小芯片封装模块的体积，相邻引脚间的距离过小，不足以容纳一根引线。
[0031]具体的，以手机主板中采用的具有4圈环状嵌套结构的BGA模块上的引脚为例，该BGA模块上的引脚多为焊球引脚，相邻引脚间的距离(即相邻两个焊球的中心点的距离)为
0.5mm,相应的，如图1所示，为与该BGA模块对应的母板(即PCB)上的焊盘分布示意图，图1中的PCB上相邻两个焊盘11间的距离A (即相邻两个焊盘的中心点的距离)也为0.5mm,而母板上的引线宽度一般为4mil(约为0.1mm),同时引线边缘与焊盘边缘需保留4mil的间距，以保证引线与焊盘间安全绝缘。也就是说，PCB上的两个焊盘之间若要引出一根引线，相邻两个焊盘边缘间的距离至少为0.3mm，但是，PCB上的焊盘直径D约为0.3mm,即PCB上相邻两个焊盘边缘间的距离LI仅为0.2_，不足以容纳一根引线。
[0032]基于以上结构的限制，现有技术中的母板PCB上的引线连接方式只能如图2a_图2d所示，为各层PCB上焊盘的引出方式，图中仅以芯片封装模块上由引脚排列形成的矩形环嵌套结构的圈数为4圈引脚为例，S卩，芯片封装模块上的I圈引脚对应I层PCB，若要引出所有引脚，共需4层PCB，图2a-图2d依次为第I层PCB-第4层PCB上的焊盘引线21的连接方式，以引出与焊盘对应的引脚。第I层PCB用于引出芯片封装模块的最外一圈引脚(SP第一圈引脚)，第2层PCB用于引出芯片封装模块的第二圈引脚，以此类推，直至引出所有引脚。[0033]基于此，本发明提供了一种主板及其芯片封装模块和母板，通过在芯片封装模块的第一圈引脚中，间隔预定数量的引脚，空出一个引脚位置，从而使空出的引脚位置两侧的两个引脚间的距离足够容纳至少三根引线，以将第一圈全部引脚以及第二圈引脚中的大部分引脚经母板上的一个连接层引出，第二圈引脚中剩余的引脚可通过另一个连接层引出，甚至第一圈和第二圈全部引脚均能够经母板上的一个连接层引出，即，使第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出。以母板为PCB为例，母板上的一个连接层即为一层PCB。
[0034]并且，第一圈引脚中空出的引脚位置的引脚被设置在第n-Ι圈和第η圈中，从而保证了芯片封装模块的引脚数量不减少，同时由于第η圈的全部引脚均与第n-Ι圈的相应引脚位于同一引脚线上，且相邻的两个引脚之间空出两个引脚位置，从而保证了第第η圈、第n-Ι圈、第η-2圈的全部引脚能够经一个连接层引出，从而节省了一层母板的连接层，在一定程度上降低了主板的生产成本。
[0035]以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0036]实施例一
[0037]本实施例提供了一种芯片封装模块，其剖面图如图3所示，引脚区的俯视图如图4和图5所示，该模块包括一基板31，该基板31的上表面为半导体器件放置区32，半导体器件放置区32上设置有多个芯片33，芯片33上方笼罩有屏蔽框37，屏蔽框37上方还笼罩有屏蔽盖(图中未示出)，用于保护芯片，屏蔽框和屏蔽盖可采用绝缘的塑料或陶瓷材料制作，可起到密封和提高芯片电热性能的作用；该基板31的下表面为矩形引脚区34，该矩形引脚区34具有多个引脚35，其中，该矩形引脚区34边缘区域的引脚呈线性阵列式排布，在所述矩形引脚区34的边缘区域形成多圈的矩形环嵌套结构，所述矩形环嵌套结构的圈数为η，最外圈引脚为第一圈引脚，紧邻最外圈的为第二圈引脚，以此类推，最内圈引脚为第η圈引脚。本实施例中基板31可为多层PCB板。图4和图5中仅以6圈引脚为例对本实施例中的方案进行说明。
[0038]需要说明的是，本实施例中的芯片封装模块的引脚排布需要在现有技术的基础上做改动，因此，如图1所示，本实施例所针对的现有技术中的芯片封装模块的基板下表面并非全部被引脚覆盖，需要在矩形环状嵌套结构包围的区域设置空白区12，即空白区12不设置任何引脚，以便于对引脚排布进行改动。
[0039]本实施例中在所述第一圈引脚中，间隔预定数量的引脚，空出一个引脚位置，使第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出。
[0040]需要说明的是，本实施例中所述间隔预定数量的引脚，并不限定具体预定数量为多少，可以每隔一个引脚，空出一个引脚位置，也可以每隔两个引脚，空出一个引脚位置，或者有的位置间隔一个或两个引脚，空出一个引脚位置，有的位置间隔三个或四个引脚，空出一个引脚位置，只要保证第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出即可。
[0041]所述第一圈引脚、第二圈引脚和第三圈引脚经母板上的两个连接层引出也包括两种情况，一是第一圈引脚和第二圈引脚中的全部引脚通过母板的同一个连接层引出，第三圈的全部引脚通过母板的另一个连接层引出；二是第一圈的全部引脚和第二圈的部分引脚通过母板的同一个连接层引出，第二圈的剩余部分引脚和第三圈的全部引脚通过母板的另一个连接层引出。
[0042]本实施例中第一圈引脚中空出的引脚位置的数量等于第n-Ι圈和第η圈的引脚数量之和，以保证引脚总数与现有技术中芯片封装模块的引脚数相同。
[0043]并且，在矩形引脚区34的各边上，所述第n-Ι圈引脚中，相邻的两个引脚之间空出两个引脚位置，第η圈的全部引脚均与第n-Ι圈的相应引脚位于同一引脚线上，使第η圈、第n-Ι圈、第η-2圈的全部引脚能够经一个连接层引出。
[0044]以图1中公布的引线尺寸和排线要求为例，相邻的两个引脚之间空出两个引脚位置后，这两个引脚对应的两个焊盘边缘之间的距离则为1.2_，足以容纳5根引线，即可引出5个焊盘，即，足以将第η圈、第n-Ι圈、第η-2圈的全部引脚在一个连接层上引出。
[0045]本实施例中所述引脚线为沿第一圈至第η圈方向且垂直于所述矩形引脚区相应边的直线，该引脚线上具有多个引脚。具体的，对于矩形引脚区34上下两侧的引脚来说，弓丨脚线为连接同一列引脚的竖向直线，如图4中标号a所示，对于矩形引脚区34左右两侧的弓丨脚来说，引脚线为连接同一行引脚的横向直线，如图4中标号b所示。
[0046]需要说明的是，第一圈引脚中空出的引脚位置的引脚可以设置于该空出的引脚位置所在引脚线的第n-Ι圈或第η圈引脚中，如图4所示，也可以设置于非该引脚位置所在行在引脚线的第n-Ι圈或第η圈引脚中，如图5所示。本实施例中对此不做限定，只要在第n-Ι圈和第η圈引脚中，相邻的两个引脚之间空出两个引脚位置即可。
[0047]具体的，如图4所示，若第一圈引脚中空出的引脚位置的引脚设置于该空出的引脚位置所在引脚线的第n-Ι圈引脚中，该芯片封装模块的引脚布局方式可以理解为，对位于矩形引脚区34左侧和右侧的引脚阵列，间隔预定行数，有一行引脚向内错开一列，以空出第一圈的一个引脚位置；对位于矩形引脚区34上侧和下侧的引脚阵列，间隔预定列数，有一列引脚向内错开一行，以空出第一圈的一个引脚位置；使第一圈引脚形成间隔预定行或列，空一个引脚位置的结构；之后，将位于矩形引脚区34的四个顶角区域36(即图4中的虚线框内的区域)中空出的引脚位置的引脚转移到第η圈引脚中。
[0048]需要说明的是，本实施例的芯片封装模块的矩形引脚区34除包括边缘区域呈矩形环状嵌套结构的引脚(以下简称边缘引脚341)外，还包括位于基板中间区域的多个引脚(以下简称中间引脚342)，边缘引脚341和中间引脚342之间为空白区域343，该空白区域343可容纳从边缘引脚341的第一圈引脚中转移出的多个引脚，以形成第n-Ι圈和第η圈引脚。其中，在主板工作过程中，中间区域所有引脚的电位相同，一般为地电位，即中间引脚342全部接地，因此，中间引脚342 —般不需引出。
[0049]当然，对于不同类型、不同需求的芯片封装模块，中间区域的引脚的排布方式、数量需做相应的调整，甚至中间区域不设置引脚，但只要其边缘区域为环状嵌套结构，环状嵌套结构包围的区域具有空白区，则均可适用本发明实施例的方案。
[0050]从图4和图5中可以看出，若要较现有技术的芯片封装模块节省一层母板的连接层，在将第一圈引脚、第二圈引脚和第三圈引脚经母板上的两个连接层引出的基础上，还要使第η圈、第n-Ι圈、第η-2圈的全部引脚经一个连接层引出，本实施例中通过使第η圈和第n-Ι圈位于同一引脚线上，并且在第η圈或第n-Ι圈中，相邻的引脚间空出两个引脚位置，从而在相邻的两个引脚间可引出四条引线，进而为将第η圈、第n-Ι圈、第η-2圈的全部引脚经一个连接层引出奠定了结构基础。
[0051]本实施例中通过在第一圈引脚中，间隔预定数量的引脚，空出一个引脚位置，从而使空出的引脚位置两侧的两个引脚间的距离足够容纳至少三根引线，使第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出。并且，将空出的引脚位置的引脚被设置在第n-Ι圈和第η圈中，从而保证了芯片封装模块的弓I脚数量不减少，同时由于第η圈的全部引脚均与第n-Ι圈的相应引脚位于同一引脚线上，且相邻的两个引脚之间空出两个引脚位置，从而保证了第η圈、第n-Ι圈、第η-2圈的全部引脚能够经一个连接层引出，从而节省了一层母板的连接层，在一定程度上降低了主板的生产成本。
[0052]需要说明的是，本实施例公开的芯片封装模块可以为采用各种具有引脚的封装技术得到的封装模块，如该芯片封装模块为各种BGA (Ball Grid ArrayPackage,球形触点阵列封装)模块、LGA (land grid array,触点阵列封装)模块、CSP (Chip Scale Package,芯片级封装)模块或各种PGA(Ceramic PinGridArrau Package,插针网格阵列封装)模块等。
[0053]其中，各种BGA模块包括PBGA (PlasticballZddarray,塑料焊球阵列封装)模块、CBGA (ceramicballSddarray,陶瓷焊球阵列封装)模块、TBGA (tape ball grid array 载带型焊球阵列封装)模块等；各种PGA模块包括OPGA (Organic pin grid Array,有机管脚阵列封装)模块、mPGA (即微型PGA封装)模块、CPGA (Ceramic PGA，陶瓷封装)模块、FC-PGA封装(即反转芯片针脚栅格阵列封装)模块、PPGA (Plastic Pin Grid Array,塑针栅格阵列封装)模块等。
[0054]该芯片封装模块若为BGA模块，则所述引脚为焊球引脚，焊球一般为锡球，该芯片封装模块若为PGA模块则所述引脚为插针引脚。
[0055]与以上公开的芯片封装模块相对应，本实施例还公开了一种母板，该母板包括多层连接层，其中，表层连接层上具有与以上公开的芯片封装模块的引脚电连接的多个连接装置，所述连接装置的排列方式与以上公开的芯片封装模块上的引脚排列方式完全相同，其中，所述连接层的层数比所述矩形环嵌套结构的圈数少3。
[0056]以图4为例，具有6圈引脚，则与其对应的母板仅需3层连接层，而如图2a-图2d所示，现有技术中的芯片封装模块对应的母板则需4层连接层。
[0057]本实施例中的母板优选为多层PCB板，即母板上的一层连接层即为一层单面PCB板。并且，所述母板表层的连接装置的设置方式也与芯片封装模块的引脚的设置方式相对应，当所述引脚为焊球引脚时，母板表层的连接装置则为焊盘，当所述引脚为插针引脚时，母板表层的连接装置则为插孔。
[0058]除此之外，所述芯片封装模块的基板的一个顶角处还设置有第一标识38，所述母板上与所述芯片封装模块的第一标识38相对应的位置处设置有第二标识，即第二标识在母板上的位置与第一标识38在基板上的位置相同，以限定所述芯片封装模块与所述母板的安装方向。
[0059]实施例二
[0060]本实施例公开的芯片封装模块和母板，在上一实施例的基础上，对芯片封装模块顶角区域的引脚排布进行进一步的限定，具体的，如图4和图5所示，为了将第一圈引脚、第二圈引脚和第三圈引脚经母板上的两个连接层引出，本实施例在第一圈引脚中，相邻的两个边的一个边上，自两边交点位置连续排列的引脚至多为四个，另一个边上，自两边交点位置连续排列的引脚至多为三个。为了便于描述，以下的引线方式和排布方式的变化等均以图4中的芯片封装模块为例进行说明，母板以多层PCB版为例。
[0061]本实施例中顶角区域的引脚排布为:自两边交点位置连续排列的引脚至多为四个，另一个边上，自两边交点位置连续排列的引脚至多为三个的排布方式至少包括以下几种:
[0062]1、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为四个，另一个边上，自两边交点位置连续排列的引脚为三个；
[0063]2、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为四个，另一个边上，自两边交点位置连续排列的引脚为两个；
[0064]3、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为四个，另一个边上，自两边交点位置连续排列的引脚为一个；
[0065]4、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为三个，另一个边上，自两边交点位置连续排列的引脚为三个；
[0066]5、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为三个，另一个边上，自两边交点位置连续排列的引脚为两个；
[0067]6、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为三个，另一个边上，自两边交点位置连续排列的引脚为一个；
[0068]7、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为两个，另一个边上，自两边交点位置连续排列的引脚为两个；
[0069]8、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为两个，另一个边上，自两边交点位置连续排列的引脚为一个；
[0070]9、相邻的两个边的一个边上，自两边交点位置连续排列的引脚为一个，另一个边上，自两边交点位置连续排列的引脚为一个。
[0071]具体的，对于第I种排布方式，以环状嵌套结构的一个顶角区域为例，如图6a所示，在第二圈引脚的该顶角区域，存在X、Y两个引脚不能从第一层PCB上引出，但是如图6b所示，这两个引脚可以经第二层PCB引出，从而实现了将第一圈、第二圈和第三圈的全部引脚经两层PCB引出的目的。
[0072]对于第2种排布方式，同样的，以边缘引脚具有6圈引脚为例，参见图7a_图7c，为图4中的芯片封装模块对应的第一层PCB-第三层PCB的引线方式示意图。在第一圈引脚的四个边61-64中，第一边61-第四边64两两相交,相交的两边共用顶点。在左上方的顶角区域，第一边61的第一端61a和第二边62的第一端62a相交,第一边61的第一端61a自交点处连续排列的引脚为四个，则第二边62的第一端62a自交点处连续排列的引脚为两个。右下方的顶角区域和左上方的顶角区域的引脚设置方式相同。因此，从图6a中可以看出，除第二圈的左上方的引脚65和右下方的引脚66之外，第一圈和第二圈的其它引脚均可以在第一层PCB上引出。虽然，引脚65和引脚66均位于第二圈引脚中，但从图6b中可以看出，这两个引脚仍然可以通过第二层PCB引出。也就是说，通过两层PCB将第一圈、第二圈和第三圈的全部引脚引出。
[0073]对于第3种排布方式，仍然存在与第2种排布方式相同的问题，即第2圈引脚的一个顶角区域中存在一个引脚不能经第一层PCB引出的问题，但是仍能通过第二层PCB将该引脚引出，这里不再详细说明。
[0074]对于第4种排布方式，仍以环状嵌套结构的一个顶角区域为例，如图8a所示，在第二圈引脚的该顶角区域，存在一个引脚Z不能从第一层PCB上引出，但是如图Sb所示，引脚Z可以经第二层PCB引出，从而实现了将第一圈、第二圈和第三圈的全部引脚经两层PCB引出的目的。
[0075]对于第5种排布方式，如图6a的左下角和右上角的顶角区域所示，在左下角的顶角区域，第一边61的第二端61b和第四边64的第一端64a相交，第一边61的第二端61b自交点处连续排列的引脚为三个，则第四边64的第一端64a自交点处连续排列的引脚为两个。右上角的顶角区域和左下角的顶角区域的引脚设置方式相同。从图6a中可以看出，在左下角和右上角，第一圈和第二圈的全部引脚均可以在第一层PCB上引出。若环状嵌套结构的四个顶角区域均如此设置，则可将第一圈和第二圈的全部引脚经母板上的同一连接层引出。
[0076]对于第6-9种排布方式,均与第5种排布方式相同,仅通过一层PCB即可将第一圈和第二圈的全部引脚引出，这里不再赘述。换句话说，在第一圈引脚中，相邻的两个边的一个边上，自两边交点位置连续排列的引脚至多为三个，另一个边上，自两边交点位置连续排列的引脚至多为两个，使所述第一圈引脚和第二圈引脚能够经母板上的同一连接层引出。
[0077]需要说明的是，边缘引脚的四个顶角区域可同时采用上述几种排布方式中的一种进行设置，也可以同 时采用多种排布方式，取决于环状嵌套结构每一边的引脚数量和空出的引脚位置的排布方式。
[0078]进一步的，本实施例中为了最大限度的减少第一圈引脚中需要空出的引脚位置的数量，优选在所述第一圈引脚的各边中，除自所述矩形引脚区的顶点位置连续排列的引脚外，每隔两个引脚，空出一个引脚位置。具体的，与图1中的引线宽度、焊盘大小相同，图4中，两个焊盘之间空出一个焊盘位置后，这两个焊盘边缘的距离L2能够达到0.7mm (约为28mil)，按照引线宽度及引线间隔的要求，这两个焊盘之间足以设置三条引线，如图7a-图7c所示。
[0079]在以上实施例中，仅以只在环状嵌套结构的第一圈引脚中空出引脚位置为例进行说明，本领域技术人员可以理解，在其它实施例中，由于引脚设置方式的不同，为了将全部引脚引出，在第二圈-第η-2圈中，有些引脚排布方式下也会出现需空出引脚位置的情况，只要将空出的引脚位置的引脚转移到第η圈或第n-Ι圈引脚中，保证引脚数量不减少即可。
[0080]具体的，如图9a所示，对于相邻的两个边的一个边上，自两边交点位置连续排列的引脚为四个，另一个边上，自两边交点位置连续排列的引脚也为四个的情况，在第二圈引脚的顶角区域存在X、Y、Z三个引脚不能从第一层PCB上引出，而第二层PCB最多只能引出这三个引脚中的两个，此时，则需将其中的一个引脚，如引脚Z转移到第η圈或第n-Ι圈中，如图9b所示，以便将第一圈、第二圈和第三圈的全部引脚经两层PCB引出。
[0081]实施例四
[0082]本发明实施例公开了一种主板，其剖面图如图10所示，该主板包括以上实施例中所述的芯片封装模块和母板，所述母板由表层连接层至最底层连接层方向，各连接层依次为第一连接层、第二连接层……第n-3连接层；
[0083]其中，所述芯片封装模块的第一圈引脚、第二圈引脚和第三圈引脚与所述母板的第一连接层及第二连接层电连接，所述芯片封装模块的第η-2圈引脚、第η-1圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接，除此之外，所述芯片封装模块的每一圈引脚分别与所述母板的一层连接层电连接。本实施例中的母板为多层PCB板，每一个连接层即为一层PCB,该主板可以为手机主板或电脑主板。
[0084]其中，如以上实施例所述，根据芯片封装模块上最外圈引脚排布方式的不同，第一圈和第二圈的全部引脚可以经第一连接层引出，如图7a所示，第三圈的全部引脚经第二连接层引出，如图7b所示；或者，第一圈的全部引脚和第二圈中除顶角区域的个别引脚外的其它引脚经第一连接层引出，如图6a所示，第二圈顶角区域的个别引脚和第三圈的全部引脚第二连接层引出，如图6b所示.[0085]其中，所述芯片封装模块的第三圈引脚-第n-3圈引脚与所述母板的相应连接层电连接的方式为:
[0086]在所述母板表层连接层上与所述芯片封装模块的第三圈引脚-第n-3圈引脚对应的连接装置处形成第一通孔；
[0087]通过所述第一通孔，将所述芯片封装模块的第三圈引脚-第n-3圈引脚与所述母板的相应连接层电连接，所述第一通孔直接自所述母板的第一连接层贯穿相应的连接层的
上一层连接层。
[0088]S卩，通过在母板各连接层打孔的方式，将芯片封装模块的第三圈引脚-第n-3圈引脚连接至相应的连接层上，并且，一圈引脚对应一层连接层。
[0089]其中，所述芯片封装模块的第η-2圈引脚、第n-Ι圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接的方式为:
[0090]在所述母板第一连接层上与所述芯片封装模块的第η-2圈中的部分引脚、或者第n-Ι圈引脚中的部分引脚或全部引脚、或者第η圈引脚的部分引脚或全部引脚对应的连接装置处形成第二通孔，在所述母板第一连接层-第η-2连接层中的一层、两层或三层连接层的非连接装置处形成第三通孔，所述第二通孔直接自所述母板的第一连接层贯穿第η-2连接层，所述第三通孔贯穿其自身的起始连接层与第η-2连接层；
[0091]采用连接引线将与所述芯片封装模块的第η-2圈引脚对应的连接装置与所述第三通孔的起始连接层电连接，使第η-2圈引脚中与基板相应边平行的引脚和与该边不平行的多个第三通孔电连接，即多个第三通孔的连线(可为直线或曲线)与第η-2圈引脚所在边相交。
[0092]通过所述第二通孔和第三通孔，将所述芯片封装模块的第η-2圈引脚、第η-1圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接。
[0093]具体的，以图4中具有6圈引脚的芯片封装模块为例，与该芯片封装模块对应的母板共有三层PCB，图7a-图7c为与该母板的第一层PCB41、第二层PCB42和第三层PCB43上引线连接方式示意图。
[0094]如图10所示，通过芯片封装模块上的焊球引脚35与第一层PCB41上的焊盘40直接接触，使芯片封装模块的第一圈引脚和第二圈引脚均与所述母板的第一连接层(即第一层PCB41)电连接，引线方式如图7a所示，具体描述请参见上一实施例，这里不再赘述。
[0095]芯片封装模块上的第三圈引脚通过打孔的方式，与第二层PCB42电性相连，如图7b所示。[0096]芯片封装模块上的第四圈-第六圈引脚的引出方式如图7c所示，图7d_7f为第四圈-第六圈引脚各种引出方式的局部放大图，下面结合附图进行说明。
[0097]如图7d所示，在非焊盘位置形成四个通孔，在母板第一层PCB上第四圈焊盘中的焊盘Ml处形成贯穿第二层PCB的第二通孔，通过该第二通孔，将焊盘Ml通过第三层PCB上的引线71引出。焊盘M2、M3、M4、M5的引出方式则包括以下几种:
[0098]1、在第一层PCB的空白区域(即非焊盘位置)上形成m2、m3、m4和m5形成四个贯穿第二层PCB的第三通孔，在第一层PCB上采用连接引线将焊盘M2、M3、M4、M5分别与通孔m2、m3、m4、m5电性连接,通孔m2、m3、m4、m5的连线与焊盘M1、M2、M3的连线相交,优选二者相互垂直；之后在通孔中注入导电材料，将焊盘M2、M3、M4、M5分别与第三层PCB上的引线72、73、74、75电性连接，以引出相应的焊盘。
[0099]2、在母板第一层PCB上焊盘M2、M3、M4、M5处形成贯穿第一层PCB的通孔，之后在第二层PCB上形成贯穿第二层PCB的通孔m2、m3、m4、m5，在第二层PCB上采用连接引线将焊盘M2、M3、M4、M5分别与通孔m2、m3、m4、m5电性连接，之后在分别贯穿第一层PCB和第二层PCB的通孔中注入导电材料，将焊盘M2、M3、M4、M5分别与第三层PCB上的引线72、73、74,75电性连接，以引出相应的焊盘。
[0100]3、上述两种方式的综合，可将焊盘M2、M3、M4、M5中的部分采用第I种方式引出，另一部分采用第2种方式引出。
[0101]为了减少打孔数量，如图7e所示，在母板第一层PCB上的焊盘M4、M5处形成贯穿第二层PCB的两个通孔，通过这两个通孔，将焊盘M4、M5通过第三层PCB上的引线74、75引出；在非焊盘位置形成至少贯穿第二层PCB的三个通孔ml、m2、m3，采用上述三种连接方式中的一种，采用连接引线将焊盘Ml、M2、M3分别与通孔ml、m2、m3相连，该连接引线可以设置在第一层PCB上，也可以设置在第二层PCB上，之后通过第三层PCB上的引线71、72、73将焊盘Ml、M2、M3引出。
[0102]为了更进一步减少打孔数量，如图7f所示，在母板第一层PCB上的焊盘M1、M4、M5处形成贯穿第二层PCB的三个通孔，通过这些通孔，将焊盘Ml、M4、M5通过第三层PCB上的引线71、74、75引出；在非焊盘位置形成至少贯穿第二层PCB的两个通孔m2、m3，采用上述三种连接方式中的一种，采用连接引线将焊盘M2、M3分别与通孔m2、m3相连，之后通过第三层PCB上的引线72、73将焊盘112、]\0引出。
[0103]本领域技术人员可以理解，以上仅以具有6圈引脚的芯片封装模块、3层PCB母板组成的主板为例，将其连接方式进行了说明，对于具有更多引脚、更多层次的母板，其连接方式会更加复杂，但主体思想仍与以上公开的连接方式的思想相同。
[0104]本发明实施例公开的主板，通过改变芯片封装模块上的引脚和母板上的焊盘的排布方式，在具有相同引脚数量的前提下，较现有技术的主板节省了一层PCB板，大大减少了主板的生产成本。
[0105]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种芯片封装模块，其特征在于，包括一基板，该基板的上表面为半导体器件放置区，该基板的下表面为矩形引脚区，该矩形引脚区边缘区域的引脚呈线性阵列式排布，在所述矩形引脚区的边缘区域形成多圈的矩形环嵌套结构，所述矩形环嵌套结构的圈数为Π，最外圈引脚为第一圈引脚，紧邻最外圈的为第二圈引脚，以此类推，最内圈引脚为第η圈引脚； 其中，所述第一圈引脚中，间隔预定数量的引脚，空出一个引脚位置，使第一圈引脚、第二圈引脚和第三圈引脚能够经母板上的两个连接层引出； 第一圈引脚中空出的引脚位置的数量等于第η-1圈和第η圈的引脚数量之和； 在所述矩形引脚区的各边上，所述第η-1圈引脚中，相邻的两个引脚之间空出两个引脚位置，第η圈的全部引脚均与第η-1圈的相应引脚位于同一引脚线上，使第η圈、第η-1圈、第η-2圈的全部引脚能够经一个连接层引出；所述引脚线为沿第一圈至第η圈方向且垂直于所述矩形引脚区相应边的直线，该引脚线上具有多个引脚。
2.根据权利要求1所述的芯片封装模块，其特征在于，所述第一圈引脚中，相邻的两个边的一个边上，自两边交点位置连续排列的引脚至多为四个，另一个边上，自两边交点位置连续排列的引脚至多为三个。
3.根据权利要求2所述的芯片封装模块，其特征在于，相邻的两个边的一个边上，自两边交点位置连续排列的引脚至多为三个，另一个边上，自两边交点位置连续排列的引脚至多为两个，使所述第一圈引脚和第二圈引脚能够经母板上的同一连接层引出。
4.根据权利要求2或3所述的芯片封装模块，其特征在于，在所述第一圈引脚的各边中，除自所述矩形引脚区的顶点位置连续排列的引脚外，每隔2个引脚，空出一个引脚位置。
5.根据权利要求1所述的芯片封装模块，其特征在于，所述第一圈引脚中空出的引脚位置的引脚设置于该空出的引脚位置所在引脚线的第η-1圈或第η圈引脚中，或设置于非该引脚位置所在引脚线的第η-1圈或第η圈引脚中。
6.根据权利要求1所述的芯片封装模块，其特征在于，所述引脚为焊球引脚或插针引脚。
7.根据权利要求1所述的芯片封装模块，其特征在于，该芯片封装模块包括:BGA模块、LGA模块、CSP模块或PGA模块。
8.一种母板，其特征在于，该母板包括多层连接层，其中，表层连接层上具有与权利要求1-7任一项中所述芯片封装模块的引脚电连接的多个连接装置，所述连接装置的排列方式与权利要求1-7任一项中所述芯片封装模块上的引脚排列方式相同，其中，所述连接层的层数比所述矩形环嵌套结构的圈数少3。
9.根据权利要求8所述的母板，其特征在于，该母板为多层PCB板。
10.根据权利要求8所述的母板，其特征在于，所述连接装置为焊盘或插孔。
11.一种主板,其特征在于,该主板包括权利要求1-7任一项中所述的芯片封装模块和权利要求8-10任一项中所述的母板，所述母板由表层连接层至最底层连接层方向，各连接层依次为第一连接层、第二连接层……第n-3连接层； 其中，所述芯片封装模块的第一圈引脚、第二圈引脚和第三圈引脚与所述母板的第一连接层及第二连接层电连接，所述芯片封装模块的第η-2圈引脚、第η-1圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接，除此之外，所述芯片封装模块的每一圈引脚分别与所述母板的一层连接层电连接。
12.根据权利要求11所述的主板，其特征在于，所述芯片封装模块的第一圈引脚和第二圈引脚均与所述母板的第一连接层电连接。
13.根据权利要求12所述的主板，其特征在于，所述芯片封装模块的第三圈引脚-第n-3圈引脚与所述母板的相应连接层电连接的方式为: 在所述母板表层连接层上与所述芯片封装模块的第三圈引脚-第n-3圈引脚对应的连接装置处形成第一通孔； 通过所述第一通孔，将所述芯片封装模块的第三圈引脚-第n-3圈引脚与所述母板的相应连接层电连接，所述第一通孔直接自所述母板的第一连接层贯穿相应的连接层的上一层连接层。
14.根据权利要求12所述的主板，其特征在于，所述芯片封装模块的第η-2圈引脚、第η-1圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接的方式为: 在所述母板第一连接层上与所述芯片封装模块的第η-2圈中的部分引脚、第η-1圈引脚中的部分引脚或全部引脚、以及第η圈引脚的部分引脚或全部引脚对应的连接装置处形成第二通孔，在所述母板第一连接层-第η-2连接层中的一层、两层或三层连接层的非连接装置处形成第三通孔，所述第二通孔直接自所述母板的第一连接层贯穿第η-2连接层，所述第三通孔贯穿其自身的起始连接层与第η-2连接层； 采用连接引线将与所述芯片封装模块的第η-2圈引脚对应的连接装置与所述第三通孔的起始连接层电连接，使第η-2圈引脚中与基板相应边平行的引脚和与该边不平行的多个第三通孔电连接； 通过所述第二通孔和第三通孔，将所述芯片封装模块的第η-2圈引脚、第η-1圈引脚和第η圈引脚均与所述母板的第n-3连接层电连接。
【文档编号】H01L23/49GK103943585SQ201310024064
【公开日】2014年7月23日 申请日期:2013年1月22日 优先权日:2013年1月22日
【发明者】缪江平 申请人:联想(北京)有限公司