半导体结构与其制造方法
【专利摘要】一种半导体结构与其制造方法，特别是关于一种晶片扇出的制造方法，包含将一干膜形成一预设图案；提供一晶片，其中该晶片的接垫分布与该干膜的预设图案相对应；将该晶片的接垫表面与干膜相接触；形成一封胶体包覆该晶片；以及移除该干膜使接垫表面露出。
【专利说明】半导体结构与其制造方法
【技术领域】
[0001]本发明系关于一半导体封装结构，特别是关于一种半导体制程扇出(Fan Out)结构的技术提出改善。
【背景技术】
[0002]在半导体制程中，在进行晶圆级封装时，需要根据不同的晶粒尺寸来客制化不同的载具。由于在整个制作流程中，载具须自晶粒焊上后就一路使用到扇出制程完成并分离后才可加以回收使用，因此，在生产效率上，载具的适用性与数量往往会成为瓶颈。然而，如果因此而提高备用载具的数量，必须付出额外的成本。
[0003]另外，由于3D封装的需求对于现今不断缩小的电子元件越来越重要，所以，能在不需更动现有机台与设备及载板的情形下来进行扇出晶圆级封装，实为一节省成本且重要的课题。
【发明内容】
[0004]本发明所述的一种半导体封装结构的制造方法，包含将一干膜形成一预设图案，并且提供一晶片，其中该晶片的接垫分布与该干膜的预设图案互相对应。本发明可进一步将该晶片的接垫表面与干膜相接触并形成一封胶体包覆该晶片，以及移除该干膜使接垫表面露出。
[0005]本发明另外叙述的一种半导体封装结构的制造方法，包含提供一基板以及将一干膜以一预设图案形成于所述的基板上，其中该预设图案与该基板第一表面对应；形成一封胶体于该基板上并包覆该干膜，接着移除该基板并移除该干膜使该封胶体具有一承载面。
[0006]上文已相当广泛地概述本揭露内容之技术特征及优点，俾使下文之本揭露详细描述得以获得较佳了解。构成本揭露内容之申请专利范围标的之其它技术特征及优点将描述于下文。本揭露内容所属【技术领域】中具有通常知识者应了解，可相当容易地利用下文揭示之概念与特定实施例可作为修改或设计其它结构或制程而实现与本揭露内容相同之目的。本揭露内容所属【技术领域】中具有通常知识者亦应了解，这类等效建构无法脱离后附之申请专利范围所界定之本揭露内容的精神和范围。
【专利附图】
【附图说明】
[0007]图1?4显示本发明所述半导体结构与其制造方法的一实施例；
[0008]图5?7显示本发明所述半导体结构与其制造方法的一实施例；
[0009]图8显示本发明所述半导体结构的一实施例；
[0010]图9显示本发明所述半导体结构的一实施例；
[0011]图10显示本发明所述具有TSV的半导体结构的一实施例；
[0012]图11?15显示本发明所述半导体结构与其制造方法的一实施例；
[0013]图16显不本发明所述具有TSV的半导体结构的一实施例；[0014]图17显示本发明所述具有TSV的半导体结构的一实施例。
[0015]【主要元件符号说明】
[0016]100基板
[0017]101干膜
[0018]110第一表面
[0019]200晶片
[0020]202接垫
[0021]204线路层
[0022]210焊球
[0023]300封胶体
[0024]301开孔
[0025]302第一表面
[0026]304第二表面`
[0027]306孔洞
[0028]310焊球
[0029]320承载面
[0030]400导电层
[0031]402导电柱
[0032]500第一介电层
[0033]502第二介电层
[0034]503第三介电层
[0035]5031第三介电层第一表面
[0036]510孔洞
[0037]520第二孔洞
【具体实施方式】
[0038]以下所述的详细内容主要是用来举例说明本发明中所提的例示装置或方法，所述内容不应用来限定本发明，而且对于任何与本发明概念均等的功能与元件皆不脱离本发明的精神。
[0039]以下的揭露内容提出的各实施例是针对现有晶片扇出制程的改良，透过本发明，可以在相同的基板上针对不同尺寸大小或布局的晶片进行扇出制程，因此不需因不同的晶片来客制化基板，以达到增进产能与降低成本的目的。
[0040]图1~4为根据本发明所述的一实施例，用来例示本发明的一晶片线路层之扇出制程，提供一基板100用以承载一干膜101，并将该干膜101形成一如图1的预设图案。图2表示提供一晶片200，其中该晶片200包含接垫202，且接垫202的分布与干膜101的预设图案相对应并将晶片200的接垫表面与干膜101相接触，在一实施例中，晶片200仅有接垫表面与干膜101接触，以覆盖晶片200之接垫202。图3显示形成一封胶体300用来包覆晶片200及干膜101 ;接着如图4所示将干膜101移除使接垫202的表面露出，而于封胶体300上形成对应接垫202之开孔301。由于干膜101移除后，接垫202的表面已被露出，且晶片200也已被包覆于封胶体300中，因此，在接下来的制程中，针对晶片200之接垫202做一重布线，形成一扇出(Fan Out)线路。
[0041 ] 本发明的扇出制程可如图8所示进一步包含形成一线路层204，其中线路层204 —端电连接于接垫202表面。另一端则沿封胶体300向外延伸至该封胶体的第一表面形成扇出(Fan Out)线路。本发明的扇出制程也可如图9所示形成一焊球210于线路层204上，其中焊球210与线路层204电连接。
[0042]由于目前对于三维立体封装的需求日渐增加，本发明也可以如图10所示，在封胶体300中形成一孔洞，其中孔洞的一端延伸至封胶体300的第一表面302，接着再以电镀或沉积的制程在孔洞中形成导电柱402，由于导电柱402延伸至封胶体300的第一表面302且与线路层204电连接，所以可进一步与晶片200的接垫202表面电连接，接着，可以在与封胶体300的第一表面302相反的第二表面304上以蚀刻或激光等方式形成一孔洞306使其与导电柱402相接，接着可选择地将一焊球310形成于孔洞306中，并经回焊制程后电性连接于导电柱402。透过焊球310与210，可将晶片200与其他晶片或元件做立体的堆迭与电连接，进而完成3D堆迭封装。
[0043]根据本发明形成一可扇出结构的制作方法也可如图5?7所示，首先如图5可置放一导电层400于基板100上,该导电层的材料可选自任何可传导电流的材料如金、银、铜等，于其它实施例中，该导电层亦可为一铜箔。接着透过图案化的制程将导电层400的一部分去除以形成导电柱402 (参考图6)。于其它实施例中，该导电柱402亦可利用电镀制程形成。接着可以类似图1-2的方式，将干膜101置放在导电层400上并图案化干膜101 (参考图7)，干膜101的图案与将要置于其上方的晶片200的接垫202的分布相对应。之后可把晶片200置于已图案化的干膜101上使晶片200的接垫表面与干膜101相接触，藉以覆盖晶片200接垫202，避免接垫202污染。在一实施例中，晶片200仅有接垫202的表面与干膜101相接触。由于干膜101、基板100及导电层400移除后，接垫202的表面已被露出，且晶片200也已被包覆于封胶体300中，因此，可以对接垫202做一重布线形成扇出之线路层204后，再进行植球制程，使焊球210形成于線路层204上。于其它实施例中，该焊球210亦可直接形成于封胶体300上对应接垫202之开孔301中。
[0044]由于目前对于立体封装的需求日渐增加，本发明也可以如图10所示，透过以包覆在封胶体300中的导电柱402，在封胶体300的第一表面302所相对的第二表面304上以蚀刻或雷射等方式形成一孔洞306使其与导电柱402相接，接着可选择性地将一焊球310形成于孔洞306中经回焊制程后电连接导电柱402。透过焊球310，可将晶片200与其他晶片或元件做立体的堆迭与电连接，进而完成3D封装。
[0045]根据本发明形成一可扇出结构的制作方法也可如图11?14所示，首先提供一基板100，接着将一干膜101以一预设图案形成于基板100上，其中该预设图案与基板100的第一表面110对应,进一步形成一封胶体300于基板100上以用来包覆干膜101。之后如图12将基板100与干膜101移除；移除后的封胶体300具有一个与基板100的第一表面110形状互相倒置的一承载面320。在本实施例中，承载面320为一向内凹陷的表面。进一步可如图13所示形成一第一介电层500于内凹之承载面320中，形成第一介电层500的方式可依需求调整，如 CVD (Chemical Vapour Deposition)制程，或旋转涂布(spin coating)的方式，在本实施例中，是选择旋转涂布。在旋转涂布后形成一第一介电层500并使其具有一平坦的表面，并接着将一晶片200置于第一介电层500的上方，于本实施例中，该介电层可为一粘晶胶。接着可再将一第二介电层502以CVD或涂布的方式形成于承载面320中并覆盖晶片200。接着如图14所示形成一线路层204于第二介电层502上并与晶片200的接垫202做电连接。图14所示一实施例在完成线路层204布于第二介电层502上方后，再将焊球210置于线路层204上，再继续进行后续的封装制程。
[0046]在本发明的另一实施例中，也可如图15所不形成一导电柱402于封胶体300中，此步骤可在接续图11封胶体300形成于基板100上之后进行，可于封胶体300完全固化时进行，但并不以此为限，其中导电柱402的一端延伸至封胶体300的第一表面302。而导电柱402可透过如图5-6的图案化的制程将导电层400 —部分去除以形成导电柱402。图16所示为第二介电层502完成后，形成一孔洞510自第一、第二介电层并延伸至封胶体300中的导电柱402的一端，其形成孔洞510的方式例如是蚀刻。接着形成线路层204，使其与导电柱402与晶片200电连接，形成线路层204的方式可以利用电镀或溅镀等形成方式。接着如图17所示，可将一第三介电层503覆盖在第二介电层502上，接着在第三介电层503的第一表面5031上形成一第二孔洞520，并置上焊球210与线路层204电连接。接着再进一步形成焊球210于封胶体300的第一表面302上与导电柱402电连接。
[0047]前述第一、第二、第三介电层可于分别涂布形成后再一起烘烤固化成型；如此一来，透过上述的制程，晶片200上的接垫202可透过线路层204扇出，再以第三介电层503上与封胶体300的第一表面302上的焊球210分别与不同面向的元件加以电连接，如此即可达成3D封装的制程。从以上的实施例中可看出，本发明只需针对一种晶片尺寸客制化一基板，并可以事先制作备用，同时可以在较低成本下直接取代传统的2.5D以及现有的3DTSV(Through Substrate Via)的封装技术。
[0048]本发明之技术内容及技术特点已揭示如上，然而熟悉本项技术之人士仍可能基于本发明之教示及揭示而作种种不背离本发明精神之替换及修饰。因此，本发明之保护范围应不限于实施例所揭示者，而应包括各种不背离本发明之替换及修饰，并为以下之申请专利范围所涵盖。
【权利要求】
1.一种半导体封装结构的制造方法，包含: 将一干膜形成一预设图案； 提供一晶片，其中该晶片的接垫分布与该干膜的预设图案相对应； 将该晶片的接垫表面与干膜相接触； 形成一封胶体包覆该晶片；以及 移除该干膜使接垫表面露出。
2.根据权利要求1所述的制造方法，其中该晶片仅有接垫表面与该干膜接触。
3.根据权利要求1所述的制造方法，进一步形成一导电柱于该封胶体中，其中该导电柱一端延伸至封胶体的第一表面并与该晶片的接垫表面电连接。
4.根据权利要求2或3所述的制造方法，进一步提供一基板用以承载该干膜。
5.根据权利要求4所述的制造方法，进一步置放一导电层于该基板上。
6.根据权利要求5所述的制造方法，进一步图案化该导电层以形成该导电柱。
7.根据权利要求6所述的制造方法，其中该晶片仅有接垫表面与该干膜接触。
8.根据权利要求1或3所述的制造方法，进一步形成一线路层于该晶片的接垫表面。
9.根据权利要求8所述的制造方法，进一步延伸该线路层至该封胶体的第一表面。
10.根据权利要求9所述的制造方法，进一步形成一焊球于该线路层上。
11.根据权利要求9所述的制造方法，进一步延伸该线路层至与该导电柱电连接。
12.根据权利要求11所述的制造方法，进一步在与该封胶体第一表面相对的第二表面形成一孔洞，其中该孔洞相接于该导电柱。
13.根据权利要求12所述的制造方法，进一步形成一焊球于该孔洞。
14.一种半导体封装结构的制造方法，包含: 提供一基板； 将一干膜以一预设图案形成于该基板上，其中该预设图案与该基板第一表面对应； 形成一封胶体于该基板上并包覆该干膜； 移除该基板；以及 移除该干膜使该封胶体具有一承载面。
15.根据权利要求14所述的制造方法，进一步形成一导电柱于该封胶体中，其中该导电柱一端延伸至封胶体的第一表面。
16.根据权利要求14与15所述的制造方法，其中该承载面包含至少一内凹面。
17.根据权利要求16所述的制造方法，进一步形成第一介电层于该内凹面中。
18.根据权利要求17所述的制造方法，其中形成该介电层的方法为旋转涂布式。
19.根据权利要求18所述的制造方法，进一步置放一晶片于该第一介电层上。
20.根据权利要求19所述的制造方法，进一步形成一第二介电层上。
21.根据权利要求20所述的制造方法，进一步形成一线路层与该晶片的接垫电连接。
22.根据权利要求21所述的制造方法，进一步延伸该线路层与该导电柱电连接。
23.根据权利要求22所述的制造方法，进一步形成一第三介电层于该晶粒与封胶体上。
24.根据权利要求23所述的制造方法，进一步形成一焊球于该第三介电层上并与该线路层电连接。
25.根据权利要求24所述的制造方法，进一步形成一焊球于该封胶体第一表面上并与该导电柱电连接。
26.一种半导体封装结构，包含: 一封胶体，其中该封胶体包含一承载面，一与该承载面相对的第一表面； 一导电柱于该封胶体中，该导电柱自封胶体中延伸至该第一表面； 一第一介电层置于该承载面； 一晶片置于该第一介电层上，该晶片包含一接垫； 一第二介电层置于该第一介电层上； 一第三介电层置于该第二介电层上,其中该第二介电层与该三介电层覆盖该晶片； 一线路层自该晶片的接垫延伸并与导电柱电连接； 多个焊球，其中至少一焊球形成于该线路层电连接，至少一焊球形成于该封胶体的第一表面上并与该导电柱电连`接。
【文档编号】H01L21/60GK103681386SQ201310099726
【公开日】2014年3月26日 申请日期:2013年3月26日 优先权日:2012年8月31日
【发明者】廖宗仁 申请人:南茂科技股份有限公司