专利名称：一种具有高k绝缘区的横向功率器件的制作方法
技术领域：
本发明属于半导体功率器件技术领域，它特别涉及大功率和高压应用横向功率器件，如横向扩散场效应晶体管LDM0S、横向PN 二极管、横向绝缘栅双极型晶体管LIGBT等。
背景技术：
众所周知，在横向高压功率器件的设计中，必须综合考虑击穿电压，导通电阻，器件尺寸，制造成本等因素。通常一方面性能的提高往往会导致另一方面性能的降低，特备是击穿电压提高的同时往往使得导通电阻同时增加。因此如何获得击穿电压与导通电阻之间的折衷一直是专家学者研究的热点。SOI横向功率器件的基本结构是RESURF (Reduced Surface Field)结构。图1给出了一个典型的常规SOI RESURF LDMOS器件的三维结构示意图，它是由半导体衬底I，外延层2，外延层2包括作为漂移区的N型半导体区域3、半导体漏区5、半导体体区6、半导体体接触区7、半导体源区8，栅氧化层9，栅极10，源极金属11，漏极金属12组成。该结构在达到最优击穿电压时，漂移区两端的电场峰值较高，而漂移区中部的电场峰值任然较低，因此限制了器件的耐压能力。陈星弼，中国专利，91101845.X，在纵向器件中采用了一种新型结构的耐压区——复合缓冲层，来代替常规纵向器件中的外延层。如图2所示，它在n+ (或p+)衬底上制作交替排列的n区3和p区16来作为耐压层，接着扩散形成p区(或n区)14，再掩蔽扩散或离子注入n+ (或p+)13，接着进行开垂直槽和制作栅氧9，最后制作电极10。该结构有效的缓解了器件击穿电压和导通电阻之间的矛盾，但是制作交替排列的n区和p区必须通过中子膻变等非常规工艺，从而造成了与超大规模集成电路工艺的不兼容，限制了其应用。Sameh G 等人在文献“Super junction LDMOST in silicon-on-sapphiretechnology (SJ-LDMOST) ”中将上述超结结构运用到横向功率器件中，提出了在SOS材料上制作超结LDM0S。如图3所示，17是兰宝石材料，5是半导体漏区，6是半导体体区，7是半导体体接触区8是半导体源区，9是栅氧，10是栅极金属，11是源极金属，12是漏极金属。该结构靠相互交替的重参杂的半导体区3和16代替原有的漂移区，师其在击穿前完全耗尽即可得到一个较高的耐压，并且在正向导通时可降低导通电阻的大小。但是在SOS材料制作超结漂移区，成本太闻。陈星弼，美国专利，7230310，在纵向器件中采用了一种新型的超结结构，如图3所示，该结构的主要特征为采用交替的半导体区域3和高介电常数的绝缘体区域4来代替常规纵向器件中作为耐压层的外延层，整个外延层区域就相当于一个具有高介电常数的半导体，其介电常数比常规半导体自身的介电常数高，因此在同样的外加电压下，该纵向结构半导体区域内部的电场比常规结构的要高，并且降低了导通电阻，因此有效的缓解了器件耐压与导通电阻之间的矛盾。这种结构在横向功率器件中的运用还未有报道
发明内容
发明目的:本发明的目的是提供一种具有高K (高介电常数)绝缘区的横向功率器件，采用该结构，不仅可以在外延层内实现任意几何尺寸和任意集合图形的高K介质区域，从而优化漂移区的电场分布。同时还可以提高器件的最优漂移区浓度，即降低器件的导通电阻。此外，该结构的制作工艺相当简单，只需增加一块掩膜版就能实现任意图形任意尺寸的高K介质区域,并与标准CMOS工艺完全兼容,从而降低了制造成本。技术方案:本发明提供了一种具有高K绝缘区的横向功率器件，它包括位于最下方的衬底，位于衬底上方的外延层，所述外延层包括:位于外延层顶部一侧的半导体漏区、位于外延层另一侧的半导体体区、半导体体区中具有半导体源区和半导体体接触区、位于所述半导体漏区和半导体体区之间的漂移区；所述漂移区由交替排布的N型半导体区域和高K绝缘体区域构成，该横向功率器件表面与半导体漏区接触的是漏极金属，与半导体源区和半导体体接触区接触的是源极金属，半导体体区表面分别和半导体源区与漂移区接触的是栅氧化层，栅氧化层上方的是栅极。所述的高K绝缘体区域一端需延伸至半导体体区的内部。所述的高K绝缘体区域的形状是矩形的，或是梯形、锯齿形。所述的高K绝缘体区域为高K介质，其材料为氧化物或氮化物绝缘材料。所述横向功率器 件可以采用体硅，SOI，碳化硅，砷化镓，磷化铟或锗硅材料制作。所述横向功率器件的具体形式是横向PN 二极管、横向扩散场效应晶体管LDM0S、或横向绝缘栅双极型晶体管LIGBT。有益效果:本发明所述具有高K绝缘区的横向结构可采用如下工艺制备，首先是利用具有所需图形的掩膜版在外延层上刻蚀沟槽，如图5 (a)所示，接着在沟槽中填充具有高介电常数的绝缘材料如图5 (b)所示。随后即可按照标准CMOS工艺完成LDMOS的加工。由此可见该工艺是一个和标准CMOS工艺完全兼容的工艺方案，只需一块掩膜版就能实现任意图形的高K介质区域。因此工艺简单，成本低廉。利用该方法制备的器件不仅可以优化表面电场，从而提高击穿电压，而且漂移区浓度优值也得到了较大的提高。
图1是常规RESURF LDMOS的三维结构示意 图2是具有复合缓冲耐压层结构的RMOS示意 图3是SOS上的超结(Super junction) LDMOS三维结构不意 图4是具有交替N区和高K绝缘区复合耐压层的纵向结构的示意 图5是本发明提供的具有高K绝缘区LDMOS及其主要工艺流程；图5(a)为在外延层上刻蚀沟槽；图5(b)为在沟槽中填充具有高介电常数的绝缘材料；图5(c)为通过标准CMOS工艺得到的最终结构。图6是本发明提供的具有梯形高K绝缘区的LDMOS —个单元的三维结构示意图； 图7是本发明提供的具有阶梯形高K绝缘区的LDMOS —个单元的三维结构示意 图8是本发明提供的具有部分高K绝缘区的LDMOS —个单元的三维结构示意 图9是本发明提供的具有高K绝缘区的SJ-LDMOS的三维结构示意图，高K绝缘区的一边是N型半导体区，另一边则是P型半导体区；
图10是本发明提供的具有高K绝缘区的PN 二极管的三维结构示意图；图11是本发明提供的具有高K绝缘区的LIGBT的三维结构示意 图12是相同结构参数的常规RESURF结构，具有普通氧化层(K=3.9)作绝缘区结构，以及本发明提供的具有高K绝缘区(K=150)结构的表面电场分布对比图。图13 (a)是常规RESURF结构的等势线分布图。图13 (b)是本发明提供的具有高K绝缘区(K=150)结构的等势线分布图。
具体实施例方式图5是本发明提供的其中一种具有高K绝缘区的横向功率器件的三维视图，以及它的工艺流程。从图 中可以看出，它是在外延层2上刻蚀相应图形的沟槽，接着在沟槽内填充具有高介电常数的绝缘材料，从而形成交替排布的N型半导体区域3和高K绝缘体区域
4。接着利用常规的LDMOS工艺在外延层内形成半导体体区6，半导体漏区5，半导体体区中的半导体源区8和半导体体接触区7，栅氧化层9，栅极金属10，源极金属11，漏极金属12。在设计过程中，可以根据具体情况，在基本结构不变的情况下，可以进行一定的变通设计，例如:
图6是本发明提供的具有梯形高K绝缘区的LDM0S，高K绝缘区宽度的不同对漂移区内部的电场和电势分布的影响也不同，因此梯形的高K绝缘区能够进一步的优化漂移区电场和电势分布。图7是本发明提供的具有阶梯形高K绝缘区的LDM0S，高K绝缘区宽度的不同对漂移区内部的电场和电势分布的影响也不同，在阶梯处能够产生新的电场峰值，因此阶梯形的高K绝缘区能够进一步的优化漂移区电场和电势分布。图8是本发明提供的具有部分高K绝缘区的LDM0S，该结构的高K绝缘区并不与漏端相连，在调制漂移区电场的同时，靠近漏端低掺杂的n区的在导通的情况下能够有效的降低导通电阻。图9是本发明提供的具有高K绝缘区的超结(Super Junction)LDM0S。在常规超结结构的N柱和P柱之间增加高K绝缘柱，能够促进N型区和P型区的相互耗尽，有利于提高器件的耐压特性。需要说明的是
(I)所述的高K绝缘区高K介质，其材料可为氧化物，氮化物等绝缘材料。(2)所述横向功率器件可以采用体硅，S0I，碳化硅，砷化镓，磷化铟或锗硅等材料制作。(3)所述的具有高K绝缘区的横向功率器件，具体形式可以是横向扩散场效应晶体管LDMOS (如图4)、横向PN 二极管(如图10)、或横向绝缘栅双极型晶体管LIGBT (如图11)，还可以是横向晶闸管，静电诱导晶体管(SIT)等其他横向功率器件。图12是相同结构参数的常规RESURF LDMOS结构，具有普通氧化层(K=3.9)作绝缘区的LDMOS结构，以及本发明提供的具有高K绝缘区(K=150)LDM0S结构的表面电场分布示意图。图13是常规RESURF LDMOS结构和本发明提供的具有高K绝缘区(K=150) LDMOS结构的等势线分布。图13 (a)对应于常规RESURF LDMOS结构，图13 (b)对应于本发明提供的具有高K绝缘区(K= 150) LDMOS结构。
本发明的工作原理:
下面以SOI横向PN 二极管器件为例，对本发明的工作机理进行说明。图12比较了常规RESURF结构，具有普通氧化层(K=3.9)作绝缘区的结构，以及本发明提供的具有高K绝缘区(K=150)结构的漂移区表面电场分布。三种结构具有相同的几何尺寸，。其中虚线为具有常规RESURF结构器件的表面电场分布曲线，实线为本发明提供的具有高K绝缘区结构的表面电场分布曲线。由图可知，对于常规RESURF结构，其在漂移区的两端产生两个高的电场峰值，而漂移区内部的电场比较低。而对于只具有普通绝缘区的结构而言，其表面电场分布较常规结构更差。对于本发明提供的具有高K绝缘区结构，其源端的电场峰值较常规结构低，并且整个漂移区内部的电场相对比较均匀，从而能够提高器件的耐压特性。图13比较了常规RESURF结构和本发明提供的具有高K绝缘区(K=150)结构的等势线分布。两种结构具有相同的几何尺寸，而漂移区浓度分布则进行了优化。由图13 (a)可知，对于常规RESURF结构，漂移区两端的表面等势线较密集，而在漂移区中部比较稀疏，从而导致在漂移区的两侧产生两个电场峰值，在漂移区内部的电场比较低，限制了器件的耐压特性。而对于图13(b)中具有高K绝缘区结构而言，其漂移区的等势线分布非常均匀，使得漂移区内部能够均匀的承·担外加电压，从而能够提高器件的耐压特性。综上所述，本发明通过在常规RESURF结构的漂移区中引入高K绝缘区。一方面其能够提高漂移区内部的电场分布，同时能够降低主结处的高的电场峰值，从而优化了漂移区的表面电场分布，提高了器件的耐压特性；另一方面，具有高K绝缘区的结构在达到最优击穿电压时，漂移区的的浓度也有很大的提高。根据RESURF原理，提高常规RESURF结构漂移区浓度，即能够降低器件的导通电阻。不仅如此，该工艺只需一块掩膜版就能实现任意尺寸、任意图形的高K绝缘区域，是一个和标准CMOS工艺完全兼容的工艺方案，因此具有工艺简单，成本低廉等优点。
权利要求
1.一种具有高K绝缘区的横向功率器件，其特征在于:它包括位于最下方的衬底(1)，位于衬底(I)上方的外延层(2)，所述外延层包括:位于外延层顶部一侧的半导体漏区(5)、位于外延层另一侧的半导体体区(6)、半导体体区(6)中具有半导体源区(8)和半导体体接触区(7)、位于所述半导体漏区和半导体体区之间的漂移区；所述漂移区由交替排布的N型半导体区域(3)和高K绝缘体区域(4)构成，该横向功率器件表面与半导体漏区(5)接触的是漏极金属(12)，与半导体源区(8)和半导体体接触区(7)接触的是源极金属(11)，半导体体区(6)表面分别和半导体源区(8)与漂移区接触的是栅氧化层(9)，栅氧化层(9)上方的是栅极(10)。
2.根据权利要求1所述的具有高K绝缘区的横向功率器件，其特征在于:所述的高K绝缘体区域(4) 一端需 延伸至半导体体区(6)的内部。
3.根据权利要求1所述的具有高K绝缘区的横向功率器件，其特征在于:所述的高K绝缘体区域(4)的形状是矩形的，或是梯形、锯齿形。
4.根据权利要求1所述的具有高K绝缘区的横向功率器件，其特征在于:所述的高K绝缘体区域(4)为高K介质，其材料为氧化物或氮化物绝缘材料。
5.根据权利要求1所述的具有高K绝缘区的横向功率器件，其特征在于:所述横向功率器件可以采用体硅，SOI，碳化硅，砷化镓，磷化铟或锗硅材料制作。
6.根据权利要求1所述的具有高K绝缘区的横向功率器件，其特征在于:所述横向功率器件的具体形式是横向PN 二极管、横向扩散场效应晶体管LDM0S、或横向绝缘栅双极型晶体管LIGBT。
全文摘要
本发明提供了一种具有高K绝缘区的横向功率器件，它是在功率器件的漂移区内部引入具有高介电常数的绝缘柱区，所述的高K绝缘区与N型柱区交替排列，绝缘柱区延伸至半导体体区的内部。具有高介电常数的绝缘区具有降场的作用，通过增大绝缘柱区的介电常数能够优化漂移区的表面电场分布及最优漂移区浓度，从而提高器件的耐压特性与导通特性。采用该结构制造的横向扩散场效应晶体管LDMOS、横向PN二极管、或横向绝缘栅双极型晶体管LIGBT具有击穿电压高，导通电阻低，工艺简单，成本低廉等优点。
文档编号H01L21/336GK103219386SQ20131014140
公开日2013年7月24日 申请日期2013年4月22日 优先权日2013年4月22日
发明者郭宇锋, 姚佳飞 申请人:南京邮电大学