电子封装模块及其制造方法
【专利摘要】本发明公开了一种电子封装模块及其制造方法，该方法包括提供基板，基板具有上表面，且基板包括接地垫，接地垫裸露于上表面。装设电子元件于上表面上，而电子元件与基板电性连接。封装体于上表面包覆于电子元件，封装体具有侧面。于封装体内形成沟槽以划分出至少二封装隔间，沟槽裸露出接地垫，而沟槽的端部位于封装体内且未触及侧面。填置导电材料于沟槽以覆盖沟槽的表面而形成隔间遮蔽结构，隔间遮蔽结构具有侧宽面以及侧长面，其中隔间遮蔽结构连接接地垫。于侧面对应沟槽的端部附近移除部分封装体以分别形成凹口，而凹口裸露出隔间遮蔽结构的侧宽面。形成电磁遮蔽层覆盖封装体的表面及隔间遮蔽结构，电磁遮蔽层通过凹口而与侧宽面连接。
【专利说明】电子封装模块及其制造方法
【技术领域】
[0001]本发明有关于一种电子封装模块，且特别是有关于电子封装模块的制造方法。
【背景技术】
[0002]目前常见的电子封装模块大多为在使用封装材料封装各种电子元件，在微型化的趋势下，整体的电子封装模块的封装密度越来越高。此外，电子产品的功能越来越多，所以电子封装模块内部所整合的电子元件的种类也越来越多。因此，不同的电子元件之间的电磁波彼此容易交互影响。
[0003]为降低各种电子元件间的交互影响，如电磁干扰效应与射频干扰效应，通常会在电子封装模块内设ii^一内电磁遮蔽(Electromagnetic Interference, EMI)层以隔绝不同的电子元件。
[0004]一般而言，传统的方式以金属盖作为内电磁遮蔽层以隔绝电子元件间的交互影响，因此，电子封装模块的产品设计的弹性较低，而且不易减少电子封装模块的体积。
【发明内容】
[0005]本发明的目的在于提供一种电子封装模块，其所形成的封装体的侧面形成有至少一凹口，其中凹口显露出隔间遮蔽结构的侧宽面，且电磁遮蔽层通过凹口与侧宽面连接。
[0006]本发明实施例提供一种电子封装模块，所述电子封装模块包括基板、多个电子元件、封装体、隔间遮蔽结构以及电磁遮蔽层。基板具有上表面，且基板包括至少一接地垫，接地垫裸露于上表面。多个电子元件配置于上表面上，并且与基板电性连接。封装体至少局部覆盖于上表面且包覆电子元件，封装体具有至少一侧面，其中封装体中形成有沟槽以将封装体区隔出至少二封装隔间，而侧面形成有至少一凹口，凹口对应裸露该沟槽的端部。隔间遮蔽结构配置于沟槽中且位于这些封装隔间之间，且隔间遮蔽结构与接地垫电性连接，隔间遮蔽结构具有至少一侧宽面以及至少一侧长面，其中凹口显露出隔间遮蔽结构的侧宽面。电磁遮蔽层配置于封装体的表面，且电磁遮蔽层通过凹口与侧宽面连接。
[0007]本发明实施例提供一种电子封装模块的制造方法，用以改进对现有电子封装模块的工艺。
[0008]本发明实施例提供一种电子封装模块的制造方法，所述电子封装模块的制造方法包括提供基板，基板具有上表面，且基板包括至少一接地垫，接地垫裸露于上表面。装设多个电子元件于上表面上，而电子元件与基板电性连接。形成封装体于上表面包覆于电子元件，其中封装体具有至少一侧面。于封装体内形成沟槽以划分出至少二封装隔间，其中沟槽裸露出接地垫，而沟槽的端部位于封装体内且未触及侧面。填置导电材料于沟槽以覆盖沟槽的表面而形成一隔间遮蔽结构，隔间遮蔽结构具有至少一侧宽面以及至少一侧长面，其中隔间遮蔽结构连接接地垫。于侧面对应沟槽的端部附近移除部分封装体以分别形成一凹口，而凹口裸露出隔间遮蔽结构的侧宽面。形成电磁遮蔽层覆盖封装体表面，其中电磁遮蔽层通过凹口而与侧宽面连接。
[0009]综上所述，本发明实施例提供电子封装模块，所述电子封装模块包括封装体以及隔间遮蔽结构。隔间遮蔽结构位于相邻的封装隔间之间，用以降低封装隔间之间的电磁干扰效应与射频干扰效应。隔间遮蔽结构通过接地垫将所接收的电磁干扰信号传递至外界，进而增加电子封装模块的电磁屏蔽效果。电磁遮蔽层通过凹口而与隔间遮蔽结构的侧宽面连接，且亦可以与封装体顶面所裸露出的部分隔间遮蔽结构连接，用以降低电子元件与外界之间的电磁波传递。
[0010]本发明实施例提供电子封装模块的制造方法，所述电子封装模块的制造方法通过于封装体内形成沟槽以划分出至少二封装隔间，而沟槽位于封装体内且沟槽的端部未触及封装体的侧面。而后，填置导电材料于沟槽以覆盖沟槽的表面而形成隔间遮蔽结构之后，在侧面对应沟槽的端部附近移除部分封装体以分别形成一凹口。随后，以喷镀的方式将导电材料覆盖于封装体侧面以及隔间遮蔽结构的顶面，以形成电磁遮蔽层。而电磁遮蔽层可以通过凹口而与隔间遮蔽结构的侧宽面连接。
[0011]为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、图式，相信本发明的目的、特征与特点，当可由此得以深入且具体的了解，然而所附图式与附件仅提供参考与说明用，并非用来对本发明加以限制者。
【专利附图】
【附图说明】
[0012]图1A是本发明第一实施例的电子封装模块的结构示意图。
[0013]图1B是图1A中沿线Q-Q剖面所绘示的剖面示意图。
[0014]图2是本发明第二实施例的电子封装模块的结构示意图。
[0015]图3A至31分别是本发明实施例的电路板的制造方法于各步骤所形成的半成品的示意图。
[0016]其中，附图标记说明如下:
[0017]100、200 电子封装模块
[0018]110基板
[0019]112接地垫
[0020]120电子元件
[0021]130封装体
[0022]130a 封装隔间
[0023]140,240隔间遮蔽结构
[0024]150电磁遮蔽层
[0025]160保护层
[0026]Al预设缓冲区域
[0027]Cl侧宽面
[0028]C2侧长面
[0029]F1、F2 沟槽
[0030]F12、F22 端部
[0031]NI凹口
[0032]LI沟槽的宽度
[0033]L2凹口的宽度
[0034]Pl侧面
[0035]SI上表面
[0036]Tl隔间遮蔽结构的宽度
【具体实施方式】
[0037]图1A是本发明第一实施例的电子封装模块的结构示意图，图1B是图1A中沿线Q-Q剖面所绘示的剖面示意图。请参阅图1A以及图1B，电子封装模块100包括基板110、多个电子元件120、封装体130、隔间遮蔽结构140以及电磁遮蔽层150。电子元件120配置于基板110上。封装体130至少局部覆盖于电子元件120上，而且封装体包括至少二封装隔间130a。隔间遮蔽结构140配置于相邻的封装隔间130a之间，电磁遮蔽层150形成于封装体130表面、隔间遮蔽结构140表面及基板110侧面。
[0038]基板110具有一上表面SI，且基板110包括至少一接地垫112，而接地垫112裸露于上表面SI。一般而言，基板110用以作为电路(trace)及各种电子元件120所配置的载板(carrier)。基板110上配置有接地垫112、接合垫(bonding pad)(未绘示)以及电路(未绘示)。而在实务上，这些接合垫、接地垫112以及电路可依电子元件120的摆设需求而设置。
[0039]基板110的材料通常包括环氧树脂(Epoxy resin)、氰脂树脂核心薄板(Cyanateester core, CE core)、或者是双顺丁烯二酸酰亚胺核心薄板(Bismaleimide core, BMIcore)等材料。
[0040]电子元件120配置于上表面SI上，并且与基板110电性连接。值得说明的是，电子元件120可以包括多种各种类型，亦即这些电子元件120的种类并不完全相同。电子元件120可以是多个不完全相同的电子元件，例如是芯片、晶体管、二极管、电容、电感或其他高频、RF元件等。如图1A中所绘示，电子元件120可以包括不同的种类，皆以电子元件120表示。不过，本发明并不对电子元件120的种类加以限定。
[0041 ] 封装体130位于基板110上而至少局部覆盖于上表面SI，且包覆电子元件120。封装体130具有至少一侧面Pl，而侧面Pl与封装体130的顶面连接且位于顶面周围。值得注意的是，封装体130中形成有一沟槽F1，而沟槽Fl将封装体130区隔定义出至少二封装隔间130a。详细而言，沟槽Fl由封装体130的顶面直通封装层130的底面，且沟槽Fl裸露出接地垫112。封装体130的侧面Pl形成有至少一凹口 NI，凹口 NI可视为侧平面Pl上内凹处，且凹口 NI的数量及位置对应裸露沟槽Fl的端部F12的数量及位置。
[0042]封装体130包括至少二封装隔间130a，其中至少一封装隔间130a覆盖电子元件120。于本实施例中，封装体130包括两个封装隔间130a，而这两个封装隔间130a都包覆至少一个电子元件120。不过，于其他实施例中，封装体130可以包括三个以上的封装隔间130a，而且这些封装隔间130a可以皆包覆电子元件120，或者是，仅其中至少一封装隔间130a包覆电子元件120。然而，本发明并不对封装隔间130a所包覆的电子元件数量加以限制。
[0043]值得说明的是，封装体130为模封胶，用以避免电子元件120之间产生不必要的电性连接或是短路等情形。封装体130可以是具粘性的预浸材料层(PreimpregnatedMaterial)，其中预浸材料层例如是玻璃纤维预浸材(Glass fiber prepreg)、碳纤维预浸材(Carbon fiber prepreg)、环氧树月旨(Epoxy resin)等材料。
[0044]隔间遮蔽结构140配置于沟槽Fl中且位于封装隔间130a之间，隔间遮蔽结构140通过沟槽Fl而与接地垫112电性连接。详细而言，隔间遮蔽结140位于封装体130中且由封装体130的顶面延伸至封装体130的底面，从而能够隔出不同的封装隔间130a。隔间遮蔽结构140具有至少一侧宽面Cl以及至少一侧长面C2，其中，侧宽面Cl位于侧面Pl附近且凹口 NI显露出隔间遮蔽结构140的侧宽面Cl，而侧长面C2则延伸于封装体130之内。
[0045]值得说明的是，隔间遮蔽结构140用以降低封装隔间130a之间的电磁干扰效应与射频干扰效应。隔间遮蔽结构140通过接地垫112将所接收的电磁干扰信号传递至外界，进而增加电子封装模块的电磁屏蔽效果。从而被包覆于不同的封装隔间130a里的这些电子元件120之间的电磁遮蔽效果增加。
[0046]值得注意的是，凹口 NI的宽度L2大于隔间遮蔽结构140的宽度Tl，而隔间遮蔽结构140的宽度Tl介于60微米(μ m)至180微米(μ m)之间，凹口 NI的宽度L2介于80微米(μ m)至200微米(μ m)之间。
[0047]值得说明的是，隔间遮蔽结构140的材料为金属材料，例如是铜、铝或是银化镍等材料。不过，于其他发明实施例中，隔间遮蔽结构140也可以是导电高分子材料，例如，聚苯胺(Polyaniline,PAn)、聚础咯(Polypyrrole,PYy)或是聚赛吩(Polyth1phene,PTh)等材料。不过，本发明并不限定隔间遮蔽结构140的材料。
[0048]电磁遮蔽层150用以降低电子元件120间及电子元件120与外界之间的电磁波干扰。于实际应用方面，电磁遮蔽层150通过凹口 NI而与隔间遮蔽结构140的侧宽面Cl电性连接，且电磁遮蔽层150亦可以与封装体130顶面所裸露出的隔间遮蔽结构140电性连接。
[0049]于本实施例中，电磁遮蔽层150由侧面Pl延伸至基板110的侧面，并且可以与裸露于基板110的侧面的接地垫(未绘示)电性连接，从而电磁遮蔽层150得以更加地将隔间遮蔽结构140接收的电磁干扰信号传递至位于基板110的侧面的接地垫(未绘示)，进而增加电子封装模块的电磁屏壁效果。不过，于其他实施例中，电磁遮蔽层150亦可以仅覆盖封装体130的表面而未延伸至基板110的侧面。然而，本发明并不对此加以限制。
[0050]图2为本发明第二实施例的电子封装模块的结构示意图。第二实施例的电子封装模块200与第一实施例的电子封装模块100 二者结构相似，功效相同，例如电子封装模块200与100同样都包括基板110。以下将仅介绍电子封装模块200与100 二者的差异，而相同的特征则不再重复赘述。
[0051]请参阅图2，同样地，第二实施例的电子封装模块200的沟槽F2将封装体130区隔定义出二封装隔间130a。值得说明的是，为了不同的电子元件120的配置设计和顾及电磁遮蔽需求，沟槽F2的形状可以具有多种变化，例如是，直线状、半圆形、锯齿状或者是不规则弯曲状。值得说明的是，凹口 NI的数量及位置皆对应裸露沟槽F2的端部F22的数量及位置，而隔间遮蔽结构240配置于沟槽F2中且位于相邻的封装隔间130a之间。不过，本发明并不对沟槽F2的形状加以限制。
[0052]图3A至31分别是本发明第一实施例的电子封装模块的制造方法于各步骤所形成的半成品的示意图。请依序配合参照图3A?31。
[0053]首先，请参阅图3A，提供基板110，装设多个电子元件120于基板110的上表面SI上。详细而言，基板I1包括至少一接地垫112，而接地垫112裸露于上表面SI。于本实施例中，基板 110 为一大尺寸的电路联板(circuit substrate panel 或 circuit substratestrip)(图3A仅绘示部分基板110)，而电子元件120可以是芯片、晶体管、二极管、电容、电感或其他高频、射频元件等，而且电子元件120可以通过多种方式与基板110电性连接，例如是打线方式(wire bonding)、覆晶方式(flip chip)或其他封装方法与基板的接垫及/或线路电性连接。不过，本发明并不对电子元件120与基板110之间的电性连接方式加以限定。
[0054]请参阅图3B，形成封装体130于基板110上且包覆于电子元件120。一般来说，封装体130可以是模封胶，为具有粘性的预浸材料层。封装体130至少局部粘附于上表面SI且覆盖电子元件120，且封装体130具有至少一侧面Pl。
[0055]请参阅图3C，电子封装模块的制造方法可以还包括形成一保护层160覆盖于封装体130上。详细而言，在形成沟槽的步骤之前，形成保护层160覆盖于封装体130上，主要用于降低后续制备工序中所带来的污染。一般来说，保护层160可以是绝缘油墨胶层(inkcoating),不过,本发明并不对此加以限制。
[0056]请参阅图3D，于封装体130内形成沟槽Fl以划分出至少二封装隔间130a。详细而言，由保护层160的表面通过雷射烧蚀(Laser scribing)且穿透封装体130并且到达封装体130的底面，以形成沟槽F1，其中沟槽Fl裸露出接地垫112，需说明的是，本发明并不限定形成沟槽Fl的方式。沟槽Fl宽度LI介于80微米(μ m)至200微米(μ m)之间。沟槽Fl位于封装体130内且沟槽Fl的端部F12未触及封装体130的侧面Pl。亦即，此时，沟槽Fl端部F12为位于封装体130内的封闭端。值得注意的是，如图3E所绘示，沟槽Fl的端部F12与封装体130侧面Pl之间定义一预设缓冲区域Al，而预设缓冲区域Al至少包括沟槽Fl端部F12与侧面Pl之间所相距的间隔区域。沟槽Fl端部F12与侧面Pl之间相距所述预设缓冲区域而并未与封装体130的侧面Pl相连通。于其它实施例中，为了不同的电子元件120的配置设计和顾及电磁遮蔽需求，沟槽Fl的形状可以具有多种变化，且沟槽Fl可以划分出三个以上的封装隔间130a。不过，而本发明并不对沟槽F2的形状加以限制。
[0057]请参阅图3F，填置导电材料于沟槽Fl以形成隔间遮蔽结构140。详细而言，以喷镀(spray plating)或注入(inject1in)导电材质的方式将导电材料填入沟槽F。于本实施例中，导电材料不仅覆盖于沟槽Fl且填满整个沟槽Fl内，而且导电材料亦与沟槽Fl所裸露的接地垫112电性连接，于其它实施例中，导电材料亦可以不填满整个沟槽F1。接着，进行烘烤固化程序，而后形成隔间遮蔽结构140。如图3G所绘示，隔间遮蔽结构140具有至少一侧宽面Cl以及至少一侧长面C2，其中隔间遮蔽结构140电性连接接地垫112。于本实施例中，隔间遮蔽结构140与两个接地垫112电性连接。不过，于其它实施例中，接地垫112为依据实际沟槽的形状所形成的条状、块状或其他图案的金属垫，本发明不限制其数量及形状。值得说明的是，隔间遮蔽结构140的宽度Tl即大致等于沟槽Fl的宽度LI，因此隔间遮蔽结构140的宽度介于60微米(μ m)至180微米(μ m)之间。
[0058]请参阅图3H，在形成隔间遮蔽结构140的步骤之后，去除保护层160。值得说明的是，在雷射烧蚀(laser scribing)部分封装体130以形成沟槽Fl的过程中,将会有许多粉尘产生，而大部分的粉尘将会附着于保护层160的表面。因此，通过溶剂洗除保护层160，可同时将粉尘去除。
[0059]请参阅图31及图3E，移除图3E的预设缓冲区域Al的封装体以形成凹口 NI。值得说明的是，形成凹口 NI的步骤是在形成隔间遮蔽结构140之后，而凹口 NI裸露出隔间遮蔽结构140的侧宽面Cl。详细而言,通过雷射烧蚀(laser scribing)去除所述预设缓冲区域的封装体130，以形成凹口 NI，从而使得隔间遮蔽结构140的侧宽面Cl完全裸露。不过，本发明并不对形成凹口 NI的方法加以限定。
[0060]值得注意的是，由于沟槽Fl的宽度LI较窄，而为了便于后续形成电磁遮蔽层150的工艺工序，凹口 NI的宽度L2等于或是大于沟槽Fl的宽度LI。而于本实施例中，凹口 NI的宽度介于80微米(μπι)至200微米(μπι)之间。此外，由于凹口 NI的数量及位置对应沟槽Fl的端部F12的数量及位置，因此凹口 NI的数量及位置与沟槽Fl的端部F12的数量及位置相同。
[0061]接着，可以通过刀具或是使用雷射进行单体化切割，以将封装体130与基板110切割成多个单元。
[0062]随后，请再次参阅图1Β，形成电磁遮蔽层150覆盖封装体130表面。于本实施例中，以喷镀(Spray)或派镀(Sputtering)的方式将导电材料覆盖于封装体130表面、隔间遮蔽结构140的表面以及基板110侧面，惟本发明不限定形成电磁遮蔽层150的方式。值得说明的是，电磁遮蔽层150通过凹口 NI而与隔间遮蔽结构140的侧宽面Cl电性连接。
[0063]综上所述，本发明实施例提供电子封装模块，所述电子封装模块包括封装体以及隔间遮蔽结构。隔间遮蔽结构位于相邻的封装隔间之间，用以降低封装隔间之间的电磁干扰效应与射频干扰效应。隔间遮蔽结构通过接地垫将所接收的电磁干扰信号传递至外界，进而增加电子封装模块的电磁屏蔽效果。电磁遮蔽层通过凹口而与隔间遮蔽结构的侧宽面连接，且亦可以与封装体顶面所裸露出的部分隔间遮蔽结构连接，用以降低电子元件与外界之间的电磁波传递。据此，本发明电子封装模块的产品设计的弹性得以增加。
[0064]本发明实施例提供电子封装模块的制造方法，所述电子封装模块的制造方法通过于封装体内形成沟槽以划分出至少二封装隔间，而沟槽位于封装体内且沟槽的端部未触及封装体的侧面。而后，填置导电材料于沟槽以覆盖沟槽的表面而形成隔间遮蔽结构之后，此目的在避免导电材质在填入沟槽的过程中溢流出来，在侧面对应沟槽的端部附近移除部分封装体以分别形成一凹口。随后，以喷镀或注入的方式将导电材料覆盖于封装体侧面以及隔间遮蔽结构的顶面，以形成电磁遮蔽层。而电磁遮蔽层可以通过凹口而与隔间遮蔽结构的侧宽面连接。承此，通过本发明电子封装模块的制造方法，得以降低以溅镀的方式制作隔间遮蔽结构的制作成本。
[0065]以上所述仅为本发明的实施例，其并非用以限定本发明的权利要求范围。任何本领域技术人员，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的权利要求范围内。
【权利要求】
1.一种电子封装模块，其特征在于该电子封装模块包括: 一基板，该基板具有一上表面，且该基板包括至少一接地垫，该接地垫裸露于该上表面； 多个电子元件，该多个电子元件配置于该上表面上，并且与该基板电性连接； 一封装体，该封装体至少局部覆盖于该上表面且包覆该多个电子元件，该封装体具有至少一侧面，其中该封装体中形成有一沟槽以将该封装体区隔出至少二封装隔间，而该侧面形成有至少一凹口，该凹口对应裸露该沟槽的端部； 一隔间遮蔽结构，配置于该沟槽中且位于多个该封装隔间之间，且该隔间遮蔽结构与该接地垫电性连接，该隔间遮蔽结构具有至少一侧宽面以及至少一侧长面，其中该凹口显露出该隔间遮蔽结构的该侧宽面；以及 一电磁遮蔽层，该电磁遮蔽层覆盖该封装体的表面及隔间遮蔽结构，且该电磁遮蔽层通过该凹口与该侧宽面电性连接。
2.如权利要求1所述的电子封装模块，其中该凹口的宽度大于该隔间遮蔽结构的宽度。
3.如权利要求1所述的电子封装模块，其中该隔间遮蔽结构的宽度介于60微米至180微米之间。
4.如权利要求1所述的电子封装模块，其中该凹口的宽度介于80微米至200微米之间。
5.一种电子封装模块的制造方法，其特征在于该电子封装模块的制造方法包括: 提供一基板，该基板具有一上表面，且该基板包括至少一接地垫，该接地垫裸露于该上表面； 装设多个电子元件于该上表面上，而该多个电子元件与该基板电性连接； 形成一封装体于该上表面包覆于该多个电子元件，其中该封装体具有至少一侧面；于该封装体内形成一沟槽以划分出至少二封装隔间，其中该沟槽裸露出该接地垫，而该沟槽的端部位于该封装体内且未触及该侧面，而该沟槽的端部与该封装体的该侧面之间定义一预设缓冲区域； 填置导电材料于该沟槽以覆盖该沟槽而形成一隔间遮蔽结构，该隔间遮蔽结构具有至少一侧宽面以及至少一侧长面，其中该隔间遮蔽结构连接该接地垫； 去除该预设缓冲区域以形成一凹口，而该凹口裸露出该隔间遮蔽结构的该侧宽面；以及 形成一电磁遮蔽层覆盖该封装体的表面及隔间遮蔽结构，其中该电磁遮蔽层通过该凹口而与该侧宽面电性连接。
6.如权利要求5所述的电子封装模块的制造方法，其中形成该沟槽的步骤包括: 以雷射烧蚀部分该封装体，以形成该沟槽。
7.如权利要求5所述的电子封装模块的制造方法，其中该电子封装模块的制造方法还包括: 在形成该沟槽的步骤之前，形成一保护层覆盖于该封装体上。
8.如权利要求7所述的电子封装模块的制造方法，其中在形成该隔间遮蔽结构的步骤之后，去除该保护层。
9.如权利要求5所述的电子封装模块的制造方法，其中形成该凹口的步骤包括: 以雷射烧蚀去除该预设缓冲区域，以形成该凹口。
10.如权利要求5所述的电子封装模块的制造方法，其中该电子封装模块的制造方法还包括: 在形成该电磁遮蔽层的步骤之前，进行单体化切割。
11.如权利要求5所述的电子封装模块的制造方法，其中该凹口的宽度大于该沟槽的览度。
12.如权利要求5所述的电子封装模块的制造方法，其中该沟槽的宽度介于60微米至180微米之间。
13.如权利要求5所述的电子封装模块的制造方法，其中该凹口宽度介于80微米至200微米之间。
14.如权利要求5所述的电子封装模块的制造方法，其中形成该隔间遮蔽结构的步骤包括: 以喷镀或注入填置导电材料于沟槽内以形成该隔间遮蔽结构。
【文档编号】H01L23/31GK104347595SQ201310328808
【公开日】2015年2月11日 申请日期:2013年7月31日 优先权日:2013年7月31日
【发明者】陈仁君, 曹晓文, 张鹤议 申请人:环旭电子股份有限公司