1t1r和1r阻变存储器集成结构及其实现方法
【专利摘要】本发明公开了1T1R和1R阻变存储器集成结构及其实现方法，通过在原有的衬底晶体管的漏极和源极同时分别制作具有MIM结构的阻变存储器结构，最后分别在衬底晶体管的漏极和源极的上方依次形成第一层金属前介质、第一层栓塞、第一层金属、第二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三层栓塞、第二层金属和钝化层，实现所述衬底晶体管与阻变存储器的串联。本发明将1T1R结构中的阻变存储器和1R结构中的阻变存储器同时制作，工艺条件完全相同，可以减少光刻次数，减少制作成本，同时将1T1R结构和1R结构集成在一起，还能方便这两种结构中阻变存储器特性的比较，有助于研究电流过冲对器件转变特性的影响。
【专利说明】1 Tl R和1R阻变存储器集成结构及其实现方法
【技术领域】
[0001]本发明涉及微电子【技术领域】，尤其涉及ITlR和IR阻变存储器集成结构及其实现方法。
【背景技术】
[0002]阻变存储器(Resistive Random Access Memory, RRAM)因为其高密度、低成本、快的存取速度及可突破技术代发展的特点被认为是下一代新型存储器的有力竞争者。阻变存储器利用存储介质的电阻在电信号作用下，在低阻态和高阻态间可逆转换的特性来存储信号，由高阻态转变为低阻态的过程称为set，由低阻态转变为高阻态的过程称为reset。其中的存储介质有很多种，大致包括二元过渡金属氧化物、钙钛矿型化合物、固态电解质和有机材料等四种。过渡金属二元氧化物因其组分简单、制备成本低廉、与传统CMOS工艺相兼容等优点而受到高度关注。按照施加偏压的方向可以把阻变存储器分为单极阻变存储器和双极阻变存储器两大类，对于单极阻变存储器而言，set和reset中施加的偏压方向相同，对于双极阻变存储器而言两个偏压方向相反。
[0003]IR就是指具有金属-介质层-金属(MM)三明治结构的阻变存储器结构。单极阻变存储器的交叉矩阵(crossbar)结构中存在漏电路径，使之不能大规模集成，通常需要与选择器件串联，常用的选择器件有晶体管和二极管。ITlR (ITransistor andlRRAM，I个晶体管和I个阻变存储器)结构将晶体管作为选择器件，就是将阻变存储器制作在晶体管的漏极，并与晶体管串联组成有源结构。
[0004]现有技术和方法中在制作上述IR和ITlR的过程中，要对两个结构分别进行光刻，加工成本比较高。
【发明内容】
[0005](一)要解决的技术问题
[0006]针对上述缺陷，本发明要解决的技术问题是如何能够减少光刻次数，降低加工成本。
[0007](二)技术方案
[0008]为解决上述问题，本发明提供了 ITlR和IR阻变存储器集成结构，具体包括:
[0009]衬底晶体管、第一层金属前介质、第一层栓塞、第一层金属、第二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三层栓塞、第二层金属和钝化层。
[0010]进一步地，所述MM结构层包括:下电极、阻变介质层和上电极，其中所述下电极的材料为TiN，所述阻变介质层为HfO2，所述上电极的材料为Ti和TiN组成的复合层。
[0011]进一步地,所述下电极的厚度为IOOnm,所述阻变材料的厚度为IOnm,所述上电极的厚度为IOnmTi和lOOnmTiN。
[0012]进一步地，在所述第一层金属前介质中形成所述第一层栓塞，用于连接所述衬底晶体管和所述第一层金属；[0013]在所述第二层层间介质中形成所述第二层栓塞，用于连接所述第一层金属和所述MIM结构层；
[0014]在所述第三层层间介质中形成所述第三层栓塞，用于连接所述MM结构层和所述
第二层金属。
[0015]进一步地，所述第一层金属前介质中包括:第一扩散阻挡层，位于所述第一层金属前介质与所述第一层栓塞之间，防止所述第一层栓塞扩散进所述第一层金属前介质中，并作为所述第一层栓塞的粘附层；
[0016]所述第二层层间介质中包括:第二扩散阻挡层，位于所述第二层层间介质与所述第二层栓塞之间，防止所述第二层栓塞扩散进所述第二层层间介质中，并作为所述第二层栓塞的粘附层；
[0017]所述第三层层间介质中包括:第三扩散阻挡层，位于所述第三层层间介质与所述第三层栓塞之间，防止所述第三层栓塞扩散进所述第三层层间介质中，并作为所述第三层栓塞的粘附层。
[0018]进一步地,所述第一层栓塞包括第一栓塞和第二栓塞，所述第一栓塞位于所述衬底晶体管的漏极，用于连接所述衬底晶体管的漏极和所述第一层金属，所述第二栓塞位于所述衬底晶体管的源极，用于连接所述衬底晶体管的源极和所述第一层金属。
[0019]为解决上述问题，本发明还提供了针对上述ITlR和IR阻变存储器集成结构的实现方法，包括:在衬底晶体管的源极和漏极同时制作阻变存储器，并通过所述漏极和所述源极实现所述衬底晶体管与所述阻变存储器的串联。
[0020]进一步地，所述在衬底晶体管的源极和漏极同时制作阻变存储器具体包括:
[0021]S1、在衬底晶体管上沉积第一层金属前介质，并在所述第一层金属前介质中形成第一层栓塞，所述第一层栓塞形成在所述衬底晶体管的漏极和源极上；
[0022]S2、在所述第一层金属前介质上方沉积形成第一层金属；
[0023]S3、在所述第一层金属前介质上方沉积形成第二层层间介质，所述第一层金属在所述第二层层间介质中，并在所述第二层层间介质中所述第一层金属的上方形成第二层栓塞；
[0024]S4、在所述第二层栓塞的上方形成MM结构层；
[0025]S5、在所述第二层层间介质上方沉积形成第三层层间介质，所述MM结构层在所述第三层层间介质中，并在所述第三层层间介质中所述MM结构层的上方形成第三层栓塞；
[0026]S6、在所述第三层栓塞的上方形成第二层金属；
[0027]S7、最后进行器件的钝化，在所述第三层层间介质上方制作覆盖所述第二层金属的保护层。
[0028]进一步地，步骤SI中在所述第一层金属前介质中形成第一层栓塞之前:在所述第一层栓塞与所述第一层金属前介质接触的位置还形成第一扩散阻挡层，防止所述第一层栓塞扩散进所述第一层金属前介质中，并作为所述第一层栓塞的粘附层，所述第一扩散阻挡层为Ti/TiN的复合层。
[0029]进一步地,步骤S4所述形成MIM结构层具体包括:
[0030]S41、用射频磁控派射IOOnmTiN,形成下电极；[0031]S42、在所述下电极上沉积IOnmHfO2,形成阻变介质层；
[0032]S43、在所述阻变介质层上再次溅射IOnmTi和IOOnmTiN复合层，形成上电极。
[0033](三)有益效果
[0034]本发明提供了 ITlR和IR阻变存储器集成结构及其实现方法，通过在原有衬底晶体管的漏极制作阻变存储器的同时，在源极同步制作阻变存储器，其中阻变存储器都具有MIM结构。最后分别在衬底晶体管的漏极和源极的上方依次形成第一层金属前介质、第一层栓塞、第一层金属、第二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三层栓塞、第二层金属和钝化层，实现衬底晶体管与阻变存储器的串联，进而实现ITlR和IR的集成。将ITlR结构中的阻变存储器和IR结构中的阻变存储器同时制作，工艺条件完全相同，可以减少光刻次数，减少制作成本，同时将ITlR结构和IR结构集成在一起，还能方便这两种结构中阻变存储器特性的比较，有助于研究forming和set过程中电流过冲对器件转变特性的影响。
【专利附图】
【附图说明】
[0035]图1为本发明实施例一中ITlR和IR阻变存储器集成结构的示意图；
[0036]图2为本发明实施例二中ITlR和IR阻变存储器集成的实现方法的步骤流程图；
[0037]图3为本发明实施例二中ITlR和IR阻变存储器集成的实现方法中步骤SI的示意图；
[0038]图4为本发明实施例二中ITlR和IR阻变存储器集成的实现方法中步骤S2的示意图；
[0039]图5为本发明实施例二中ITlR和IR阻变存储器集成的实现方法中步骤S3的示意图；
[0040]图6为本发明实施例二中ITlR和IR阻变存储器集成的实现方法中步骤S4的示意图；
[0041]图7为本发明实施例二中ITlR和IR阻变存储器集成的实现方法中步骤S5的示意图；
[0042]图8为本发明实施例二中ITlR和IR阻变存储器集成的实现方法中步骤S6的示意图；
[0043]图9为本发明实施例二中ITlR和IR阻变存储器集成的实现方法中步骤S7的示意图。
[0044]图中编号分别代表的含义为:
[0045]000为衬底晶体管，101为第一层金属前介质，201、202为第一层栓塞，301、302为第一层扩散阻挡层，401、402为第一层金属，501为第二层层间介质，601、602为第二层栓塞，701、702为第二层扩散阻挡层，801为MM结构层的下电极，802为MM结构层的阻变介质层，803为MM结构层的上电极，901为第三层层间介质，1001、1002为第三层栓塞，1101、1102为第三层扩散阻挡层，1201和1202为第二层金属，1301为钝化层，Drain为衬底晶体管的漏极，Source为衬底晶体管的源极，Gate为衬底晶体管的栅极。
【具体实施方式】[0046]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0047]阻变存储器在制造完成后通常需要一个forming过程，使器件转变到高阻态或低阻态，来形成导电通道。而在forming过程和使阻变材料由高阻态转换为低阻态的set过程中都需要限制电流，防止阻变器件发生硬击穿而失效。ITlR结构在forming过程中的限制电流I.可以通过改变晶体管的栅极电压Ve来控制。而在IR结构的测量过程中，I.通过半导体参数分析仪强加于阻变器件上。如果ΙωΜΡ通过外部设备，如半导体参数分析仪，强加于器件之上，器件的低阻态电阻Ruis将会对Ια?的任何改变都很敏感。这可能是因为恰好在set过程之后会有大的瞬态电流(由于器件和测试装置中大的寄生电容)流过存储单元。这就使得最大电流不能通过I.来控制，从而使Ruis变小。结果会使reset电流Ikeset大于IOTP，且使器件的高阻态值RhksF稳定。但是可以通过内部晶体管很好的控制过冲电流，因此ITlR结构能够获得好的电流操作特性。本发明将ITlR和IR结构集成在一起，从而可以更加清楚的理解IR和ITlR器件转变性能的不同。
[0048]实施例一
[0049]本发明实施例一中提供了 ITlR和IR阻变存储器集成结构，组成结构示意图如图1所不，具体包括:衬底晶体管000、第一层金属前介质101、第一层栓塞201和202、第一层金属401和402、第二层层间介质501、第二层栓塞601和602,MIM结构层801,802和803、第三层层间介质901、第三层栓塞1001和1002、第二层金属1201和1202以及钝化层1301。
[0050]上述ITlR和IR阻变存储器集成结构在衬底晶体管的漏极和源极上分别制做MM结构层的阻变存储器，进而 实现ITlR和IR的集成。将ITlR结构和IR结构集成在一起，方便这两种结构中阻变存储器特性的比较，有助于研究forming和set过程中电流过冲对器件转变特性的影响。
[0051]第一层金属前介质101可以是掺磷的氧化硅PSG等介质材料，在晶体管的上方并将晶体管的栅极包围。在第一层金属前介质101中形成第一层栓塞,均是W栓塞。第一层栓塞包括第一栓塞201和第二栓塞202，第一栓塞201位于衬底晶体管000的漏极Drain，用于连接衬底晶体管000的漏极Drain和第一层金属中的401 ;第二栓塞202位于衬底晶体管000的源极Source,用于连接衬底晶体管000的源极Source和第一层金属中的402,通过第一栓塞实现晶体管的漏极、源极与第一层金属的互联。第一层金属前介质101中包括:第一扩散阻挡层，位于第一层金属前介质101与第一层栓塞之间，其中301在201的周围，302在202的周围，都能防止第一层栓塞201和202扩散进第一层金属前介质101中，并作为第一层栓塞的粘附层。201和202可以是Ti/TiN的复合层。
[0052]第一栓塞201和第二栓塞202的上方分别为沉积的第一金属层401和402，在第一层金属前介质101的上方401和402的周围用第二层层间介质501覆盖,第二层层间介质501可以是掺磷的氧化硅PSG。第二层层间介质501中第一层金属的上方形成第二层栓塞，并且也是W栓塞，包括601和602，第二层栓塞601用于连接第一层金属401和漏极MM结构层的下电极，第二层栓塞602用于连接第一层金属402和源极MM结构层的下电极，通过第二层栓塞实现第一层金属与MIM结构层的互联。与第一层金属前介质相类似，在第二层层间介质501中也包括:第二扩散阻挡层701和702，位于第二层层间介质501与第二层栓塞601和602之间，防止第二层栓塞扩散进第二层层间介质中，并作为第二层栓塞的粘附层。
[0053]在第二层栓塞的上方是MM结构层，两个MM结构完全相同，包括:下电极801、阻变介质层802和上电极803，其中下电极801的材料为TiN，厚度约为lOOnm，阻变介质层802为HfO2，厚度约为10nm，上电极803的材料为Ti和TiN组成的复合层，复合方式为IOnmTi和lOOnmTiN。MIM结构层可以根据设计需求做成大小不同的面积。
[0054]在第二层层间介质501的上方形成第三层层间介质901，将上述MM结构层的801,802和803覆盖在内，并在第三层层间介质901中两个MM的上方分别形成第三层栓塞1001和1002，也都是W栓塞，其中第三层栓塞1001用于连接漏极一侧MM结构层上电极和第二层金属1201，第三层栓塞1002用于连接源极一侧MM结构层上电极和第二层金属1202，通过第三层栓塞实现MM结构层和第二层金属的互联。与第一层金属前介质和第二层层间介质相类似，第三层层间介质901中包括:第三扩散阻挡层1101和1102，位于第三层层间介质901与第三层栓塞1001和1002之间，防止第三层栓塞扩散进第三层层间介质中，并作为第三层栓塞的粘附层。
[0055]在第三层层间介质901上方对应第三层栓塞1001和1002的位置分别是第二金属层1201和1202，最后对器件进行钝化，在器件上再沉积一层Si3N4作为保护层。
[0056]实施例二
[0057]本发明实施例二中提供了 ITlR和IR阻变存储器集成结构的实现方法，包括:在衬底晶体管的源极和漏极同时制作阻变存储器，并通过漏极和源极实现衬底晶体管与阻变存储器的串联。
[0058]在衬底晶体管的源极和漏极同时制作阻变存储器的步骤流程如图2所示，具体包括以下步骤:
[0059]步骤S1、前端工艺结束后，在衬底晶体管000上沉积第一层金属前介质101，并在第一层金属前介质101中形成第一层栓塞201和202,第一层栓塞201和202分别形成在衬底晶体管000的漏极Drain和源极Source上。
[0060]步骤SI中在第一层金属前介质101中形成第一层栓塞201和202之前:在第一层栓塞201和202与第一层金属前介质101接触的位置还形成第一扩散阻挡层301和302，其中301在201与101接触的位置，302在202与101接触的位置，步骤SI得到的结构示意图如图3所示。第一扩散阻挡层能够防止第一层栓塞扩散进第一层金属前介质中，并作为第一层栓塞的粘附层，第一扩散阻挡层为Ti/TiN的复合层。
[0061]步骤S2、在第一层金属前介质101上方沉积形成第一层金属401和402。
[0062]在第一层金属前介质101上沉积第一层金属引线,材料可以为Al,之后通过光刻、刻蚀进行图形化，在对应第一栓塞301和302的位置分别得到第一层金属401和402，步骤S2得到的结构示意图如图4所示。第一层栓塞201就实现衬底晶体管000的漏极Drain与401的互连，第一层栓塞202实现衬底晶体管000的源极Source与402的互连。
[0063]步骤S3、在第一层金属前介质101上方沉积形成第二层层间介质501,第一层金属401和402在第二层层间介质501中，并在第二层层间介质501中第一层金属401和402的上方形成第二层栓塞601和602，601在401的上方，602在402的上方，步骤S3得到的结构示意图如图5所示。第二层层间介质501可以是掺磷的PSG。
[0064]形成第二层栓塞601和602之前，同样要在其与第二层层间介质501之间形成第二扩散阻挡层701和702，防止第二层栓塞扩散进第二层层间介质中，并作为第二层栓塞的粘附层，第二扩散阻挡层的材料也可以为Ti/TiN的复合层。
[0065]步骤S4、在第二层栓塞的上方形成MM结构层。
[0066]步骤S4形成MM结构层具体包括:
[0067]步骤S41、用射频磁控派射IOOnmTiN,形成下电极801。
[0068]步骤S42、在下电极801上沉积IOnmHfO2,形成阻变介质层802。本步骤中的沉积是采用ALD (Atomic Layer Deposition,原子层沉积技术)，ALD作为一种薄膜沉积的顶尖技术，可以确保薄膜生长的均匀性、保形性、无缺陷、无针孔。
[0069]步骤S43、在阻变介质层802上再次溅射IOnmTi和IOOnmTiN复合层，形成上电极803。之后再利用光刻和双重反应离子刻蚀(RIE)技术形成面积大小不同的MIM结构。
[0070]还需要说明的是，本实施例中的MIM结构的材料仅以上述为例进行说明，但是并不局限于上述材料。
[0071]上述结构中的第二层栓塞601和602实现第一层金属401和402与本步骤中得到的MIM结构的互连,步骤S4得到的结构示意图如图6所示。
[0072]步骤S5、在第二层层间介质501上方沉积形成第三层层间介质901，MIM结构层在第三层层间介质901中，并在第三层层间介质901中MIM结构层的上方形成第三层栓塞1001和1002。第三层层间介质901的材料也可以是掺磷的PSG，步骤S5得到的结构示意图如图7所示。
[0073]第三层栓塞1001和1002之后，同样要在其与第三层层间介质901之间形成第三扩散阻挡层1101和1102，防止第三层栓塞扩散进第三层层间介质中，并作为第三层栓塞的粘附层，第三扩散阻挡层的材料也也可以为Ti/TiN的复合层。
[0074]步骤S6、在第三层栓塞1001和1002的上方形成第二层金属1201和1202，步骤S6得到的结构示意图如图8所示。
[0075]在第三层金属前介质901上沉积第二层金属引线，材料可以为Al或者Al、Cu合金，之后通过光刻、刻蚀进行图形化，在对应第三栓塞1001和1002的位置分别得到第二层金属1201和1202。由此，第三层栓塞1001和1002就实现MM结构与第二层金属1201和1202的互连。
[0076]步骤S7、最后进行器件的钝化，在第三层层间介质901上方制作覆盖第二层金属1201的保护层1301，步骤S7得到的结构示意图如图9所示。上述步骤SI?S6完成后，还需要采用常规工艺对整个器件进行钝化，即在器件上沉积一层Si3N4作为保护层。
[0077]上述实施例中的阻变存储器为二元金属氧化物的MIM结构，目的在于能够在相同条件下比较它们的特性。
[0078]本实施例提供的ITlR和IR阻变存储器集成结构的实现方法，在前端工艺结束后，在衬底晶体管的漏极和源极同时形成第一层栓塞，用于衬底晶体管与第一层金属的互连，并在其周围形成第一扩散阻挡层；之后在上述两极的第一层栓塞上分别沉积第一层金属并图形化，在其上继续制作第二层栓塞，用于第一层金属与MM结构的互连，并在第二层栓塞的周围也形成第二扩散阻挡层，阻挡栓塞向其周围介质的扩散；然后在第二层栓塞上沉积MIM结构，并通过光刻、刻蚀等进行图形化，在MM结构上继续制作第三层栓塞，用于MM结构与第二层金属的互连，并在第三层栓塞的周围也形成第三扩散阻挡层，阻挡栓塞向其周围介质的扩散；最后在第三层栓塞沉积第二层金属，并图形化，器件整体制作还需再采用常规工艺对器件进行钝化以及压焊点的制作，完成ITlR和IR集成结构。
[0079]根据上述步骤能够在制作与晶体管串联的阻变存储器的同时，在源极上同步制作一个阻变存储器。在测量过程中，晶体管的源极和体电极接地，栅极可控，从而实现ITlR结构和IR结构的集成。集成结构不仅可以减少光刻次数，降低制作成本，而且还能更加直接的比较ITlR结构和IR结构的性能，有助于研究forming过程和set过程中电流过冲对器件转变特性的影响。例如，最大reset电流、高阻态阻值的稳定性及器件的耐疲劳特性。
[0080]以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1.1TlR和IR阻变存储器集成结构，其特征在于，所述集成结构依次包括:衬底晶体管、第一层金属前介质、第一层栓塞、第一层金属、第二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三层栓塞、第二层金属和钝化层。
2.如权利要求1所述的方法，其特征在于，所述MIM结构层包括:下电极、阻变介质层和上电极，其中所述下电极的材料为TiN，所述阻变介质层为HfO2，所述上电极的材料为Ti和TiN组成的复合层。
3.如权利要求2所述的方法，其特征在于，所述下电极的厚度为lOOnm，所述阻变材料的厚度为10nm，所述上电极的厚度为IOnmTi和lOOnmTiN。
4.如权利要求1所述的方法，其特征在于，在所述第一层金属前介质中形成所述第一层栓塞，用于连接所述衬底晶体管和所述第一层金属；在所述第二层层间介质中形成所述第二层栓塞，用于连接所述第一层金属和所述MIM结构层；在所述第三层层间介质中形成所述第三层栓塞，用于连接所述MM结构层和所述第二层金属。
5.如权利要求1或4所述的方法，其特征在于，所述第一层金属前介质中包括:第一扩散阻挡层，位于所述第一层金属前介质与所述第一层栓塞之间，防止所述第一层栓塞扩散进所述第一层金属前介质中，并作为所述第一层栓塞的粘附层；所述第二层层间介质中包括:第二扩散阻挡层，位于所述第二层层间介质与所述第二层栓塞之间，防止所述第二层栓塞扩散进所述第二层层间介质中，并作为所述第二层栓塞的粘附层；所述第三层层间介质中包括:第三扩散阻挡层，位于所述第三层层间介质与所述第三层栓塞之间，防止所述第三层栓塞扩散进所述第三层层间介质中，并作为所述第三层栓塞的粘附层。
6.如权利要求1所述的方法，其特征在于，所述第一层栓塞包括第一栓塞和第二栓塞，所述第一栓塞位于所述衬底晶体管的漏极，用于连接所述衬底晶体管的漏极和所述第一层金属，所述第二栓塞位于所述衬底晶体管的源极，用于连接所述衬底晶体管的源极和所述第一层金属。
7.1TlR和IR阻变存储器集成结构的实现方法，其特征在于，所述方法包括:在衬底晶体管的源极和漏极同时制作阻变存储器，并通过所述漏极和所述源极实现所述衬底晶体管与所述阻变存储器的串联。
8.如权利要求7所述的方法，其特征在于，所述在衬底晶体管的源极和漏极同时制作阻变存储器具体包括:S1、在衬底晶体管上沉积第一层金属前介质,并在所述第一层金属前介质中形成第一层栓塞，所述第一层栓塞形成在所述衬底晶体管的漏极和源极上；S2、在所述第一层金属前介质上方沉积形成第一层金属；S3、在所述第一层金属前介质上方沉积形成第二层层间介质，所述第一层金属在所述第二层层间介质中，并在所述第二层层间介质中所述第一层金属的上方形成第二层栓塞；S4、在所述第二层栓塞的上方形成MM结构层；S5、在所述第二层层间介质上方沉积形成第三层层间介质，所述MM结构层在所述第三层层间介质中，并在所述第三层层间介质中所述MM结构层的上方形成第三层栓塞；s6、在所述第三层栓塞的上方形成第二层金属；s7、最后进行器件的钝化，在所述第三层层间介质上方制作覆盖所述第二层金属的保护层。
9.如权利要求8所述的方法，其特征在于，步骤SI中在所述第一层金属前介质中形成第一层栓塞之前:在所述第一层栓塞与所述第一层金属前介质接触的位置还形成第一扩散阻挡层，防止所述第一层栓塞扩散进所述第一层金属前介质中，并作为所述第一层栓塞的粘附层，所述第一扩散阻挡层为Ti/TiN的复合层。
10.如权利要求8所述的方法，其特征在于，步骤S4所述形成MIM结构层具体包括:s41、用射频磁控派射IOOnmTiN,形成下电极；s42、在所述下电极上沉积IOnmHfO2，形成阻变介质层；s43、在所述阻变介质层上再次派射IOnmTi和IOOnmTiN复合层,形成上电极。
【文档编号】H01L27/24GK103441135SQ201310367267
【公开日】2013年12月11日 申请日期:2013年8月21日 优先权日:2013年8月21日
【发明者】刘力锋, 张伟兵, 李悦, 韩德栋, 王漪, 刘晓彦, 康晋锋, 张兴 申请人:北京大学