晶体管的制作方法
【专利摘要】一种晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成栅介质层；在所述栅介质层上形成栅极；在所述栅介质层和所述栅极两侧形成偏移间隙壁；以所述偏移间隙壁为掩模，对所述栅极两侧的半导体衬底进行离子注入，形成轻掺杂区，所述栅介质层两侧具有损坏区；去除所述栅介质层中的损坏区；修补所述栅介质层至预定尺寸；在所述栅介质层和所述栅极两侧形成侧墙；以所述侧墙及所述栅极为掩模，对所述栅极两侧的半导体衬底进行离子注入，形成重掺杂区。所述晶体管的制作方法得到的栅介质层中，不含有原来受到杂质离子损伤的部分，因此，栅介质层的绝缘性能高，整个晶体管的栅极漏电流小，晶体管的性能提高。
【专利说明】晶体管的制作方法
【技术领域】
[0001] 本发明涉及半导体【技术领域】，尤其涉及一种晶体管的制作方法。
【背景技术】
[0002] 在集成电路制造过程中，随着器件尺寸的减小，轻掺杂(漏）区（Lightly Doped Drain，LDD)结构技术被广泛运用在晶体管的制造工艺中。轻掺杂区可以减弱漏区电场， 改进热电子退化效应，并且还可以减小有源区电阻和抑制短沟道效应（short-channe 1 effects, SCE)。
[0003] 请参考图1至图2,现有晶体管制作方法包括：
[0004] 如图1所示，在半导体衬底100上形成栅极结构，所述栅极结构包括栅介质层110 和栅极120,然后在栅极结构两侧形成偏移间隙壁130,之后以偏移间隙壁130为掩模，对栅 极结构两侧的半导体衬底1〇〇进行轻掺杂，形成轻掺杂区(未显示）；
[0005] 如图2所示，在偏移间隙壁130侧面形成侧墙140,并以侧墙140为掩模对栅极结 构两侧的半导体衬底1〇〇进行重掺杂工艺，形成相应的重掺杂区(未显示)。
[0006] 但是，现有晶体管制作方法中，所述轻掺杂注入的杂质离子会从偏移间隙壁进入 到栅介质层，造成对栅介质层的损坏，从而在栅介质层中形成损坏区，所述损坏区中含有杂 质离子，损坏区的存在使栅介质层的绝缘性能下降，因此损坏区的存在是栅极漏电流产生 的重要原因。
[0007] 为此，需要一种新的晶体管的制作方法，以解决在制作过程中，晶体管的栅介质层 受到轻掺杂时所注入的杂质离子而受到损坏的问题。
【发明内容】
[0008] 本发明解决的问题是提供一种晶体管的制作方法，以消除晶体管的栅介质层在制 作过程中受到杂质离子的损坏，从而提高栅介质层的绝缘性能，减小栅极漏电流。
[0009] 为解决上述问题，本发明提供一种晶体管的制作方法，包括：
[0010] 提供半导体衬底；
[0011] 在所述半导体衬底上形成栅介质层；
[0012] 在所述栅介质层上形成栅极；
[0013] 在所述栅介质层和所述栅极两侧形成偏移间隙壁；
[0014] 以所述偏移间隙壁为掩模，对所述栅极两侧的半导体衬底进行离子注入，形成轻 掺杂区，所述栅介质层两侧具有损坏区；
[0015] 去除所述栅介质层中的损坏区；
[0016] 修补所述栅介质层至预定尺寸；
[0017] 在所述栅介质层和所述栅极两侧形成侧墙；
[0018] 以所述侧墙及所述栅极为掩模，对所述栅极两侧的半导体衬底进行离子注入，形 成重掺杂。
[0019] 可选的，所述预定尺寸大于或者等于所述栅介质层的原始尺寸。
[0020] 可选的，采用湿法刻蚀去除所述栅介质层中的损坏区。
[0021] 可选的，所述湿法刻蚀采用的溶液为稀氢氟酸溶液，所述湿法刻蚀的时间范围包 括 10s ?30s。
[0022] 可选的，采用流体化学气相沉积法修补所述栅介质层。
[0023] 可选的，所述流体化学气相沉积法采用的温度范围包括20°C?65°C，压强范围为 lOOTorr?600Torr，射频功率范围为50W?500W，沉积时间范围为2s?200s。
[0024] 可选的，采用臭氧氧化法修补所述栅介质层。
[0025] 可选的，所述臭氧氧化法的温度范围为200°C?550°C，射频功率范围为50W? 500W，氧化时间范围为Is?200s。
[0026] 可选的，所述栅介质层的厚度范围包括20人?丨00A,长度范围包括40nm?100nm， 被去除的掉所述栅介质层长度范围为20?60nm。
[0027] 可选的，采用倾角离子注入工艺对位于所述栅介质层和所述栅极两侧下方的所述 半导体衬底进行轻掺杂，所述倾角离子注入工艺中倾角角度范围包括10°?40°，所述杂 质离子浓度范围包括1E10?1E15,采用的电压范围为1KV?5KV。
[0028] 与现有技术相比，本发明的技术方案具有以下优点：
[0029] 本发明的技术方案中，在进行轻掺杂之后，通过去除栅介质层受到杂质离子损伤 的部分，得到剩余的栅介质层，再通过相应的修补工艺，使剩余的栅介质层被修补，形成完 整的栅介质层，最终得到的栅介质层中，不含有原来受到杂质离子损伤的部分，因此，栅介 质层的绝缘性能高，整个晶体管的栅极漏电流小，晶体管的性能提高。
[0030] 进一步，所述湿法刻蚀的时间范围可以控制在10s?30s，从而使被所述湿法刻蚀 去除的栅介质层长度范围控制在20?60nm，进而保证既能够完全去除栅介质层的损坏区， 又不至于使栅介质层被去除的部分太多而造成对栅极的破坏。
[0031] 进一步，采用流体化学气相沉积法（FCVD)修补所述栅介质层。所述流体化学气相 沉积法采用的温度范围包括20°C?65°C，压强范围为lOOTorr?600Torr，射频功率范围为 50W?500W，沉积时间范围为2s?200s。在上述工艺条件下，流体化学气相沉积法的液体 流动性强，因此有很强的填补能力，可以形成相应的氧化层，以较好地修补栅介质层。
【专利附图】
【附图说明】
[0032] 图1至图2为现有晶体管的制作方法示意图；
[0033] 图3至图6为本发明晶体管的制作方法实施例示意图。
【具体实施方式】
[0034] 在晶体管的制作方法中，轻掺杂工艺会对栅介质层造成损伤，在现有晶体管的制 作方法中，未对受损伤的栅介质层进行处理，因此，生成的晶体管中栅极漏电流太大，影响 整个晶体管的性能。
[0035] 为此，本发明提供一种晶体管的制作方法，通过去除栅介质层受损伤的部分，并重 新生成完成的栅介质层，从而使得栅介质层受到的损伤得到消除，最终形成的晶体管栅极 漏电流小，性能提高。
[0036] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0037] 本发明实施例提供一种晶体管的制作方法，请参考图3至图6。
[0038] 请参考图3,提供半导体衬底200,在半导体衬底200上形成栅介质层210a，在栅介 质层210a上形成栅极220,在栅介质层210a和栅极220两侧形成偏移间隙壁230a。
[0039] 本实施例中，半导体衬底200可以是体硅（Bulk Silicon)、锗化硅或绝缘体上硅 (Silicon On Insulator，SOI)，并且可以掺杂有其它元素。
[0040] 本实施例中，在半导体衬底200上形成栅介质层210a以及在栅介质层210a上形 成栅极220的具体过程可以包括：首先可以采用炉管氧化工艺、化学气相沉积工艺（CVD)、 旋转式玻璃法（S0G)工艺或者其他合适的方法，在半导体衬底200表面上形成栅介质材料 层(未显示)，然后可以采用原子层沉积（ALD)、化学气相淀积（CVD)、等离子体增强型化学气 相淀积（PECVD)等工艺在栅介质材料层上形成栅极材料层(未显示)，之后利用光刻和曝光 显影工艺在栅极材料层表面形成图案化掩模(未显示)，随后利用刻蚀工艺从上到下蚀刻栅 极材料层和栅介质材料层形成栅极220和栅介质层210a。
[0041] 本实施例中，栅介质层210a的材料以氧化硅（Si02)为例，并且栅介质层210a的厚 度范围包括20A?丨00人，长度范围包括40nm?100nm。本发明的其它实施例中，栅介质层 210a的材料也可以为氮氧化硅（SiNO)，还可以为高介电常数材料，例如氧化铪、氧化铪硅、 氮氧化铪娃、氧化镧、氧化锫、氧化锫娃、氧化钛、氧化钽、氧化钡银钛、氧化钡钛、氧化银钛、 氧化铝以及它们之间的任意组合。
[0042] 本实施例中，栅极220的材料可以为多晶硅或掺杂金属杂质的多晶硅，金属杂质 至少包括一种金属（例如钛、钽、钨、钥、钼等)，以及金属硅化物，例如镍硅化物、钛硅化物、 钴硅化物。
[0043] 本实施例中，可以利用等离子体增强化学气相沉积法（PECVD)工艺在栅介质层 210a和栅极220两侧形成偏移间隙壁230a。偏移间隙壁230a的材料可为氧化硅、氮化硅 (Si3N4)、氮氧化硅或其组合。
[0044] 请继续参考图3,以偏移间隙壁230a为掩模，对位于栅极220两侧的半导体衬底 200进行离子注入，形成轻掺杂区(未示出）。
[0045] 本实施例中，采用倾角离子注入工艺对位于所述栅介质层210a和所述栅极220两 侧的所述半导体衬底200进行离子注入，以形成轻掺杂区。
[0046] 本实施例中，为保证形成的轻掺杂区的深度和浓度，所述倾角离子注入工艺中倾 角角度范围包括10°?40°，所述倾角指离子速度方向与晶圆正面法线的夹角，在所述 角度范围内进行离子注入，可使得形成的轻掺杂区位置准确，所述杂质离子浓度范围包 括1E10?1E15,以满足相应的杂质离子浓度要求，所述倾角离子注入采用的电压范围为 1KV?5KV，以保证杂质离子注入到所需深度。
[0047] 本实施例中，当要形成的晶体管为NM0S晶体管时，所述杂质离子为n型杂质离子， 可采用磷离子、砷离子或锑离子。当要形成的晶体管为PM0S晶体管时，所述杂质离子为p 型杂质离子，可采用硼离子或二氟化硼离子。
[0048] 本实施例中，还可以进行袋状离子注入（pocket implant)，在栅极220结构两侧 的半导体衬底200内形成袋状注入区（未示出）。所述袋状注入区的掺杂离子的导电类型 与轻掺的掺杂离子的导电相反。
[0049] 本实施例中，当要形成的晶体管为NM0S晶体管时，可以在注入的杂质离子中加入 了碳离子。碳离子与n型杂质离子键的共同作用能够消除n型杂质离子在轻掺杂区域产生 的压应力。当要形成的晶体管为PM0S晶体管时，可以在注入的杂质离子中加入氟离子或氮 离子，以消除P型杂质离子在轻掺杂区域中产生的压应力。
[0050] 经实验发现，在上述离子注入过程中，部分栅介质层210a中具有离子注入过程中 注入的杂质离子，使栅介质层210a中形成损坏区(未示出），即由于偏移间隔壁230a厚度较 小，会有部分杂质离子穿过偏移间隔壁230a进入到栅介质层210a。损坏区的存在导致栅介 质层210a的绝缘性能下降，从而引起栅极漏电流增大，使晶体管的性能受到不利影响。通 过多次测试发现，被损伤栅介质层210a通常占全部栅介质层210a的20%?50%。
[0051] 请参考图4,去除所述栅介质层210a中的损坏区。
[0052] 本实施例中，具体采用湿法刻蚀去除所述损坏区。所述湿法刻蚀采用的溶液可 以为稀氢氟酸溶液（DHF)，并且，稀氢氟酸溶液中水和氢氟酸的体积比可以为300:1至 1000: 1，在所述浓度范围内，稀氢氟酸溶液能够对氧化硅成分的所述栅介质层210a进行较 快的蚀刻，同时基本上对半导体衬底200和栅极220没有影响。
[0053] 本实施例中，对于整个晶圆而言，稀氢氟酸溶液的用量范围可以为lL/min?2L/ min，并且所述湿法刻蚀可以在常温下进行。
[0054] 本实施例中，所述湿法刻蚀的时间可以根据栅介质层210a的厚度和栅介质层 210a要去除的长度(未标注，图4显示的是栅介质层210a长度所在平面)相应地调整，由于 栅介质层210a的厚度范围包括20A?丨00A,长度范围包括40nm?100nm，因此所述湿法刻 蚀的时间范围可以控制在l〇s?30s，被所述湿法刻蚀去除的栅介质层210a的长度范围为 20?60nm，从而保证栅介质层210a的损坏区被完全去除，得到剩余的栅介质层210b，并保 证栅介质层210a被去除的部分不至于太多，使留下的栅介质层210b具有一定宽度，防止栅 极220发生崩塌等破坏现象。
[0055] 需要说明的是，湿法刻蚀也会导致偏移间隙壁230a被蚀刻，但是此时偏移间隙壁 230a的作用已完成，留下多少并不重要，即使全部被蚀刻，也不影响晶体管的形成，并且后 面修补栅介质层210b时，也可以将被蚀刻的偏移间隙壁重新生成。
[0056] 请参考图5,修补栅介质层210b至预定尺寸。
[0057] 本实施例中，具体采用臭氧氧化法修补图4所示栅介质层210b。所述臭氧氧化法 先在各结构表面形成氧化层，再通过干法刻蚀工艺去除不需要的氧化层，从而使栅介质层 210b被修补形成栅介质层210c，栅介质层210c覆盖住整个栅极220的下表面。
[0058] 本实施例中，所述臭氧氧化法的温度范围可以为200°C?550°C，射频功率范围为 50W?500W，氧化时间范围为Is?200s。在所述条件下，所述臭氧氧化法能够将栅介质层 210b修补至预定尺寸，重新形成完整的栅介质层210c，如图5所示。栅介质层210c的尺寸 大于或者等于栅介质层210a的尺寸，即所述预定尺寸大于或者等于栅介质层210a的最初 尺寸，从而保证栅介质层210c能够起到良好的电绝缘作用。
[0059] 本实施例中，所述臭氧氧化法除了能够修补图4所示栅介质层210b，重新形成完 整的栅介质层210c之外，还能够重新修补生成偏移间隙壁230b，如图5所示。
[0060] 需要说明的是，本发明的其它实施例中，还可以采用流体化学气相沉积法（FCVD) 修补所述栅介质层210a，流体化学气相沉积法能够形成了一个可以自由流入任何形状结构 的液体状薄膜，提供从凹槽或者通孔的底部向上的无空缺填充。
[0061] 具体的，所述流体化学气相沉积法采用的温度范围包括20°C?65°C，压强范围为 lOOTorr?600Torr，射频功率范围为50W?500W，沉积时间范围为2s?200s。在上述工 艺条件下，流体化学气相沉积法的液体流动性强，因此有很强的填补能力，可以形成相应的 氧化层，以较好地修补图4所示栅介质层210b，在形成之后，同样的，可以通过干法刻蚀工 艺去除不需要的部分。
[0062] 请参考图6,在栅极220结构两侧形成侧墙240。
[0063] 形成侧墙240的方法为本领域技术人员的公知技术，在此不做赘述。
[0064] 请继续参考图6,以侧墙240及栅极220为掩模，对栅极220两侧的半导体衬底200 进行离子注入，形成重掺杂区。
[0065] 本实施例中，当形成NM0S晶体管时，重掺杂的杂质离子导电类型为N型，具体可以 为磷离子或砷离子；当形成的晶体管为PM0S晶体管时，重掺杂的杂质离子导电类型为P型， 具体可以为硼离子或二氟化硼离子。
[0066] 本实施例中，由于在进行重掺杂离子注入前，已经在栅介质层210c和栅极220两 侧形成侧墙240,而侧墙240厚度较大，因此，此时栅介质层210c不会受重掺杂离子注入的 影响，亦即栅介质层210c不会再次受到损坏。
[0067] 本实施例所提供的晶体管的形成方法中，在进行轻掺杂之后，通过去除栅介质层 210a受到杂质离子损伤的部分，得到剩余的栅介质层210b，再通过相应的修补工艺，使栅 介质层210b被修补，形成完整的栅介质层210c，栅介质层210c中不含有原来栅介质层 210a受到杂质离子损伤的部分，即不含有损坏区，因此，栅介质层210c的绝缘性能比栅介 质层210a的绝缘性能高，减小了整个晶体管的栅极漏电流，提高了晶体管的性能。
[0068] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【权利要求】
1. 一种晶体管的制作方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底上形成栅介质层； 在所述栅介质层上形成栅极； 在所述栅介质层和所述栅极两侧形成偏移间隙壁； 以所述偏移间隙壁为掩模，对所述栅极两侧的半导体衬底进行离子注入，形成轻掺杂 区，所述栅介质层两侧具有损坏区； 去除所述栅介质层中的损坏区； 修补所述栅介质层至预定尺寸； 在所述栅介质层和所述栅极两侧形成侧墙； 以所述侧墙及所述栅极为掩模，对所述栅极两侧的半导体衬底进行离子注入，形成重 惨杂区。
2. 如权利要求1所述的晶体管的制作方法，其特征在于，所述预定尺寸大于 或者等于所述栅介质层的最初尺寸。
3. 如权利要求1所述的晶体管的制作方法，其特征在于，采用湿法刻蚀去除所述栅介 质层中的损坏区。
4. 如权利要求3所述的晶体管的制作方法，其特征在于，所述湿法刻蚀采用的溶液为 稀氢氟酸溶液，所述湿法刻蚀的时间范围包括IOs?30s。
5. 如权利要求1所述的晶体管的制作方法，其特征在于，采用流体化学气相沉积法修 补所述栅介质层。
6. 如权利要求5所述的晶体管的制作方法，其特征在于，所述流体化学气相沉积法采 用的温度范围包括20°C?65°C，压强范围为IOOTorr?600Torr，射频功率范围为50W? 500W，沉积时间范围为2s?200s。
7. 如权利要求1所述的晶体管的制作方法，其特征在于，采用臭氧氧化法修补所述栅 介质层。
8. 如权利要求7所述的晶体管的制作方法，其特征在于，所述臭氧氧化法的温度范围 为200°C?550°C，射频功率范围为50W?500W，氧化时间范围为Is?200s。
9. 如权利要求1所述的晶体管的制作方法，其特征在于，所述栅介质层的厚度范围包 括2.0A?丨00A，长度范围包括40nm?lOOnm，被去除的掉所述栅介质层长度范围为20? 60nm〇
10. 如权利要求1所述的晶体管的制作方法，其特征在于，采用倾角离子注入工艺对 所述栅极两侧的半导体衬底进行离子注入，所述倾角离子注入工艺中倾角角度范围包括 10°?40°，所述杂质离子浓度范围包括IElO?1E15,采用的电压范围为IKV?5KV。
【文档编号】H01L21/336GK104517844SQ201310455830
【公开日】2015年4月15日 申请日期:2013年9月29日 优先权日:2013年9月29日
【发明者】童浩, 严琰, 曾以志 申请人:中芯国际集成电路制造(上海)有限公司