阵列基板的防静电结构的制作方法
【专利摘要】本发明提供一种阵列基板的防静电结构，包括：阵列基板的有效区（60）及围绕该有效区（60）的数根虚构线（26），该有效区（60）设有数根信号线（22）及分别与该数根信号线（22）电性连接的数根短路棒（24），所述虚构线（26）分别对应位于有效区（60）最外围的短路棒（24）相邻设置，所述虚构线（26）靠近短路棒（24）的一侧（28）呈锯齿形结构设置。本发明通过在每一根最外围的短路棒的旁边增加一根虚构线，该虚构线靠近短路棒的一侧呈锯齿形结构设置，如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻时，可以很好地避免等离子体异常放电对短路棒处金属交叠走线造成的静电损伤，提高产品品质。
【专利说明】阵列基板的防静电结构
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板的防静电结构。
【背景技术】
[0002]液晶显示装置(Liquid Crystal Display, LCD)具有机身薄、省电、无福射等众多优点，得到了广泛的应用。现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括壳体、设于壳体内的液晶显示面板及设于壳体内并相对液晶显示面板设置的背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两玻璃基板上施加驱动电压来控制液晶分子的旋转，从而将背光模组的光线折射出来产生画面。
[0003]静电(Electro-Static discharge, ESD)在半导体生产行业一直是一个悬而未决的问题，静电会导致产品良率降低、成本増加、产能下降。在液晶显示装置制造エ艺中，静电也一直影响着液晶显示装置的品质，尤其是液晶显示面板的生产エ艺。
[0004]静电的产生主要分为三大因素:
[0005]一是颗粒(particle)，任何一种颗粒都有可能造成器件损伤，甚至产品报废，因此半导体制造エ艺中，管控颗粒是ー项重要的工作。
[0006]ニ是工程条件和原材料，在液晶显示面板エ艺制程中，沉积(deposition)エ序、曝光(photo)エ序、蚀刻(etch)エ序、剥离(strip)以及清洁(clean)エ序等的エ艺条件都会产生静电，同时，在该些制程中所用到的原材料由于材料缺陷也会产生静电。
[0007]三是设计因素，产品设计的好坏直接影响了静电的情况。
[0008]为了提高产品品质，降低生产成本，在液晶显示面板的生产エ艺会进行静电防护工作。该静电防护工作包括两大类:ー是液晶显示面板内部器件保护，主要是在液晶显示面板的线路(栅极(Gate)线和数据(Data)线)的始末端设计防静电环(ESD ring);ニ是液晶显示面板外围电路保护，主要是保护阵列制程以及后端制程中静电对面板外围电路的损伤。在现有的TFT阵列基板结构中，膜层顺序为:第一金属层(Gate/Com) —栅绝缘层(GI) —有源层(Active) —第二金属层(S/D) —钝化层(PVX) —透明导电层(IndiumTin Oxides,IT0)，为了控制产品的成本，通常在成盒(Cell)段制程完成切割(cutting)以后进行点灯判级，进而将合格的液晶显示面板(panel)投入模组。为了实现在Cell段制程能够点灯，同时又不影响模组段的正常点灯，通常会在阵列基板制作过程中，在液晶显示面板的外围图案(patterning)上一些电路，即设置短路棒(shorting bar) 100,从而减少静电释放现象，如图1所示，液晶显示面板在Cell段制程点灯判级以后，会采用激光镭射的方式将短路棒100与数据线(Data线)和栅极线(Gate线)的端子断开。但该技术在液晶显示面板的绝缘保护层和有源层的干法蚀刻エ艺中，等离子体(plasma)
[0009]异常放电仍会对短路棒100处金属交叠走线造成静电损伤，影响产品品质。
【发明内容】
[0010]本发明的目的在于提供一种阵列基板的防静电结构，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻时，可以很好地避免等离子体异常放电对短路棒处金属交叠走线造成的静电损伤，提高产品品质，提高生产效率，降低生产成本。
[0011]为实现上述目的，本发明提供一种阵列基板的防静电结构，包括:阵列基板的有效区以及围绕该有效区的数根虚构线(drnnrny线)，所述阵列基板的有效区设有数根信号线以及分别与该数根信号线电性连接的数根短路棒，所述虚构线分别对应位于有效区最外围的短路棒相邻设置，所述虚构线靠近短路棒的ー侧呈锯齿形结构设置。
[0012]所述数根信号线、数根短路棒及数根虚构线形成于同一基板上。
[0013]所述虚构线的数量为四根，所述四根虚构线呈ロ字型围绕该有效区设置，每根所述虚构线分别与其相邻的最外围的短路棒平行。
[0014]所述虚构线包括:形成于基板上的第一金属层、覆盖于第一金属层及基板上的栅绝缘层、位于栅绝缘层上且对应第一金属层设置的有源层、位于有源层上的第二金属层、以及覆盖于第二金属层与栅绝缘层上的钝化层。
[0015]所述短路棒包括:形成于基板上的第一金属层、覆盖于第一金属层及基板上的栅绝缘层、位于栅绝缘层上的钝化层、以及贯穿栅绝缘层与钝化层的第一孔部，所述第一孔部相对第一金属层设置，进而露出第一金属层。
[0016]所述露出的第一金属层、第一孔部内侧壁及该第一孔部周围的部分钝化层上形成有透明导电层，通过该透明导电层进而将短路棒与信号线电性连接在一起。
[0017]所述信号线包括:形成于基板上的第一金属层、覆盖于第一金属层及基板上的栅绝缘层、位于栅绝缘层上且对应第一金属层设置的第二金属层、以及覆盖于第二金属层与栅绝缘层上的钝化层，所述钝化层靠近短路棒端且相对第一孔部的位置形成有第二孔部，所述第二孔部贯穿所述钝化层，进而露出第二金属层。
[0018]所述露出的第二金属层、第二孔部内侧壁及该第二孔部周围的部分钝化层上形成有透明导电层，通过该透明导电层进而将短路棒与信号线电性连接在一起。
[0019]所述栅绝缘层采用硅形成，所述基板为玻璃基板。
[0020]所述信号线包括数据线和栅极线。
[0021]本发明的有益效果:本发明的阵列基板的防静电结构，通过在每一根最外围的短路棒的旁边增加一根虚构线，该虚构线靠近短路棒的ー侧呈锯齿形结构设置，如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻时，利用尖端放电原理就可以很好地避免等离子体异常放电对短路棒处金属交叠走线造成的静电损伤，提高产品品质,提高生产效率,降低生产成本。
[0022]为了能更进一歩了解本发明的特征以及技术内容，请參阅以下有关本发明的详细说明与附图，然而附图仅提供參考与说明用，并非用来对本发明加以限制。
【专利附图】
【附图说明】
[0023]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0024]附图中，
[0025]图1为现有技术中阵列基板的防静电结构示意图；[0026]图2为本发明中虚构线呈ロ字型设置的结构示意图；
[0027]图3为本发明阵列基板的防静电结构示意图；
[0028]图4为图3中A-A的断面图；
[0029]图5为图3中B-B的断面图；
[0030]图6为图3中C-C的断面图。
【具体实施方式】
[0031]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0032]本发明以VA型显示模式来进行说明，但不限于VA型显示模式。
[0033]本发明是在阵列基板制作中，在短路棒的旁边图案出与短路棒平行的虚构线，即本发明提供一种阵列基板的防静电结构，请參阅图2及图3，具体包括:阵列基板的有效区60以及围绕该有效区60的数根虚构线26，所述阵列基板的有效区60设有数根信号线22以及分别与该数根信号线22电性连接的数根短路棒24，所述虚构线26分别对应位于有效区60最外围的短路棒24相邻设置，所述虚构线26靠近短路棒24的ー侧28呈锯齿形结构设置，从而可以利用尖端放电原理，通过将虚构线26抬高并在其内侧28设置成锯齿形结构，从而进行尖端放电，进而保护短路棒24以避免造成内部静电损伤。在本实施例中，所述信号线22包括数据线(Data线)和栅极线(Gate线)。
[0034]在本实施例中，所述数根信号线22、数根短路棒24及数根虚构线26形成于同一基板42上。请參阅图4，所述虚构线26包括:形成于基板42上的第一金属层44、覆盖于第一金属层44及基板42上的栅绝缘层43、位于栅绝缘层43上且对应第一金属层44设置的有源层(半导体材料层)45、位于有源层45上的第二金属层46、以及覆盖于第二金属层46与栅绝缘层43上的钝化层47。请參阅图5，所述短路棒24包括:形成于基板42上的第一金属层44、覆盖于第一金属层44及基板42上的栅绝缘层43、位于栅绝缘层43上的钝化层47、以及贯穿栅绝缘层43与钝化层47的第一孔部32，所述第一孔部32相对第一金属层44设置，进而露出第一金属层44。请參阅图6，所述信号线22包括:形成于基板42上的第一金属层44、覆盖于第一金属层44及基板42上的栅绝缘层43、位于栅绝缘层43上且对应第一金属层44设置的第二金属层46、以及覆盖于第二金属层46与栅绝缘层43上的钝化层47，所述钝化层47靠近短路棒24端且相对第一孔部32的位置形成有第二孔部34 (如图3所示)，所述第二孔部34贯穿所述钝化层47，进而露出第二金属层46。所述栅绝缘层43优选采用硅形成，所述基板42优选为玻璃基板。
[0035]所述露出的第一金属层44、第一孔部32内侧壁及该第一孔部32周围的部分钝化层47上形成有透明导电层48，同样，所述露出的第二金属层46、第二孔部34内侧壁及该第ニ孔部34周围的部分钝化层47上形成有透明导电层48，通过该透明导电层48进而将短路棒24与信号线22电性连接在一起，结合虚构线26锯齿形结构的尖端放电，这样就可以很好地避免在对绝缘保护层和有源层进行干法蚀刻时，等离子体(plasma)异常放电对短路棒24处金属交叠走线造成的静电损伤。
[0036]在本实施例中，透明导电层48由氧化铟锡(ITO)制成。
[0037]在本实施例中，所述数根虚构线26围绕该有效区60设置，优选的，所述虚构线26的数量为四根，所述四根虚构线26呈ロ字型围绕所述阵列基板的有效区60设置，每根所述虚构线26分别与其相邻的最外围的短路棒24平行，如图2所示。
[0038]综上所述，本发明的阵列基板的防静电结构，通过在每一根最外围的短路棒的旁边增加一根虚构线，该虚构线靠近短路棒的ー侧呈锯齿形结构设置，如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻时，利用尖端放电原理就可以很好地避免等离子体异常放电对短路棒处金属交叠走线造成的静电损伤，提高产品品质，提高生产效率，降低生产成本。
[0039]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【权利要求】
1.一种阵列基板的防静电结构，其特征在于，包括:阵列基板的有效区(60)以及围绕该有效区(60)的数根虚构线(26)，所述阵列基板的有效区(60)设有数根信号线(22)以及分别与该数根信号线(22)电性连接的数根短路棒(24)，所述虚构线(26)分别对应位于有效区(60)最外围的短路棒(24)相邻设置，所述虚构线(26)靠近短路棒(24)的ー侧(28)呈锯齿形结构设置。
2.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述数根信号线(22)、数根短路棒(24)及数根虚构线(26)形成于同一基板(42)上。
3.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述虚构线(26)的数量为四根，所述四根虚构线(26)呈ロ字型围绕所述阵列基板的有效区(60)设置，每根所述虚构线(26)分别与其相邻的最外围的短路棒(24)平行。
4.如权利要求3所述的阵列基板的防静电结构，其特征在于，所述虚构线(26)包括:形成于基板(42)上的第一金属层(44)、覆盖于第一金属层(44)及基板(42)上的栅绝缘层(43)、位于栅绝缘层(43)上且对应第一金属层(44)设置的有源层(45)、位于有源层(45)上的第二金属层(46)、以及覆盖于第二金属层(46)与栅绝缘层(43)上的钝化层(47)。
5.如权利要求3所述的阵列基板的防静电结构，其特征在于，所述短路棒(24)包括:形成于基板(42)上的第一金属层(44)、覆盖于第一金属层(44)及基板(42)上的栅绝缘层(43)、位于栅绝缘层(43)上的钝化层(47)、以及贯穿栅绝缘层(43)与钝化层(47)的第一孔部(32),所述第一孔部(32)相对第一金属层(44)设置,进而露出第一金属层(44)。
6.如权利要求5所述的阵列基板的防静电结构，其特征在于，所述露出的第一金属层(44)、第一孔部(32)内侧壁及该第一孔部(32)周围的部分钝化层(47)上形成有透明导电层(48 )，通过该透明导电层(48 )进而将短路棒(24 )与信号线(22 )电性连接在一起。
7.如权利要求6所述的阵列基板的防静电结构，其特征在于，所述信号线(22)包括:形成于基板(42)上的第一金属层(44)、覆盖于第一金属层(44)及基板(42)上的栅绝缘层(43)、位于栅绝缘层(43)上且对应第一金属层(44)设置的第二金属层(46)、以及覆盖于第ニ金属层(46 )与栅绝缘层(43 )上的钝化层(47 )，所述钝化层(47 )靠近短路棒(24 )端且相对第一孔部(32)的位置形成有第二孔部(34)，所述第二孔部(34)贯穿所述钝化层(47)，进而露出第二金属层(46)。
8.如权利要求7所述的阵列基板的防静电结构，其特征在于，所述露出的第二金属层(46)、第二孔部(34)内侧壁及该第二孔部(34)周围的部分钝化层(47)上形成有透明导电层(48 )，通过该透明导电层(48 )进而将短路棒(24 )与信号线(22 )电性连接在一起。
9.如权利要求7所述的阵列基板的防静电结构，其特征在于，所述栅绝缘层(43)采用硅形成，所述基板(42)为玻璃基板。
10.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述信号线(22)包括数据线和栅极线。
【文档编号】H01L23/60GK103500741SQ201310482126
【公开日】2014年1月8日 申请日期:2013年10月15日 优先权日:2013年10月15日
【发明者】徐向阳, 张伟闵, 宋志扬, 王亮 申请人:深圳市华星光电技术有限公司