制造碳化硅半导体器件的方法
制造碳化硅半导体器件的方法
【专利摘要】准备由碳化硅制成的单晶衬底(11)以及比单晶衬底(11)中的每一个大的第一支撑衬底(31)。单晶衬底(11)接合在第一支撑衬底(31)上。使已经接合至第一支撑衬底(31)的单晶衬底(11)经历加工。移除第一支撑衬底(31)。单晶衬底(11)被热处理。单晶衬底(11)接合至比单晶衬底(11)大的第二支撑衬底(32)上。使接合至第二支撑衬底(32)的单晶衬底(11)经历加工。
【专利说明】制造碳化硅半导体器件的方法
【技术领域】
[0001] 本发明涉及一种制造碳化硅半导体器件的方法，并且更具体地涉及一种具有热处 理的制造碳化娃半导体器件的方法。
【背景技术】
[0002] 用于量产的大多数通常半导体制造设备基于半导体领域内的标准技术规格而适 于大尺寸硅衬底，并且它们通常被设计用于加工具有不小于约150mm(6英寸）的尺寸的衬 底。同时，在工业上，高质量单晶碳化硅衬底具有不大于约l〇〇mm(4英寸）的尺寸。则为了 使得碳化硅衬底适于通常半导体制造设备，已经提出将碳化硅衬底支撑在比其大的支撑衬 底上。例如，根据日本专利公布No. 2000-277405中描述的技术，已经提出在Si晶片上设置 SiC晶片。
[0003] 引证文献列表
[0004] 专利文献
[0005] PTL 1:日本专利公布 No. 2000-277405
【发明内容】
[0006] 技术问题
[0007] 在制造半导体器件中，通常需要热处理。特别地，用于激活通过离子注入引入的杂 质的激活热处理需要高温。在碳化硅衬底的情况下，用于激活热处理的温度明显高于硅衬 底的情况，并且其例如约为1800°C。这种温度足够高以熔化硅和氧化硅。因此，包括碳化硅 衬底的半导体器件的制造，即碳化硅半导体器件的制造需要处于非常高温度下的热处理。 同样地，当上述公开文本中描述的技术用于制造需要处于非常高温度下的热处理的碳化硅 半导体器件时，支撑SiC晶片的Si晶片不能承受这种热处理温度。
[0008] 鉴于上述问题提出本发明，并且其目的是提供一种在制造包括由碳化硅制成的单 晶衬底的半导体器件时能适应能够由半导体制造设备加工的衬底尺寸且允许对由碳化硅 制成的衬底进行高温下热处理的碳化硅半导体器件的制造方法。
[0009] 问题的解决手段
[0010] 根据本发明的制造碳化硅半导体器件的方法具有下述步骤。准备由碳化硅制成的 至少一个单晶衬底以及具有比至少一个单晶衬底中的每一个的尺寸都大的尺寸的第一支 撑衬底。至少一个单晶衬底中的每一个都接合在第一支撑衬底上。对接合至第一支撑衬底 的至少一个单晶衬底执行加工。在对至少一个单晶衬底执行加工的步骤之后移除第一支撑 衬底。在移除第一支撑衬底的步骤之后，至少一个单晶衬底经历热处理。在至少一个单晶 衬底经历热处理的步骤之后，至少一个单晶衬底中的每一个都接合至具有比至少一个单晶 衬底中的每一个的尺寸都大的尺寸的第二支撑衬底上。对接合至第二支撑衬底的至少一个 单晶衬底执行加工。
[0011] 根据本发明中的制造碳化硅半导体器件的方法，在移除第一支撑衬底之后并且在 接合第二衬底之前，由碳化硅制成的单晶衬底经历热处理。因此，这种单晶衬底可以在第一 或第二支撑衬底不能承受的高温下经历热处理。而且，通过使用第一和第二支撑衬底，在热 处理之前和之后，使能适应能够由半导体制造设备加工的衬底的尺寸。
[0012] 在上述制造方法中，由与碳化硅以及用于第一支撑衬底的材料中的每一个不同的 材料制成的中介部可以形成在至少一个单晶衬底中的每一个以及第一支撑衬底的至少任 何一个上。在这种情况下，可以通过将至少一个单晶衬底中的每一个在中介部介于中间的 情况下接合至第一支撑衬底上来执行接合至少一个单晶衬底中的每一个的步骤。
[0013] 因此，可以在碳化硅和用于第一支撑衬底的材料之间不具有粘合的情况下接合单 晶衬底。
[0014] 在上述制造方法中，移除第一支撑衬底的步骤可以包括移除中介部的步骤。
[0015] 通过移除中介部，可以容易地分离第一支撑衬底。
[0016] 在上述制造方法中，移除中介部的步骤可以通过湿法蚀刻执行。
[0017] 因此可以容易地移除中介部。
[0018] 在上述制造方法中，形成中介部的步骤可以包括在第一支撑衬底上形成作为中介 部的至少一部分的支撑侧涂覆层的步骤。
[0019] 因此，可以通过第一支撑衬底的加工形成中介部的至少一部分。
[0020] 第一支撑衬底可以由多晶碳化硅制成。
[0021] 因此，第一支撑衬底的热膨胀系数变得接近于单晶衬底的热膨胀系数。因此，可以 抑制产生来源于两者之间热膨胀系数差异的应力。
[0022] 在上述制造方法中，形成支撑侧涂覆层的步骤可以包括在第一支撑衬底上沉积支 撑侧涂覆层的步骤。
[0023] 因此，取决于要被沉积的材料的选择，可以选择用于支撑侧涂覆层的材料。
[0024] 在上述制造方法中，在对接合至第一支撑衬底的至少一个单晶衬底执行加工的步 骤之前，支撑侧涂覆层可以在比对接合至第一支撑衬底的至少一个单晶衬底执行加工的步 骤中的最高温度高的温度下经历热处理。
[0025] 因此，可以在对接合至第一支撑衬底的至少一个单晶衬底执行加工的同时防止单 晶衬底从第一支撑衬底上剥落。
[0026] 在上述制造方法中，在对接合至第一支撑衬底的至少一个单晶衬底执行加工的步 骤之前，支撑侧涂覆层可以在不低于ll〇〇°C的温度下经历热处理。
[0027] 因此，可以防止在对接合至第一支撑衬底的至少一个单晶衬底执行加工的同时防 止单晶衬底从第一支撑衬底上剥落。
[0028] 在上述制造方法中，形成支撑侧涂覆层的步骤可以包括抛光支撑侧涂覆层的表面 的步骤。
[0029] 因此，可以增强接合至支撑侧涂覆层的强度。
[0030] 在上述制造方法中，可以执行形成支撑侧涂覆层的步骤以形成由氧化物制成的支 撑侧涂覆层。
[0031] 因此，中介部的至少一部分可以由氧化物层形成。
[0032] 可以通过第一支撑衬底的热氧化形成由氧化物制成的支撑侧涂覆层。
[0033] 因此，可以容易地形成作为中介部的至少一部分的氧化物层。
[0034] 在上述制造方法中，第一支撑衬底可以由单晶硅制成。
[0035] 因此，可以容易地提高第一支撑衬底的平面性。
[0036] 在上述制造方法中，形成中介部的步骤可以包括在至少一个单晶衬底上形成作为 中介部的至少一部分的单晶侧涂覆层的步骤。
[0037] 因此，可以通过至少一个单晶衬底中的每一个的加工形成中介部的至少一部分。
[0038] 形成单晶侧涂覆层的步骤可以包括在至少一个单晶衬底中的每一个上沉积单晶 侧涂覆层的步骤。
[0039] 因此，取决于要被沉积的材料的选择，可以选择用于单晶侧涂覆层的材料。
[0040] 形成单晶侧涂覆层的步骤可以包括抛光单晶侧涂覆层的表面的步骤。
[0041] 因此，可以增强接合至单晶侧涂覆层的强度。
[0042] 在上述制造方法中，可以通过至少一个单晶衬底中的每一个的热氧化形成单晶侧 涂覆层。
[0043] 因此，可以容易地形成作为中介部的至少一部分的氧化物层。
[0044] 在上述制造方法中，形成中介部的步骤可以包括图案化中介部的步骤。
[0045] 因此，可以移除中介部的不需要的部分。
[0046] 在上述制造方法中，可以执行接合至少一个单晶衬底中的每一个的步骤以通过图 案化中介部而在至少一个单晶衬底中的每一个和第一支撑衬底之间形成间隙。
[0047] 由于提供了间隙，因此可以抑制内应力。
[0048] 可以执行接合至少一个单晶衬底中的每一个的步骤以密封该间隙。
[0049] 由于该间隙被密封，因此可以防止异物进入间隙。而且，如果采用湿法蚀刻，则一 旦蚀刻剂到达间隙，蚀刻剂会快速地通过该间隙扩散。因此，可以有效执行湿法蚀刻。
[0050] 在上述制造方法中，可以执行接合至少一个单晶衬底中的每一个的步骤以使该间 隙与外部连通。
[0051] 在这种情况下，通过将蚀刻剂从外部供应进该间隙，可以有效执行中介部的湿法 蚀刻。
[0052] 在上述制造方法中，可以通过将至少一个单晶衬底直接接合至第一支撑衬底上来 执行接合至少一个单晶衬底中的每一个的步骤。
[0053] 因此，可以在不使用中介部的情况下实现接合。
[0054] 在上述制造方法中，第一支撑衬底可以由氧化物制成。
[0055] 因此可以在移除氧化物时执行第一支撑衬底的移除。
[0056] 在上述制造方法中，对接合至第一支撑衬底的至少一个单晶衬底执行加工的步骤 可以包括将杂质注入至少一个单晶衬底的步骤。在这种情况下，可以执行使至少一个单晶 衬底经历热处理的步骤以激活杂质。
[0057] 在这种情况下，可以执行用于激活注入进由碳化硅制成的至少一个单晶衬底的杂 质的热处理，并且可以避免由于此热处理中的高温而导致对第一和第二支撑衬底的损伤。
[0058] 在上述制造方法中，至少一个单晶衬底可以包括多个单晶衬底。
[0059] 因此，可以提高在第一或第二支撑衬底上的从由碳化硅制成的单晶衬底形成的部 分的比例。因此，可以提高碳化硅半导体器件的制造效率。
[0060] 在上述制造方法中，可以移除第二支撑衬底。
[0061] 由于移除了第二支撑衬底，因此可以降低碳化硅半导体器件的尺寸。
[0062] 注意到在上述说明中，在"至少一个单晶衬底"的数量是一个的情况下，表述"至少 一个单晶衬底中的每一个"是指这个单晶衬底。
[0063] 发明的有益效果
[0064] 如上所述，根据本发明，在制造包括由碳化硅制成的单晶衬底的半导体器件时，可 以实现对能够由半导体制造设备加工的衬底尺寸的适应性，并且可以在由碳化硅制成的衬 底的高温下执行热处理。
【专利附图】
【附图说明】
[0065] 图1是示意性示出本发明的实施例1中的碳化硅半导体器件的构造的截面图。
[0066] 图2是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法的流程 图。
[0067] 图3是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第一 步骤中的单晶衬底的（A)平面图以及（B)截面图。
[0068] 图4是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第一 步骤中的第一支撑衬底的（A)平面图以及（B)截面图。
[0069] 图5是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第二 步骤的截面图。
[0070] 图6是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第三 步骤的截面图。
[0071] 图7是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第四 步骤的㈧平面图以及⑶截面图。
[0072] 图8是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第五 步骤的截面图。
[0073] 图9是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第六 步骤的截面图。
[0074] 图10是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 七步骤的截面图。
[0075] 图11是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 八步骤的截面图。
[0076] 图12是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 九步骤的截面图。
[0077] 图13是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十步骤的截面图。
[0078] 图14是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十一步骤的截面图。
[0079] 图15是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十二步骤的截面图。
[0080] 图16是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十三步骤的截面图。
[0081] 图17是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十四步骤的截面图。
[0082] 图18是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十五步骤的截面图。
[0083] 图19是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十六步骤的截面图。
[0084] 图20是示意性示出本发明的实施例2中的制造碳化硅半导体器件的方法中的第 一步骤的（A)平面图以及（B)截面图。
[0085] 图21是示意性示出本发明的实施例2中的制造碳化硅半导体器件的方法中的第 二步骤的（A)平面图以及（B)截面图。
[0086] 图22是示意性示出本发明的实施例3中的制造碳化硅半导体器件的方法中的一 个步骤的平面图。
[0087] 图23是示意性示出本发明的实施例4中的制造碳化硅半导体器件的方法中的第 一步骤的（A)平面图以及（B)截面图。
[0088] 图24是示意性示出本发明的实施例4中的制造碳化硅半导体器件的方法中的第 二步骤的（A)平面图以及（B)截面图。
[0089] 图25是示意性示出本发明的实施例5中的制造碳化硅半导体器件的方法中的第 一步骤的截面图。
[0090] 图26是示意性示出本发明的实施例5中的制造碳化硅半导体器件的方法中的第 二步骤的截面图。
[0091] 图27是示意性示出本发明的实施例5中的制造碳化硅半导体器件的方法中的第 三步骤的截面图。
[0092] 图28是示意性示出本发明的实施例6中的制造碳化硅半导体器件的方法中的一 个步骤的平面图。
【具体实施方式】
[0093] 以下将参考【专利附图】
【附图说明】本发明的一个实施例。注意到在本文中的晶体学描述中，单 独的晶面和集合晶面分别示出为0和{}。而且，负指数应由数字上方的横杠表示，但 是本文采用数字前的负号来表示。
[0094] (实施例1)
[0095] 如图1中所示，本实施例中的半导体器件100(碳化硅半导体器件）是垂直 DiMOSFET (双注入金属氧化物半导体场效应晶体管），并且其具有SiC衬底11 (单晶衬底）， 缓冲层121，反向击穿电压保持层122, p区123, n+区124, p+区125,栅极氧化物膜126,源 电极111，上部源电极127,栅电极110以及漏电极112。
[0096] SiC衬底11是由碳化硅制成的单晶衬底。优选地，SiC衬底11具有六方晶体结 构，并且更优选地，SiC衬底11的一个表面（附图中的上表面）是（0001)面（即Si面）， (000-1)面（即C面），或者相对于{0001}面倾斜50°或更大的面。对于相对于（0001)面 倾斜50°或更大的面来说，优选{0-33-8}面，并且更优选（0-33-8)面。在本实施例中，SiC 衬底11具有η导电类型。SiC衬底11例如具有不大于约400 μ m的厚度，并且其例如约为 100 至 150 μ m。
[0097] 漏电极112是设置在SiC衬底11的另一表面（附图中的下表面）上的欧姆电极。
[0098] 缓冲层121和反向击穿电压保持层122是依次外延形成在SiC衬底11的上表面 上的、具有η型的碳化硅层。缓冲层121例如具有0.5μπι的厚度。而且，缓冲层121中的 杂质浓度例如是5X10 17cnT3。反向击穿电压保持层122形成在SiC衬底11上，且以缓冲层 121介于中间。反向击穿电压保持层例如具有ΙΟμπι的厚度。反向击穿电压保持层122中 的杂质浓度例如是5Χ 1015cnT3。
[0099] 在反向击穿电压保持层122中，多个p区123形成为距彼此一定距离。在各个p 区123中，n+区124形成为通过p区123与反向击穿电压保持层122分离。而且，p+区125 也形成在各个P区123中。
[0100] 栅极氧化物膜126覆盖反向击穿电压保持层122以及分离n+区124的p区123。 而且，图案化栅极氧化物膜126以便暴露n+区124和p+区125中的每一个。
[0101] 栅电极110设置在栅极氧化物膜126上。栅电极110例如由已经添加杂质的多晶 硅制成。源电极111布置为与n+区124和P+区125中的每一个接触。上部源电极127设 置在源电极111上。
[0102] 下文将说明制造半导体器件100的方法。
[0103] 如图3(A)、⑶以及4(A)、(B)中所示，作为步骤S10 (图2)，准备SiC衬底11 (单 晶衬底）以及Si衬底31(第一支撑衬底）。SiC衬底11的平面图中的尺寸（图3㈧中的 视野）例如在最大大小的情况下不大于约l〇〇mm(4英寸）。Si衬底31由单晶娃制成。Si 衬底31的尺寸大于SiC衬底11的尺寸，并且Si衬底31优选具有不小于约150mm(6英寸） 的最大大小。例如，可以采用半导体领域中通常采用的6英寸Si晶片或8英寸Si晶片作 为Si衬底31。
[0104] 如图5中所示，缓冲层121以及反向击穿电压保持层122依次形成在SiC衬底11 上。缓冲层121以及反向击穿电压保持层122可以通过使用CVD(化学气相沉积）的外延 生长形成在SiC衬底11上。CVD中采用的温度被设定为低于Si衬底31的熔点的温度。
[0105] 如图6中所示，作为步骤S20(图2)，形成由与碳化硅以及用于Si衬底31的材料 (一般地说，用于第一支撑衬底的材料）中的每一个不同的材料制成的中介部91。用于中 介部91的材料优选是比碳化硅更容易被湿法蚀刻的材料。而且，用于中介部91的材料优 选是比用于Si衬底31的材料更容易被湿法蚀刻的材料。
[0106] 在本实施例中，形成由氧化物制成的中介部91。具体来说，对于中介部91来说，氧 化物膜31i (支撑侧涂覆层）形成在Si衬底31的上表面上，并且氧化物膜lli (单晶侧涂 覆层）形成在SiC衬底11的下表面上。氧化物膜3Π 可以通过Si衬底31的热氧化形成， 并且在这种情况下，氧化物膜31k可以由于对Si衬底31的下表面的氧化而形成。形成在 Si衬底31上的热氧化物膜例如具有不小于50nm且不大于1 μ的厚度。氧化物膜lli可以 通过SiC衬底11的热氧化而形成，并且在这种情况下，氧化物膜Ilk可以由于对反向击穿 电压保持层122的表面的氧化而形成。形成在SiC衬底11上的热氧化物膜例如具有不大 于200nm的厚度。
[0107] 随后，作为步骤S30(图2)，SiC衬底11 (单晶衬底）在中介部91介于中间的情 况下接合至Si衬底31 (第一支撑衬底）上。在本实施例中，执行氧化物膜lli和氧化物膜 31i之间的接合，即Si02接合。
[0108] 具体而言，首先，由于借助等离子体的辐照而激活氧化物膜lli和3Π 中的每一 个。随后，氧化物膜lli和3Π 中的每一个经历超声波清洗。随后，如图6中的箭头所示， 使氧化物膜lli和31i彼此接近，因此它们两者如图7中所示由于范德华（van der Waals) 力而彼此接合。随后，随着将氧化物膜lli和31i加热至约300°C，增强了它们之间的接合 力。由此实现SiC衬底11在Si衬底31上的接合。
[0109] 随后，作为步骤S40(图2)，为了制造半导体器件100 (图1)，对接合到Si衬底31 的SiC衬底11 (单晶衬底）执行加工。具体而言，如下对SiC衬底11执行半导体制造工艺 的前半部分中的步骤。
[0110] 如图8中所示，移除在设置在SiC衬底11上的反向击穿电压保持层122上的氧化 物膜Ilk(图7)。
[0111] 如图9中所示，通过将杂质注入设置在SiC衬底11上的反向击穿电压保持层122， 形成p区123、n+区124以及p+区125。
[0112] 如上所述，执行如步骤S40 (图2)的对SiC衬底11 (单晶衬底）的加工。
[0113] 如图10和11中所示，作为步骤S50(图2)，移除Si衬底31 (第一支撑衬底）。通 过移除中介部91来移除Si衬底31 (图9)。由于移除了中介部91，因此Si衬底31与SiC 衬底11分离。可以通过使用氢氟酸（氟化氢的水溶液）作为蚀刻剂的湿法蚀刻来移除中 介部91。通过采用氢氟酸作为蚀刻剂，由氧化物制成的氧化物膜31i和lli可以被快速地 蚀刻，同时抑制对SiC衬底11和Si衬底31的蚀刻。
[0114] 随后，作为步骤S60 (图2)，SiC衬底11 (单晶衬底）经历热处理，以便激活p区 123、n+区124以及p+区125中的杂质。优选地，用于热处理的温度不低于1500°C，更优选 不低于1700°C并且例如约为1800°C。
[0115] 如图12中所示，通过热氧化，栅极氧化物膜126形成在设置有p区123、n+区124 以及P+区125的反向击穿电压保持层122上。而且，在这种热氧化期间，氧化物膜11 j形 成在SiC衬底11的下表面上。用于热氧化的温度例如约为1300°C。
[0116] 如图13中所示，栅电极110形成在栅极氧化物膜126上。例如，形成多晶硅膜作 为栅电极110。当多晶硅膜也沉积在氧化物膜llj上时，可以移除这种沉积物。
[0117] 参考图14,准备Si衬底32 (第二支撑衬底）。Si衬底32由单晶硅制成。Si衬底 32的尺寸大于SiC衬底11的尺寸，并且其最大大小例如不小于约150mm(6英寸）。可以再 利用上述Si衬底31作为Si衬底32。
[0118] 随后，准备由与碳化硅以及用于Si衬底32的材料（更一般来说，用于第二支撑衬 底的材料）中的每一个不同的材料制成的中介部92。在本实施例中，形成由氧化物制成的 中介部92。具体而言，氧化物膜32i形成在Si衬底32的上表面上。而且，SiC衬底11的 下表面上的氧化物膜llj用作中介部92的一部分。
[0119] 注意到，在氧化物膜32i通过热氧化形成的情况下，氧化物膜32k可以也形成在Si 衬底32的下表面上。形成在Si衬底32上的热氧化物膜例如具有不小于50nm且不大于 1 μ m的厚度。
[0120] 随后，作为步骤S70(图2)，SiC衬底11 (单晶衬底）在中介部92介于中间的情 况下接合至Si衬底32(第二支撑衬底）上。在本实施例中，执行氧化物膜llj和氧化物膜 32i之间的接合，即Si02接合。
[0121] 具体而言，首先，由于借助等离子体辐照而激活氧化物膜llj和32i中的每一个。 随后，氧化物膜llj和32i中的每一个经历超声波清洗。随后，如图14中的箭头所示，使氧 化物膜llj和32i彼此接近，因此它们如图15中所示由于范德华力而彼此接合。随后，随 着将氧化物膜llj和32i加热至约300°C，增强了它们之间的接合力。由此实现SiC衬底 11到Si衬底32上的接合。
[0122] 随后，作为步骤S80(图2)，为了制造半导体器件100 (图1)，对接合至Si衬底32 的SiC衬底11 (单晶衬底）执行加工。具体而言，对SiC衬底11执行半导体制造工艺的后 半部分中的步骤。具体而言，如图16中所示，图案化栅电极110。随后，如图17中所示，图 案化栅极氧化物膜126。随后通过膜形成、图案化以及热处理形成源电极111。执行这种 热处理以便建立欧姆接触，并且其例如是合金化热处理。合金化热处理中的温度例如约为 1000°C。随后，在源电极111上形成上部源电极127。
[0123] 如图18中所示，如果需要，形成作为保护SiC衬底11的表面上的结构的保护层 的抗蚀剂层70。随后，如图19中所示，作为步骤S90(图2)，移除Si衬底32 (第二支撑衬 底）。通过移除中介部92来移除Si衬底32 (图17)。由于移除了中介部92,因此Si衬底 32与SiC衬底11分离。可以通过使用氢氟酸作为蚀刻剂的湿法蚀刻移除中介部92。随后 移除抗蚀剂层70。
[0124] 再次参考图1，形成作为欧姆电极的漏电极112 (图1)。随后，由于划片，获得半导 体器件100。
[0125] 根据本实施例，在移除Si衬底31之后并且在接合Si衬底32之前（图10)，在步 骤S60(图2)中，由碳化硅制成的SiC衬底11经历热处理。因此，这种SiC衬底可以在Si 衬底31和32不能承受的高温下经历热处理。而且，还可以执行中介部91和92不能承受 的高温下的热处理。
[0126] 而且，通过使用Si衬底31和32,在这种热处理之前和之后，可以实现对能够由标 准半导体制造设备加工的衬底尺寸的适应性。具体而言，通过使用具有不小于约150_尺 寸的Si衬底31和32,可以使用适于具有不小于约150mm尺寸的衬底的半导体制造设备。
[0127] 而且，在步骤S30(图2)中，SiC衬底11在中介部91介于中间的情况下接合至Si 衬底31上（图6和7)。因此，可以在碳化硅和用于Si衬底31的材料的硅之间没有粘合的 情况下接合SiC衬底11。
[0128] 而且，在步骤S50(图2)中，如图10中所示，通过移除中介部91 (图9)，Si衬底31 可以被容易地分离。中介部91可以容易地通过湿法蚀刻而移除。
[0129] 而且，在步骤S20(图2)中，作为中介部91的一部分的氧化物膜31i形成在Si衬 底31上。因此，中介部91的至少一部分可以通过Si衬底31的加工来形成。而且，因为形 成了由氧化物制成的氧化物膜3Π ，因此中介部91的至少一部分可以由氧化物层形成。由 氧化物制成的氧化物膜31i可以通过Si衬底31的热氧化形成。因此，可以容易地形成作 为中介部91的至少一部分的氧化物层。
[0130] 而且，在步骤S20(图2)中，作为中介部91的氧化物膜lli形成在SiC衬底11上。 因此，中介部91的至少一部分可以通过SiC衬底11的加工形成。氧化物膜lli可以通过 SiC衬底11的热氧化形成。因此，可以容易地形成作为中介部91的至少一部分的氧化物膜 lli。
[0131] 而且，在步骤S10(图2)中，因为Si衬底31 (图4(A)和（B))由单晶硅制成，可以 容易地增强Si衬底31的平面性。因为均匀的热氧化物膜可以容易地形成在具有单晶结构 的Si衬底31上，因此步骤S20 (图2)中形成的氧化物膜3Π (图6)的平面性也变高。因 为平面性由此变高，因此步骤S30(图2)中的接合强度（图6)也会增强。
[0132] 而且，在步骤S40(图2)中，杂质注入SiC衬底11，并且在步骤S50(图2)中，执行 用于激活这些杂质的热处理。在步骤S50中的热处理中，因为SiC衬底11还未接合至Si 衬底31和32中的任何一个（图11)，因此可以避免由高温下的热处理造成的对Si衬底31 或32的损伤。
[0133] 而且，因为在步骤S90 (图2)中移除了 Si衬底32,因此最终获得的半导体器件100 可以具有小的厚度。相反，在制造工艺期间，由于SiC衬底11由Si衬底31或32支撑，因 此可以确保足够的刚性。因此，步骤S10 (图2)中准备的SiC衬底11可以具有例如不大于 150μπι的较小厚度。因此，可以降低SiC衬底11的成本。注意到，因为部分地还存在SiC 衬底11不由Si衬底31和32中的任何一个支撑的步骤，因此SiC衬底11优选具有不小于 100 μ m的厚度。
[0134] 而且，在步骤S20(图2)中，氧化物膜lli形成在SiC衬底11上，因此在步骤 S30(图2)中，可以不直接将SiC衬底11接合至Si衬底31，而是将氧化物膜lli介于中间。 而且，以这种接合方式可以避免增加不希望的杂质。
[0135] 优选地，将步骤S10 (图2)中准备的SiC衬底11的下表面（与Si衬底31相反的 表面）的表面平面性程度设定为lnm或更小。因此，可以增强SiC衬底11和Si衬底31之 间的接合强度。
[0136] 而且，优选地，将步骤S10 (图2)中准备的Si衬底31的上表面（与SiC衬底11 相反的表面）的表面平面性程度设定为lnm或更小。因此，可以增强SiC衬底11和Si衬 底31之间的接合强度。
[0137] 进一步优选地，步骤S10 (图2)中准备的SiC衬底11和Si衬底31中的每一个的 杂质浓度不高于IX 1011原子/cm2。因此，通过降低杂质对步骤S30中的接合的影响，可以 提高接合良率。
[0138] 进一步优选地，在SiC衬底11约为75mm(3英寸）的情况下，SiC衬底11的翘曲 不大于30 μ m，并且在SiC衬底11约为100mm(4英寸）的情况下，其不大于45 μ m。因此， 有助于步骤S30中的接合。而且，通过使SiC衬底11的初始翘曲小，也可以容易地抑制接 合至Si衬底31之后的SiC衬底11的翘曲。因此，可以提高步骤S40(图2)中的加工的精 度。
[0139] 进一步优选地，在Si衬底31约为150mm(6英寸）的情况下，Si衬底31的翘曲不 大于100 μ m。因此，有助于步骤S30中的接合。而且，通过使Si衬底31的初始翘曲小，也 可以容易地抑制接合至SiC衬底11之后的Si衬底31的翘曲。因此，可以提高步骤S40 (图 2)中的加工的精度。
[0140] 进一步优选地，Si衬底32在形状上类似于Si衬底31，并且更优选地，SiC衬底11 在Si衬底31上的位置以及SiC衬底11在Si衬底32上的位置尽可能对齐。对于这种对 齐误差来说，优选地，在xy坐标系中在χ方向和y方向中的每一个上的误差都处于100 μ m 以内，并且旋转误差处于1.5°以内。因此，可以提高在接合至Si衬底32上的SiC衬底11 的加工中的精度，尤其是光刻精度。
[0141] 虽然在本实施例中，在栅电极110的膜形成（图13)之后，SiC衬底11接合至Si 衬底32上，但是可以在栅电极110的膜形成（图13)之前执行这种接合。注意到这种接合 在步骤S60(图2)中的热处理之后执行。
[0142] 而且，虽然在步骤S20(图2)中，氧化物膜lli和31i两者都形成为中介部91，但 是可以仅形成其中一个。
[0143] 而且，步骤S50(图2)中的Si衬底31的移除可以通过Si衬底31的蚀刻或研磨 (被称为背面研磨）实现，而替代通过移除中介部91而造成的Si衬底31的分离。
[0144] 而且，在步骤S80(图2)中或后续步骤中，钝化膜可以形成在半导体器件100的上 表面上。
[0145] 而且，步骤S20(图2)中，可以借助沉积方法而不是热氧化方法来形成氧化物膜 3Π (支撑侧涂覆层）或氧化物膜1Π (单晶侧涂覆层）。因此，可以对用于中介部91的材 料进行广泛选择，并且例如也可以采用氧化物或氮化物。例如，氧化硅可以用作氧化物。例 如，氮化钛可以用作氮化物。在这种情况下，可以通过使用醋酸过氧化氢溶液作为蚀刻剂的 湿法蚀刻实现中介部91的移除。这也适用于形成氧化物膜32i (图14)的情况。
[0146] 优选地，在步骤S40之前，在高于步骤S40中的单晶衬底11的加工中的最高温度 的温度下使氧化物膜31i经历热处理。因此，可防止SiC衬底11在步骤S40期间从Si衬 底31剥离。其原因估计是由于这种热处理而从通过沉积形成的氧化物膜3Π 中脱气。例 如，在加热至与离子注入关联的约500°C时达到步骤S40中的最高温度。更优选地，在单晶 衬底11和Si衬底31彼此接合之前执行这种热处理。
[0147] 优选地，在步骤S40之前，氧化物膜31i在1KKTC或更高的温度下经历热处理。在 氮气气氛下，在不低于1100°C且不高于1400°C的温度下执行这种热处理2小时。因此，可 以防止SiC衬底11在步骤S40期间从Si衬底31剥离。其原因估计是由于这种热处理而 从通过沉积形成的氧化物膜3Π 中脱气。更优选地，在单晶衬底11和Si衬底31彼此接合 之前执行这种热处理。
[0148] 优选地，在步骤S80之前，在高于步骤S80中的单晶衬底11的加工中的最高温度 的温度下使氧化物膜32i经历热处理。因此，可以防止SiC衬底11在步骤S80期间从Si衬 底32剥离。其原因估计是由于这种热处理而从通过沉积形成的氧化物膜32i中脱气。例 如，在加热至与层间绝缘膜关联的约l〇〇〇°C或加热至与电极的合金化关联的约800°C时达 到步骤S80中的最高温度。更优选地，在单晶衬底11和Si衬底32彼此接合之前执行这种 热处理。
[0149] 优选地，在步骤S80之前，氧化物膜32i在1KKTC或更高的温度下经历热处理。例 如在氮气气氛下，在不低于1100°C且不高于1400°C的温度下执行这种热处理2小时。因此， 可以防止SiC衬底11在步骤S80期间从Si衬底32剥离。其原因估计是由于这种热处理 而从通过沉积形成的氧化物膜32i中脱气。更优选地，在单晶衬底11和Si衬底32彼此接 合之前执行这种热处理。
[0150] 而且，在步骤S10(图2)中，可以准备由除单晶Si之外的材料制成的衬底以替代 Si衬底31作为单晶衬底。例如，这种材料是多晶SiC、Si02*蓝宝石。这也适用于Si衬底 32的情况。
[0151] 而且，在步骤S20(图2)中，可以抛光氧化膜31i的表面或替代其的支撑侧涂覆 层。因此，可以提高接合至支撑侧涂覆层的强度。在支撑侧涂覆层的平面性可能低的情况 下特别需要这种抛光。支撑侧涂覆层的平面性可能低的情况例如是指借助沉积方法形成 支撑侧涂覆层的情况或支撑侧涂覆层形成在具有多晶结构的衬底上的情况。优选地，借助 CMP (化学机械抛光）执行抛光。
[0152] 而且，在步骤S20(图2)中，可以抛光氧化物膜lli的表面或替代其的单晶侧涂覆 层。因此，可以提高接合至单晶侧涂覆层的强度。在单晶侧涂覆层的平面性可能低的情况 下特别需要这种抛光。单晶侧涂覆层的平面性可能低的情况例如是指借助沉积方法形成单 晶侧涂覆层的情况。优选地，借助CMP执行抛光。
[0153] 而且，在上述抛光之后可以执行所谓的RCA清洗。因此可以进一步提高接合强度。
[0154] 而且，可以在用于建立源电极111的欧姆连接的热处理之前移除Si衬底32。在这 种情况下，可以在温度高于Si衬底32能承受的温度下执行源电极111的热处理。
[0155] (实施例2)
[0156] 在本实施例中，在步骤S20(图2)中形成中介部的步骤中，图案化中介部。具体而 言，实施例1中的Si衬底31的氧化物膜31i被图案化以形成凹槽部。因此，如图20(A)和 (B)中所示，形成具有凹槽部TR的氧化物膜31p(支撑侧涂覆层）作为中介部的至少一部 分。
[0157] 随后，如图21(A)和⑶中所示，作为步骤S30(图2)，基本上与实施例1相同，SiC 衬底11 (单晶衬底）在作为中介部的氧化物膜3lp和lli介于中间的情况下接合至Si衬 底31(第一支撑衬底）上。在这种接合中，通过图案化中介部，即图案化凹槽部TR而形成 的间隙GP被形成在SiC衬底11和Si衬底31之间。而且，如图21㈧中所示，这种接合可 以实现为使得间隙GP与外部连通。这里的"外部"是指平面图中位于SiC衬底11外部的 空间。
[0158] 因为其他特征都基本上与上述实施例1相同，因此相同或相应的元件具有所指定 的相同的参考符号并将不再赘述其说明。
[0159] 根据本实施例，如图21(A)中所示，因为提供了与外部连通的间隙GP，因此通过在 步骤S50(图2)中的湿法蚀刻期间将蚀刻剂从外部供应至间隙GP内，蚀刻剂可以在短时间 段内扩散进位于Si衬底31和SiC衬底11之间的区域中。因此，可以有效执行湿法蚀刻。
[0160] (实施例3)
[0161] 在本实施例中，在步骤S20(图2)中的中介部的图案化不同于实施例2。具体而 言，如图22中所示，形成氧化物膜31q(支撑侧涂覆层）作为中介部的至少一部分。
[0162] 随后，作为步骤S30(图2)，基本上与实施例1相同，SiC衬底11 (单晶衬底）在作 为中介部的氧化物膜31q和lli介于中间的情况下接合至Si衬底31 (第一支撑衬底）上。 实现这种接合以使得类似于间隙GP (图21)的间隙GP与外部隔绝，如平面图中的SiC衬底 11的布置所示（图22中的双点划线）。在平面图中，以横跨为尺寸SP的方式来密封间隙 GP (图22)，并且优选地，尺寸SP不小于10 μ m且不大于20 μ m。
[0163] 因为其他特征都基本上与上述实施例1或2相同，因此相同或相应的元件具有所 指定的相同的参考符号并将不再赘述其说明。
[0164] 根据本实施例，由于间隙GP被密封，因此可以防止异物进入间隙GP。而且，在后续 的湿法蚀刻中，一旦蚀刻剂到达间隙GP，蚀刻剂迅速地通过间隙GP扩散。因此，可以有效执 行湿法蚀刻。
[0165] 而且，因为间隙GP被密封，可以防止由于蚀刻剂非故意引入到间隙GP造成的Si 衬底31的非故意剥离。
[0166] (实施例4)
[0167] 在本实施例中，在步骤S20(图2)中的中介部的图案化不同于实施例2。具体而 言，如图23(A)和（B)中所示，形成氧化物膜311(支撑侧涂覆层）作为中介部的至少一部 分。
[0168] 随后，如图24(A)和⑶中所示，作为步骤S30(图2)，基本上与实施例1相同，SiC 衬底11 (单晶衬底）在作为中介部的氧化物膜3lr和lli介于中间的情况下接合至Si衬 底31 (第一支撑衬底）上。即使在接合之后，由于对中介部的图案化，即对氧化物膜311的 图案化，SiC衬底11的外周部也不受Si衬底31的限制。
[0169] 因为其他特征都基本上与上述实施例1或2相同，因此相同或相应的元件具有所 指定的相同的参考符号并将不再赘述其说明。
[0170] 根据本实施例，可以通过图案化移除中介部91(图5)的不需要的部分。而且，因 为由于这种图案化而使间隙设置在SiC衬底11的外周部和Si衬底31之间，因此可以抑制 内应力。因此可以抑制图24⑶中的结构中的SiC衬底11或Si衬底31的翘曲程度。
[0171] (实施例5)
[0172] 在本实施例中，与实施例1至4不同，没有执行步骤S20(图2)。即，如图25和26 中所示，SiC衬底11直接接合至Si衬底31上。因此，可以在不使用中介部91(图6)的情 况下实现接合。
[0173] 随后，如图27中所示，执行基本上与实施例1中的步骤S40(图2)相同的步骤。随 后，移除Si衬底31。例如可以通过背面研磨实现这种移除。注意到可以采用由氧化物制成 的衬底以代替Si衬底31，并且在这种情况下，可以通过湿法蚀刻而不是背面研磨来移除氧 化物。例如，Si0 2或蓝宝石可以用作氧化物。
[0174] 因为其他特征都基本上与上述实施例1相同，因此相同或相应的元件具有所指定 的相同的参考符号并将不再赘述其说明。
[0175] (实施例6)
[0176] 在本实施例中，作为步骤S10 (图2)，准备两个或更多的SiC衬底11 (单晶衬底）。 因此,在步骤S30中，如图28中所示，多个SiC衬底11中的每一个都接合至Si衬底31上。 注意到可以执行或可以不执行步骤S20(图2)。在执行该步骤的情况下，例如，形成中介部 的步骤可以与实施例1至3中的任何一个相同。
[0177] 因为其他特征都基本上与上述实施例1至4中的任何一个相同，因此相同或相应 的元件具有所指定的相同的参考符号并将不再赘述其说明。
[0178] 根据本实施例（图28)，与仅采用单个SiC衬底11(图7(A))的情况相比，可以增 加 Si衬底31 (或Si衬底32)上由碳化硅制成的SiC衬底11形成的部分的比例。因此，可 以提高制造半导体器件100 (图1)的效率。
[0179] (附加声明）
[0180] 注意到还可以采用在上述描述中示例的碳化硅半导体器件中互换导电类型的构 造，即还可以采用P型和η型互换的构造。
[0181] 碳化硅半导体器件不限于上述示例的垂直DiMOSFET，并且例如其可以是沟槽 M0SFET。而且，其可以是除M0SFET之外的MISFET (金属绝缘体半导体场效应晶体管）。而 且，半导体器件可以是除MISFET之外的晶体管，并且例如其可以是JFET (结型场效应晶体 管）或IGBT(绝缘栅双极晶体管）。而且，半导体器件不必须是晶体管，并且例如其可以是 二极管。二极管例如是肖特基势垒二极管。
[0182] 应当理解本文公开的实施例在各个方面都是说明性而非限制性的。本发明的范围 由权利要求项限定，而不是由上述说明书限定，并且旨在包括等效于权利要求项的范围和 含义内的任何变型。
[0183] 参考标记列表
[0184] 1131(：衬底（单晶衬底）；111氧化物膜（单晶侧涂覆层）；11」，111^，311^氧化物膜 ； 31Si衬底（第一支撑衬底）；31i，31p，31q，31r，32i，32k氧化物膜（支撑侧涂覆层）；32Si 衬底（第二支撑衬底）；70抗蚀剂层；91，92中介部；100半导体器件（碳化硅半导体器件）； 110栅电极；111源电极；112漏电极；121缓冲层；122反向击穿电压保持层；123p区；124n+ 区；125p+区；126栅极氧化物膜；127上部源电极；GP间隙；以及TR凹槽部。
【权利要求】
1. 一种制造碳化硅半导体器件的方法，包括以下各步骤： 准备由碳化硅制成的至少一个单晶衬底以及具有比所述至少一个单晶衬底中的每一 个单晶衬底的尺寸大的尺寸的第一支撑衬底； 将所述至少一个单晶衬底中的每一个单晶衬底接合至所述第一支撑衬底上； 对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工； 在对所述至少一个单晶衬底执行加工的步骤之后，移除所述第一支撑衬底； 在移除所述第一支撑衬底的步骤之后，使所述至少一个单晶衬底经历热处理； 在使所述至少一个单晶衬底经历热处理的步骤之后，将所述至少一个单晶衬底中的每 一个单晶衬底接合至第二支撑衬底上，所述第二支撑衬底具有比所述至少一个单晶衬底中 的每一个单晶衬底的尺寸大的尺寸；以及 对被接合至所述第二支撑衬底的所述至少一个单晶衬底执行加工。
2. 根据权利要求1所述的制造碳化硅半导体器件的方法，进一步包括以下步骤： 在所述至少一个单晶衬底中的每一个单晶衬底和所述第一支撑衬底中的至少任何一 个上形成中介部，所述中介部由与碳化硅和用于所述第一支撑衬底的材料中的各个材料不 同的材料制成， 其中， 通过在使所述中介部介于中间的情况下将所述至少一个单晶衬底中的每一个单晶衬 底接合至所述第一支撑衬底上，来执行接合所述至少一个单晶衬底中的每一个单晶衬底的 所述步骤。
3. 根据权利要求2所述的制造碳化硅半导体器件的方法，其中， 移除所述第一支撑衬底的所述步骤包括移除所述中介部的步骤。
4. 根据权利要求3所述的制造碳化硅半导体器件的方法，其中，通过湿法蚀刻来执行 移除所述中介部的所述步骤。
5. 根据权利要求2至4中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成中介部的所述步骤包括在所述第一支撑衬底上形成作为至少一部分所述中介部 的支撑侧涂覆层的步骤。
6. 根据权利要求5所述的制造碳化硅半导体器件的方法，其中， 所述第一支撑衬底由多晶碳化硅制成。
7. 根据权利要求5或6所述的制造碳化硅半导体器件的方法，其中， 形成支撑侧涂覆层的所述步骤包括在所述第一支撑衬底上沉积所述支撑侧涂覆层的 步骤。
8. 根据权利要求7所述的制造碳化硅半导体器件的方法，进一步包括以下步骤： 在对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的步骤之前，在高 于对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的步骤中的最高温度 的温度下，使所述支撑侧涂覆层经历热处理。
9. 根据权利要求7所述的制造碳化硅半导体器件的方法，进一步包括以下步骤： 在对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的步骤之前，在不 低于1KKTC的温度下使所述支撑侧涂覆层经历热处理。
10. 根据权利要求7至9中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成支撑侧涂覆层的所述步骤包括对所述支撑侧涂覆层的表面进行抛光的步骤。
11. 根据权利要求5所述的制造碳化硅半导体器件的方法，其中， 形成支撑侧涂覆层的所述步骤被执行为形成由氧化物制成的所述支撑侧涂覆层。
12. 根据权利要求11所述的制造碳化硅半导体器件的方法，其中， 通过所述第一支撑衬底的热氧化，来形成由氧化物制成的所述支撑侧涂覆层。
13. 根据权利要求12所述的制造碳化硅半导体器件的方法，其中， 所述第一支撑衬底由单晶硅制成。
14. 根据权利要求2至13中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成中介部的所述步骤包括在所述至少一个单晶衬底中的每一个单晶衬底上形成作 为至少一部分所述中介部的单晶侧涂覆层的步骤。
15. 根据权利要求14所述的制造碳化硅半导体器件的方法，其中， 形成单晶侧涂覆层的所述步骤包括在所述至少一个单晶衬底中的每一个单晶衬底上 沉积所述单晶侧涂覆层的步骤。
16. 根据权利要求15所述的制造碳化硅半导体器件的方法，其中， 形成单晶侧涂覆层的所述步骤包括对所述单晶侧涂覆层的表面进行抛光的步骤。
17. 根据权利要求14所述的制造碳化硅半导体器件的方法，其中， 通过所述至少一个单晶衬底中的每一个单晶衬底的热氧化，来形成所述单晶侧涂覆 层。
18. 根据权利要求2至17中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成中介部的所述步骤包括图案化所述中介部的步骤。
19. 根据权利要求18所述的制造碳化硅半导体器件的方法，其中， 执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤，以在所述至少一个 单晶衬底中的每一个单晶衬底和所述第一支撑衬底之间通过所述中介部的所述图案化而 形成间隙。
20. 根据权利要求19所述的制造碳化硅半导体器件的方法，其中， 执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤，以密封所述间隙。
21. 根据权利要求19所述的制造碳化硅半导体器件的方法，其中， 执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤，以使得所述间隙与 外部连通。
22. 根据权利要求1所述的制造碳化硅半导体器件的方法，其中， 通过将所述至少一个单晶衬底中的每一个单晶衬底直接接合至所述第一支撑衬底上， 来执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤。
23. 根据权利要求22所述的制造碳化硅半导体器件的方法，其中， 所述第一支撑衬底由氧化物制成。
24. 根据权利要求1至23中的任何一项所述的制造碳化硅半导体器件的方法，其中， 对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的所述步骤包括将 杂质注入所述至少一个单晶衬底中的步骤，以及 执行使所述至少一个单晶衬底经历热处理的所述步骤，以激活所述杂质。
25. 根据权利要求1至24中的任何一项所述的制造碳化硅半导体器件的方法，其中， 所述至少一个单晶衬底包括多个单晶衬底。
26.根据权利要求1至25中的任何一项所述的制造碳化硅半导体器件的方法，进一步 包括移除所述第二支撑衬底的步骤。
【文档编号】H01L21/306GK104126218SQ201380010425
【公开日】2014年10月29日 申请日期:2013年2月5日 优先权日:2012年3月21日
【发明者】堀井拓 申请人:住友电气工业株式会社
【专利摘要】准备由碳化硅制成的单晶衬底(11)以及比单晶衬底(11)中的每一个大的第一支撑衬底(31)。单晶衬底(11)接合在第一支撑衬底(31)上。使已经接合至第一支撑衬底(31)的单晶衬底(11)经历加工。移除第一支撑衬底(31)。单晶衬底(11)被热处理。单晶衬底(11)接合至比单晶衬底(11)大的第二支撑衬底(32)上。使接合至第二支撑衬底(32)的单晶衬底(11)经历加工。
【专利说明】制造碳化硅半导体器件的方法
【技术领域】
[0001] 本发明涉及一种制造碳化硅半导体器件的方法，并且更具体地涉及一种具有热处 理的制造碳化娃半导体器件的方法。
【背景技术】
[0002] 用于量产的大多数通常半导体制造设备基于半导体领域内的标准技术规格而适 于大尺寸硅衬底，并且它们通常被设计用于加工具有不小于约150mm(6英寸）的尺寸的衬 底。同时，在工业上，高质量单晶碳化硅衬底具有不大于约l〇〇mm(4英寸）的尺寸。则为了 使得碳化硅衬底适于通常半导体制造设备，已经提出将碳化硅衬底支撑在比其大的支撑衬 底上。例如，根据日本专利公布No. 2000-277405中描述的技术，已经提出在Si晶片上设置 SiC晶片。
[0003] 引证文献列表
[0004] 专利文献
[0005] PTL 1:日本专利公布 No. 2000-277405
【发明内容】
[0006] 技术问题
[0007] 在制造半导体器件中，通常需要热处理。特别地，用于激活通过离子注入引入的杂 质的激活热处理需要高温。在碳化硅衬底的情况下，用于激活热处理的温度明显高于硅衬 底的情况，并且其例如约为1800°C。这种温度足够高以熔化硅和氧化硅。因此，包括碳化硅 衬底的半导体器件的制造，即碳化硅半导体器件的制造需要处于非常高温度下的热处理。 同样地，当上述公开文本中描述的技术用于制造需要处于非常高温度下的热处理的碳化硅 半导体器件时，支撑SiC晶片的Si晶片不能承受这种热处理温度。
[0008] 鉴于上述问题提出本发明，并且其目的是提供一种在制造包括由碳化硅制成的单 晶衬底的半导体器件时能适应能够由半导体制造设备加工的衬底尺寸且允许对由碳化硅 制成的衬底进行高温下热处理的碳化硅半导体器件的制造方法。
[0009] 问题的解决手段
[0010] 根据本发明的制造碳化硅半导体器件的方法具有下述步骤。准备由碳化硅制成的 至少一个单晶衬底以及具有比至少一个单晶衬底中的每一个的尺寸都大的尺寸的第一支 撑衬底。至少一个单晶衬底中的每一个都接合在第一支撑衬底上。对接合至第一支撑衬底 的至少一个单晶衬底执行加工。在对至少一个单晶衬底执行加工的步骤之后移除第一支撑 衬底。在移除第一支撑衬底的步骤之后，至少一个单晶衬底经历热处理。在至少一个单晶 衬底经历热处理的步骤之后，至少一个单晶衬底中的每一个都接合至具有比至少一个单晶 衬底中的每一个的尺寸都大的尺寸的第二支撑衬底上。对接合至第二支撑衬底的至少一个 单晶衬底执行加工。
[0011] 根据本发明中的制造碳化硅半导体器件的方法，在移除第一支撑衬底之后并且在 接合第二衬底之前，由碳化硅制成的单晶衬底经历热处理。因此，这种单晶衬底可以在第一 或第二支撑衬底不能承受的高温下经历热处理。而且，通过使用第一和第二支撑衬底，在热 处理之前和之后，使能适应能够由半导体制造设备加工的衬底的尺寸。
[0012] 在上述制造方法中，由与碳化硅以及用于第一支撑衬底的材料中的每一个不同的 材料制成的中介部可以形成在至少一个单晶衬底中的每一个以及第一支撑衬底的至少任 何一个上。在这种情况下，可以通过将至少一个单晶衬底中的每一个在中介部介于中间的 情况下接合至第一支撑衬底上来执行接合至少一个单晶衬底中的每一个的步骤。
[0013] 因此，可以在碳化硅和用于第一支撑衬底的材料之间不具有粘合的情况下接合单 晶衬底。
[0014] 在上述制造方法中，移除第一支撑衬底的步骤可以包括移除中介部的步骤。
[0015] 通过移除中介部，可以容易地分离第一支撑衬底。
[0016] 在上述制造方法中，移除中介部的步骤可以通过湿法蚀刻执行。
[0017] 因此可以容易地移除中介部。
[0018] 在上述制造方法中，形成中介部的步骤可以包括在第一支撑衬底上形成作为中介 部的至少一部分的支撑侧涂覆层的步骤。
[0019] 因此，可以通过第一支撑衬底的加工形成中介部的至少一部分。
[0020] 第一支撑衬底可以由多晶碳化硅制成。
[0021] 因此，第一支撑衬底的热膨胀系数变得接近于单晶衬底的热膨胀系数。因此，可以 抑制产生来源于两者之间热膨胀系数差异的应力。
[0022] 在上述制造方法中，形成支撑侧涂覆层的步骤可以包括在第一支撑衬底上沉积支 撑侧涂覆层的步骤。
[0023] 因此，取决于要被沉积的材料的选择，可以选择用于支撑侧涂覆层的材料。
[0024] 在上述制造方法中，在对接合至第一支撑衬底的至少一个单晶衬底执行加工的步 骤之前，支撑侧涂覆层可以在比对接合至第一支撑衬底的至少一个单晶衬底执行加工的步 骤中的最高温度高的温度下经历热处理。
[0025] 因此，可以在对接合至第一支撑衬底的至少一个单晶衬底执行加工的同时防止单 晶衬底从第一支撑衬底上剥落。
[0026] 在上述制造方法中，在对接合至第一支撑衬底的至少一个单晶衬底执行加工的步 骤之前，支撑侧涂覆层可以在不低于ll〇〇°C的温度下经历热处理。
[0027] 因此，可以防止在对接合至第一支撑衬底的至少一个单晶衬底执行加工的同时防 止单晶衬底从第一支撑衬底上剥落。
[0028] 在上述制造方法中，形成支撑侧涂覆层的步骤可以包括抛光支撑侧涂覆层的表面 的步骤。
[0029] 因此，可以增强接合至支撑侧涂覆层的强度。
[0030] 在上述制造方法中，可以执行形成支撑侧涂覆层的步骤以形成由氧化物制成的支 撑侧涂覆层。
[0031] 因此，中介部的至少一部分可以由氧化物层形成。
[0032] 可以通过第一支撑衬底的热氧化形成由氧化物制成的支撑侧涂覆层。
[0033] 因此，可以容易地形成作为中介部的至少一部分的氧化物层。
[0034] 在上述制造方法中，第一支撑衬底可以由单晶硅制成。
[0035] 因此，可以容易地提高第一支撑衬底的平面性。
[0036] 在上述制造方法中，形成中介部的步骤可以包括在至少一个单晶衬底上形成作为 中介部的至少一部分的单晶侧涂覆层的步骤。
[0037] 因此，可以通过至少一个单晶衬底中的每一个的加工形成中介部的至少一部分。
[0038] 形成单晶侧涂覆层的步骤可以包括在至少一个单晶衬底中的每一个上沉积单晶 侧涂覆层的步骤。
[0039] 因此，取决于要被沉积的材料的选择，可以选择用于单晶侧涂覆层的材料。
[0040] 形成单晶侧涂覆层的步骤可以包括抛光单晶侧涂覆层的表面的步骤。
[0041] 因此，可以增强接合至单晶侧涂覆层的强度。
[0042] 在上述制造方法中，可以通过至少一个单晶衬底中的每一个的热氧化形成单晶侧 涂覆层。
[0043] 因此，可以容易地形成作为中介部的至少一部分的氧化物层。
[0044] 在上述制造方法中，形成中介部的步骤可以包括图案化中介部的步骤。
[0045] 因此，可以移除中介部的不需要的部分。
[0046] 在上述制造方法中，可以执行接合至少一个单晶衬底中的每一个的步骤以通过图 案化中介部而在至少一个单晶衬底中的每一个和第一支撑衬底之间形成间隙。
[0047] 由于提供了间隙，因此可以抑制内应力。
[0048] 可以执行接合至少一个单晶衬底中的每一个的步骤以密封该间隙。
[0049] 由于该间隙被密封，因此可以防止异物进入间隙。而且，如果采用湿法蚀刻，则一 旦蚀刻剂到达间隙，蚀刻剂会快速地通过该间隙扩散。因此，可以有效执行湿法蚀刻。
[0050] 在上述制造方法中，可以执行接合至少一个单晶衬底中的每一个的步骤以使该间 隙与外部连通。
[0051] 在这种情况下，通过将蚀刻剂从外部供应进该间隙，可以有效执行中介部的湿法 蚀刻。
[0052] 在上述制造方法中，可以通过将至少一个单晶衬底直接接合至第一支撑衬底上来 执行接合至少一个单晶衬底中的每一个的步骤。
[0053] 因此，可以在不使用中介部的情况下实现接合。
[0054] 在上述制造方法中，第一支撑衬底可以由氧化物制成。
[0055] 因此可以在移除氧化物时执行第一支撑衬底的移除。
[0056] 在上述制造方法中，对接合至第一支撑衬底的至少一个单晶衬底执行加工的步骤 可以包括将杂质注入至少一个单晶衬底的步骤。在这种情况下，可以执行使至少一个单晶 衬底经历热处理的步骤以激活杂质。
[0057] 在这种情况下，可以执行用于激活注入进由碳化硅制成的至少一个单晶衬底的杂 质的热处理，并且可以避免由于此热处理中的高温而导致对第一和第二支撑衬底的损伤。
[0058] 在上述制造方法中，至少一个单晶衬底可以包括多个单晶衬底。
[0059] 因此，可以提高在第一或第二支撑衬底上的从由碳化硅制成的单晶衬底形成的部 分的比例。因此，可以提高碳化硅半导体器件的制造效率。
[0060] 在上述制造方法中，可以移除第二支撑衬底。
[0061] 由于移除了第二支撑衬底，因此可以降低碳化硅半导体器件的尺寸。
[0062] 注意到在上述说明中，在"至少一个单晶衬底"的数量是一个的情况下，表述"至少 一个单晶衬底中的每一个"是指这个单晶衬底。
[0063] 发明的有益效果
[0064] 如上所述，根据本发明，在制造包括由碳化硅制成的单晶衬底的半导体器件时，可 以实现对能够由半导体制造设备加工的衬底尺寸的适应性，并且可以在由碳化硅制成的衬 底的高温下执行热处理。
【专利附图】
【附图说明】
[0065] 图1是示意性示出本发明的实施例1中的碳化硅半导体器件的构造的截面图。
[0066] 图2是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法的流程 图。
[0067] 图3是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第一 步骤中的单晶衬底的（A)平面图以及（B)截面图。
[0068] 图4是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第一 步骤中的第一支撑衬底的（A)平面图以及（B)截面图。
[0069] 图5是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第二 步骤的截面图。
[0070] 图6是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第三 步骤的截面图。
[0071] 图7是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第四 步骤的㈧平面图以及⑶截面图。
[0072] 图8是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第五 步骤的截面图。
[0073] 图9是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第六 步骤的截面图。
[0074] 图10是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 七步骤的截面图。
[0075] 图11是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 八步骤的截面图。
[0076] 图12是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 九步骤的截面图。
[0077] 图13是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十步骤的截面图。
[0078] 图14是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十一步骤的截面图。
[0079] 图15是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十二步骤的截面图。
[0080] 图16是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十三步骤的截面图。
[0081] 图17是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十四步骤的截面图。
[0082] 图18是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十五步骤的截面图。
[0083] 图19是示意性示出本发明的实施例1中的制造碳化硅半导体器件的方法中的第 十六步骤的截面图。
[0084] 图20是示意性示出本发明的实施例2中的制造碳化硅半导体器件的方法中的第 一步骤的（A)平面图以及（B)截面图。
[0085] 图21是示意性示出本发明的实施例2中的制造碳化硅半导体器件的方法中的第 二步骤的（A)平面图以及（B)截面图。
[0086] 图22是示意性示出本发明的实施例3中的制造碳化硅半导体器件的方法中的一 个步骤的平面图。
[0087] 图23是示意性示出本发明的实施例4中的制造碳化硅半导体器件的方法中的第 一步骤的（A)平面图以及（B)截面图。
[0088] 图24是示意性示出本发明的实施例4中的制造碳化硅半导体器件的方法中的第 二步骤的（A)平面图以及（B)截面图。
[0089] 图25是示意性示出本发明的实施例5中的制造碳化硅半导体器件的方法中的第 一步骤的截面图。
[0090] 图26是示意性示出本发明的实施例5中的制造碳化硅半导体器件的方法中的第 二步骤的截面图。
[0091] 图27是示意性示出本发明的实施例5中的制造碳化硅半导体器件的方法中的第 三步骤的截面图。
[0092] 图28是示意性示出本发明的实施例6中的制造碳化硅半导体器件的方法中的一 个步骤的平面图。
【具体实施方式】
[0093] 以下将参考【专利附图】
【附图说明】本发明的一个实施例。注意到在本文中的晶体学描述中，单 独的晶面和集合晶面分别示出为0和{}。而且，负指数应由数字上方的横杠表示，但 是本文采用数字前的负号来表示。
[0094] (实施例1)
[0095] 如图1中所示，本实施例中的半导体器件100(碳化硅半导体器件）是垂直 DiMOSFET (双注入金属氧化物半导体场效应晶体管），并且其具有SiC衬底11 (单晶衬底）， 缓冲层121，反向击穿电压保持层122, p区123, n+区124, p+区125,栅极氧化物膜126,源 电极111，上部源电极127,栅电极110以及漏电极112。
[0096] SiC衬底11是由碳化硅制成的单晶衬底。优选地，SiC衬底11具有六方晶体结 构，并且更优选地，SiC衬底11的一个表面（附图中的上表面）是（0001)面（即Si面）， (000-1)面（即C面），或者相对于{0001}面倾斜50°或更大的面。对于相对于（0001)面 倾斜50°或更大的面来说，优选{0-33-8}面，并且更优选（0-33-8)面。在本实施例中，SiC 衬底11具有η导电类型。SiC衬底11例如具有不大于约400 μ m的厚度，并且其例如约为 100 至 150 μ m。
[0097] 漏电极112是设置在SiC衬底11的另一表面（附图中的下表面）上的欧姆电极。
[0098] 缓冲层121和反向击穿电压保持层122是依次外延形成在SiC衬底11的上表面 上的、具有η型的碳化硅层。缓冲层121例如具有0.5μπι的厚度。而且，缓冲层121中的 杂质浓度例如是5X10 17cnT3。反向击穿电压保持层122形成在SiC衬底11上，且以缓冲层 121介于中间。反向击穿电压保持层例如具有ΙΟμπι的厚度。反向击穿电压保持层122中 的杂质浓度例如是5Χ 1015cnT3。
[0099] 在反向击穿电压保持层122中，多个p区123形成为距彼此一定距离。在各个p 区123中，n+区124形成为通过p区123与反向击穿电压保持层122分离。而且，p+区125 也形成在各个P区123中。
[0100] 栅极氧化物膜126覆盖反向击穿电压保持层122以及分离n+区124的p区123。 而且，图案化栅极氧化物膜126以便暴露n+区124和p+区125中的每一个。
[0101] 栅电极110设置在栅极氧化物膜126上。栅电极110例如由已经添加杂质的多晶 硅制成。源电极111布置为与n+区124和P+区125中的每一个接触。上部源电极127设 置在源电极111上。
[0102] 下文将说明制造半导体器件100的方法。
[0103] 如图3(A)、⑶以及4(A)、(B)中所示，作为步骤S10 (图2)，准备SiC衬底11 (单 晶衬底）以及Si衬底31(第一支撑衬底）。SiC衬底11的平面图中的尺寸（图3㈧中的 视野）例如在最大大小的情况下不大于约l〇〇mm(4英寸）。Si衬底31由单晶娃制成。Si 衬底31的尺寸大于SiC衬底11的尺寸，并且Si衬底31优选具有不小于约150mm(6英寸） 的最大大小。例如，可以采用半导体领域中通常采用的6英寸Si晶片或8英寸Si晶片作 为Si衬底31。
[0104] 如图5中所示，缓冲层121以及反向击穿电压保持层122依次形成在SiC衬底11 上。缓冲层121以及反向击穿电压保持层122可以通过使用CVD(化学气相沉积）的外延 生长形成在SiC衬底11上。CVD中采用的温度被设定为低于Si衬底31的熔点的温度。
[0105] 如图6中所示，作为步骤S20(图2)，形成由与碳化硅以及用于Si衬底31的材料 (一般地说，用于第一支撑衬底的材料）中的每一个不同的材料制成的中介部91。用于中 介部91的材料优选是比碳化硅更容易被湿法蚀刻的材料。而且，用于中介部91的材料优 选是比用于Si衬底31的材料更容易被湿法蚀刻的材料。
[0106] 在本实施例中，形成由氧化物制成的中介部91。具体来说，对于中介部91来说，氧 化物膜31i (支撑侧涂覆层）形成在Si衬底31的上表面上，并且氧化物膜lli (单晶侧涂 覆层）形成在SiC衬底11的下表面上。氧化物膜3Π 可以通过Si衬底31的热氧化形成， 并且在这种情况下，氧化物膜31k可以由于对Si衬底31的下表面的氧化而形成。形成在 Si衬底31上的热氧化物膜例如具有不小于50nm且不大于1 μ的厚度。氧化物膜lli可以 通过SiC衬底11的热氧化而形成，并且在这种情况下，氧化物膜Ilk可以由于对反向击穿 电压保持层122的表面的氧化而形成。形成在SiC衬底11上的热氧化物膜例如具有不大 于200nm的厚度。
[0107] 随后，作为步骤S30(图2)，SiC衬底11 (单晶衬底）在中介部91介于中间的情 况下接合至Si衬底31 (第一支撑衬底）上。在本实施例中，执行氧化物膜lli和氧化物膜 31i之间的接合，即Si02接合。
[0108] 具体而言，首先，由于借助等离子体的辐照而激活氧化物膜lli和3Π 中的每一 个。随后，氧化物膜lli和3Π 中的每一个经历超声波清洗。随后，如图6中的箭头所示， 使氧化物膜lli和31i彼此接近，因此它们两者如图7中所示由于范德华（van der Waals) 力而彼此接合。随后，随着将氧化物膜lli和31i加热至约300°C，增强了它们之间的接合 力。由此实现SiC衬底11在Si衬底31上的接合。
[0109] 随后，作为步骤S40(图2)，为了制造半导体器件100 (图1)，对接合到Si衬底31 的SiC衬底11 (单晶衬底）执行加工。具体而言，如下对SiC衬底11执行半导体制造工艺 的前半部分中的步骤。
[0110] 如图8中所示，移除在设置在SiC衬底11上的反向击穿电压保持层122上的氧化 物膜Ilk(图7)。
[0111] 如图9中所示，通过将杂质注入设置在SiC衬底11上的反向击穿电压保持层122， 形成p区123、n+区124以及p+区125。
[0112] 如上所述，执行如步骤S40 (图2)的对SiC衬底11 (单晶衬底）的加工。
[0113] 如图10和11中所示，作为步骤S50(图2)，移除Si衬底31 (第一支撑衬底）。通 过移除中介部91来移除Si衬底31 (图9)。由于移除了中介部91，因此Si衬底31与SiC 衬底11分离。可以通过使用氢氟酸（氟化氢的水溶液）作为蚀刻剂的湿法蚀刻来移除中 介部91。通过采用氢氟酸作为蚀刻剂，由氧化物制成的氧化物膜31i和lli可以被快速地 蚀刻，同时抑制对SiC衬底11和Si衬底31的蚀刻。
[0114] 随后，作为步骤S60 (图2)，SiC衬底11 (单晶衬底）经历热处理，以便激活p区 123、n+区124以及p+区125中的杂质。优选地，用于热处理的温度不低于1500°C，更优选 不低于1700°C并且例如约为1800°C。
[0115] 如图12中所示，通过热氧化，栅极氧化物膜126形成在设置有p区123、n+区124 以及P+区125的反向击穿电压保持层122上。而且，在这种热氧化期间，氧化物膜11 j形 成在SiC衬底11的下表面上。用于热氧化的温度例如约为1300°C。
[0116] 如图13中所示，栅电极110形成在栅极氧化物膜126上。例如，形成多晶硅膜作 为栅电极110。当多晶硅膜也沉积在氧化物膜llj上时，可以移除这种沉积物。
[0117] 参考图14,准备Si衬底32 (第二支撑衬底）。Si衬底32由单晶硅制成。Si衬底 32的尺寸大于SiC衬底11的尺寸，并且其最大大小例如不小于约150mm(6英寸）。可以再 利用上述Si衬底31作为Si衬底32。
[0118] 随后，准备由与碳化硅以及用于Si衬底32的材料（更一般来说，用于第二支撑衬 底的材料）中的每一个不同的材料制成的中介部92。在本实施例中，形成由氧化物制成的 中介部92。具体而言，氧化物膜32i形成在Si衬底32的上表面上。而且，SiC衬底11的 下表面上的氧化物膜llj用作中介部92的一部分。
[0119] 注意到，在氧化物膜32i通过热氧化形成的情况下，氧化物膜32k可以也形成在Si 衬底32的下表面上。形成在Si衬底32上的热氧化物膜例如具有不小于50nm且不大于 1 μ m的厚度。
[0120] 随后，作为步骤S70(图2)，SiC衬底11 (单晶衬底）在中介部92介于中间的情 况下接合至Si衬底32(第二支撑衬底）上。在本实施例中，执行氧化物膜llj和氧化物膜 32i之间的接合，即Si02接合。
[0121] 具体而言，首先，由于借助等离子体辐照而激活氧化物膜llj和32i中的每一个。 随后，氧化物膜llj和32i中的每一个经历超声波清洗。随后，如图14中的箭头所示，使氧 化物膜llj和32i彼此接近，因此它们如图15中所示由于范德华力而彼此接合。随后，随 着将氧化物膜llj和32i加热至约300°C，增强了它们之间的接合力。由此实现SiC衬底 11到Si衬底32上的接合。
[0122] 随后，作为步骤S80(图2)，为了制造半导体器件100 (图1)，对接合至Si衬底32 的SiC衬底11 (单晶衬底）执行加工。具体而言，对SiC衬底11执行半导体制造工艺的后 半部分中的步骤。具体而言，如图16中所示，图案化栅电极110。随后，如图17中所示，图 案化栅极氧化物膜126。随后通过膜形成、图案化以及热处理形成源电极111。执行这种 热处理以便建立欧姆接触，并且其例如是合金化热处理。合金化热处理中的温度例如约为 1000°C。随后，在源电极111上形成上部源电极127。
[0123] 如图18中所示，如果需要，形成作为保护SiC衬底11的表面上的结构的保护层 的抗蚀剂层70。随后，如图19中所示，作为步骤S90(图2)，移除Si衬底32 (第二支撑衬 底）。通过移除中介部92来移除Si衬底32 (图17)。由于移除了中介部92,因此Si衬底 32与SiC衬底11分离。可以通过使用氢氟酸作为蚀刻剂的湿法蚀刻移除中介部92。随后 移除抗蚀剂层70。
[0124] 再次参考图1，形成作为欧姆电极的漏电极112 (图1)。随后，由于划片，获得半导 体器件100。
[0125] 根据本实施例，在移除Si衬底31之后并且在接合Si衬底32之前（图10)，在步 骤S60(图2)中，由碳化硅制成的SiC衬底11经历热处理。因此，这种SiC衬底可以在Si 衬底31和32不能承受的高温下经历热处理。而且，还可以执行中介部91和92不能承受 的高温下的热处理。
[0126] 而且，通过使用Si衬底31和32,在这种热处理之前和之后，可以实现对能够由标 准半导体制造设备加工的衬底尺寸的适应性。具体而言，通过使用具有不小于约150_尺 寸的Si衬底31和32,可以使用适于具有不小于约150mm尺寸的衬底的半导体制造设备。
[0127] 而且，在步骤S30(图2)中，SiC衬底11在中介部91介于中间的情况下接合至Si 衬底31上（图6和7)。因此，可以在碳化硅和用于Si衬底31的材料的硅之间没有粘合的 情况下接合SiC衬底11。
[0128] 而且，在步骤S50(图2)中，如图10中所示，通过移除中介部91 (图9)，Si衬底31 可以被容易地分离。中介部91可以容易地通过湿法蚀刻而移除。
[0129] 而且，在步骤S20(图2)中，作为中介部91的一部分的氧化物膜31i形成在Si衬 底31上。因此，中介部91的至少一部分可以通过Si衬底31的加工来形成。而且，因为形 成了由氧化物制成的氧化物膜3Π ，因此中介部91的至少一部分可以由氧化物层形成。由 氧化物制成的氧化物膜31i可以通过Si衬底31的热氧化形成。因此，可以容易地形成作 为中介部91的至少一部分的氧化物层。
[0130] 而且，在步骤S20(图2)中，作为中介部91的氧化物膜lli形成在SiC衬底11上。 因此，中介部91的至少一部分可以通过SiC衬底11的加工形成。氧化物膜lli可以通过 SiC衬底11的热氧化形成。因此，可以容易地形成作为中介部91的至少一部分的氧化物膜 lli。
[0131] 而且，在步骤S10(图2)中，因为Si衬底31 (图4(A)和（B))由单晶硅制成，可以 容易地增强Si衬底31的平面性。因为均匀的热氧化物膜可以容易地形成在具有单晶结构 的Si衬底31上，因此步骤S20 (图2)中形成的氧化物膜3Π (图6)的平面性也变高。因 为平面性由此变高，因此步骤S30(图2)中的接合强度（图6)也会增强。
[0132] 而且，在步骤S40(图2)中，杂质注入SiC衬底11，并且在步骤S50(图2)中，执行 用于激活这些杂质的热处理。在步骤S50中的热处理中，因为SiC衬底11还未接合至Si 衬底31和32中的任何一个（图11)，因此可以避免由高温下的热处理造成的对Si衬底31 或32的损伤。
[0133] 而且，因为在步骤S90 (图2)中移除了 Si衬底32,因此最终获得的半导体器件100 可以具有小的厚度。相反，在制造工艺期间，由于SiC衬底11由Si衬底31或32支撑，因 此可以确保足够的刚性。因此，步骤S10 (图2)中准备的SiC衬底11可以具有例如不大于 150μπι的较小厚度。因此，可以降低SiC衬底11的成本。注意到，因为部分地还存在SiC 衬底11不由Si衬底31和32中的任何一个支撑的步骤，因此SiC衬底11优选具有不小于 100 μ m的厚度。
[0134] 而且，在步骤S20(图2)中，氧化物膜lli形成在SiC衬底11上，因此在步骤 S30(图2)中，可以不直接将SiC衬底11接合至Si衬底31，而是将氧化物膜lli介于中间。 而且，以这种接合方式可以避免增加不希望的杂质。
[0135] 优选地，将步骤S10 (图2)中准备的SiC衬底11的下表面（与Si衬底31相反的 表面）的表面平面性程度设定为lnm或更小。因此，可以增强SiC衬底11和Si衬底31之 间的接合强度。
[0136] 而且，优选地，将步骤S10 (图2)中准备的Si衬底31的上表面（与SiC衬底11 相反的表面）的表面平面性程度设定为lnm或更小。因此，可以增强SiC衬底11和Si衬 底31之间的接合强度。
[0137] 进一步优选地，步骤S10 (图2)中准备的SiC衬底11和Si衬底31中的每一个的 杂质浓度不高于IX 1011原子/cm2。因此，通过降低杂质对步骤S30中的接合的影响，可以 提高接合良率。
[0138] 进一步优选地，在SiC衬底11约为75mm(3英寸）的情况下，SiC衬底11的翘曲 不大于30 μ m，并且在SiC衬底11约为100mm(4英寸）的情况下，其不大于45 μ m。因此， 有助于步骤S30中的接合。而且，通过使SiC衬底11的初始翘曲小，也可以容易地抑制接 合至Si衬底31之后的SiC衬底11的翘曲。因此，可以提高步骤S40(图2)中的加工的精 度。
[0139] 进一步优选地，在Si衬底31约为150mm(6英寸）的情况下，Si衬底31的翘曲不 大于100 μ m。因此，有助于步骤S30中的接合。而且，通过使Si衬底31的初始翘曲小，也 可以容易地抑制接合至SiC衬底11之后的Si衬底31的翘曲。因此，可以提高步骤S40 (图 2)中的加工的精度。
[0140] 进一步优选地，Si衬底32在形状上类似于Si衬底31，并且更优选地，SiC衬底11 在Si衬底31上的位置以及SiC衬底11在Si衬底32上的位置尽可能对齐。对于这种对 齐误差来说，优选地，在xy坐标系中在χ方向和y方向中的每一个上的误差都处于100 μ m 以内，并且旋转误差处于1.5°以内。因此，可以提高在接合至Si衬底32上的SiC衬底11 的加工中的精度，尤其是光刻精度。
[0141] 虽然在本实施例中，在栅电极110的膜形成（图13)之后，SiC衬底11接合至Si 衬底32上，但是可以在栅电极110的膜形成（图13)之前执行这种接合。注意到这种接合 在步骤S60(图2)中的热处理之后执行。
[0142] 而且，虽然在步骤S20(图2)中，氧化物膜lli和31i两者都形成为中介部91，但 是可以仅形成其中一个。
[0143] 而且，步骤S50(图2)中的Si衬底31的移除可以通过Si衬底31的蚀刻或研磨 (被称为背面研磨）实现，而替代通过移除中介部91而造成的Si衬底31的分离。
[0144] 而且，在步骤S80(图2)中或后续步骤中，钝化膜可以形成在半导体器件100的上 表面上。
[0145] 而且，步骤S20(图2)中，可以借助沉积方法而不是热氧化方法来形成氧化物膜 3Π (支撑侧涂覆层）或氧化物膜1Π (单晶侧涂覆层）。因此，可以对用于中介部91的材 料进行广泛选择，并且例如也可以采用氧化物或氮化物。例如，氧化硅可以用作氧化物。例 如，氮化钛可以用作氮化物。在这种情况下，可以通过使用醋酸过氧化氢溶液作为蚀刻剂的 湿法蚀刻实现中介部91的移除。这也适用于形成氧化物膜32i (图14)的情况。
[0146] 优选地，在步骤S40之前，在高于步骤S40中的单晶衬底11的加工中的最高温度 的温度下使氧化物膜31i经历热处理。因此，可防止SiC衬底11在步骤S40期间从Si衬 底31剥离。其原因估计是由于这种热处理而从通过沉积形成的氧化物膜3Π 中脱气。例 如，在加热至与离子注入关联的约500°C时达到步骤S40中的最高温度。更优选地，在单晶 衬底11和Si衬底31彼此接合之前执行这种热处理。
[0147] 优选地，在步骤S40之前，氧化物膜31i在1KKTC或更高的温度下经历热处理。在 氮气气氛下，在不低于1100°C且不高于1400°C的温度下执行这种热处理2小时。因此，可 以防止SiC衬底11在步骤S40期间从Si衬底31剥离。其原因估计是由于这种热处理而 从通过沉积形成的氧化物膜3Π 中脱气。更优选地，在单晶衬底11和Si衬底31彼此接合 之前执行这种热处理。
[0148] 优选地，在步骤S80之前，在高于步骤S80中的单晶衬底11的加工中的最高温度 的温度下使氧化物膜32i经历热处理。因此，可以防止SiC衬底11在步骤S80期间从Si衬 底32剥离。其原因估计是由于这种热处理而从通过沉积形成的氧化物膜32i中脱气。例 如，在加热至与层间绝缘膜关联的约l〇〇〇°C或加热至与电极的合金化关联的约800°C时达 到步骤S80中的最高温度。更优选地，在单晶衬底11和Si衬底32彼此接合之前执行这种 热处理。
[0149] 优选地，在步骤S80之前，氧化物膜32i在1KKTC或更高的温度下经历热处理。例 如在氮气气氛下，在不低于1100°C且不高于1400°C的温度下执行这种热处理2小时。因此， 可以防止SiC衬底11在步骤S80期间从Si衬底32剥离。其原因估计是由于这种热处理 而从通过沉积形成的氧化物膜32i中脱气。更优选地，在单晶衬底11和Si衬底32彼此接 合之前执行这种热处理。
[0150] 而且，在步骤S10(图2)中，可以准备由除单晶Si之外的材料制成的衬底以替代 Si衬底31作为单晶衬底。例如，这种材料是多晶SiC、Si02*蓝宝石。这也适用于Si衬底 32的情况。
[0151] 而且，在步骤S20(图2)中，可以抛光氧化膜31i的表面或替代其的支撑侧涂覆 层。因此，可以提高接合至支撑侧涂覆层的强度。在支撑侧涂覆层的平面性可能低的情况 下特别需要这种抛光。支撑侧涂覆层的平面性可能低的情况例如是指借助沉积方法形成 支撑侧涂覆层的情况或支撑侧涂覆层形成在具有多晶结构的衬底上的情况。优选地，借助 CMP (化学机械抛光）执行抛光。
[0152] 而且，在步骤S20(图2)中，可以抛光氧化物膜lli的表面或替代其的单晶侧涂覆 层。因此，可以提高接合至单晶侧涂覆层的强度。在单晶侧涂覆层的平面性可能低的情况 下特别需要这种抛光。单晶侧涂覆层的平面性可能低的情况例如是指借助沉积方法形成单 晶侧涂覆层的情况。优选地，借助CMP执行抛光。
[0153] 而且，在上述抛光之后可以执行所谓的RCA清洗。因此可以进一步提高接合强度。
[0154] 而且，可以在用于建立源电极111的欧姆连接的热处理之前移除Si衬底32。在这 种情况下，可以在温度高于Si衬底32能承受的温度下执行源电极111的热处理。
[0155] (实施例2)
[0156] 在本实施例中，在步骤S20(图2)中形成中介部的步骤中，图案化中介部。具体而 言，实施例1中的Si衬底31的氧化物膜31i被图案化以形成凹槽部。因此，如图20(A)和 (B)中所示，形成具有凹槽部TR的氧化物膜31p(支撑侧涂覆层）作为中介部的至少一部 分。
[0157] 随后，如图21(A)和⑶中所示，作为步骤S30(图2)，基本上与实施例1相同，SiC 衬底11 (单晶衬底）在作为中介部的氧化物膜3lp和lli介于中间的情况下接合至Si衬 底31(第一支撑衬底）上。在这种接合中，通过图案化中介部，即图案化凹槽部TR而形成 的间隙GP被形成在SiC衬底11和Si衬底31之间。而且，如图21㈧中所示，这种接合可 以实现为使得间隙GP与外部连通。这里的"外部"是指平面图中位于SiC衬底11外部的 空间。
[0158] 因为其他特征都基本上与上述实施例1相同，因此相同或相应的元件具有所指定 的相同的参考符号并将不再赘述其说明。
[0159] 根据本实施例，如图21(A)中所示，因为提供了与外部连通的间隙GP，因此通过在 步骤S50(图2)中的湿法蚀刻期间将蚀刻剂从外部供应至间隙GP内，蚀刻剂可以在短时间 段内扩散进位于Si衬底31和SiC衬底11之间的区域中。因此，可以有效执行湿法蚀刻。
[0160] (实施例3)
[0161] 在本实施例中，在步骤S20(图2)中的中介部的图案化不同于实施例2。具体而 言，如图22中所示，形成氧化物膜31q(支撑侧涂覆层）作为中介部的至少一部分。
[0162] 随后，作为步骤S30(图2)，基本上与实施例1相同，SiC衬底11 (单晶衬底）在作 为中介部的氧化物膜31q和lli介于中间的情况下接合至Si衬底31 (第一支撑衬底）上。 实现这种接合以使得类似于间隙GP (图21)的间隙GP与外部隔绝，如平面图中的SiC衬底 11的布置所示（图22中的双点划线）。在平面图中，以横跨为尺寸SP的方式来密封间隙 GP (图22)，并且优选地，尺寸SP不小于10 μ m且不大于20 μ m。
[0163] 因为其他特征都基本上与上述实施例1或2相同，因此相同或相应的元件具有所 指定的相同的参考符号并将不再赘述其说明。
[0164] 根据本实施例，由于间隙GP被密封，因此可以防止异物进入间隙GP。而且，在后续 的湿法蚀刻中，一旦蚀刻剂到达间隙GP，蚀刻剂迅速地通过间隙GP扩散。因此，可以有效执 行湿法蚀刻。
[0165] 而且，因为间隙GP被密封，可以防止由于蚀刻剂非故意引入到间隙GP造成的Si 衬底31的非故意剥离。
[0166] (实施例4)
[0167] 在本实施例中，在步骤S20(图2)中的中介部的图案化不同于实施例2。具体而 言，如图23(A)和（B)中所示，形成氧化物膜311(支撑侧涂覆层）作为中介部的至少一部 分。
[0168] 随后，如图24(A)和⑶中所示，作为步骤S30(图2)，基本上与实施例1相同，SiC 衬底11 (单晶衬底）在作为中介部的氧化物膜3lr和lli介于中间的情况下接合至Si衬 底31 (第一支撑衬底）上。即使在接合之后，由于对中介部的图案化，即对氧化物膜311的 图案化，SiC衬底11的外周部也不受Si衬底31的限制。
[0169] 因为其他特征都基本上与上述实施例1或2相同，因此相同或相应的元件具有所 指定的相同的参考符号并将不再赘述其说明。
[0170] 根据本实施例，可以通过图案化移除中介部91(图5)的不需要的部分。而且，因 为由于这种图案化而使间隙设置在SiC衬底11的外周部和Si衬底31之间，因此可以抑制 内应力。因此可以抑制图24⑶中的结构中的SiC衬底11或Si衬底31的翘曲程度。
[0171] (实施例5)
[0172] 在本实施例中，与实施例1至4不同，没有执行步骤S20(图2)。即，如图25和26 中所示，SiC衬底11直接接合至Si衬底31上。因此，可以在不使用中介部91(图6)的情 况下实现接合。
[0173] 随后，如图27中所示，执行基本上与实施例1中的步骤S40(图2)相同的步骤。随 后，移除Si衬底31。例如可以通过背面研磨实现这种移除。注意到可以采用由氧化物制成 的衬底以代替Si衬底31，并且在这种情况下，可以通过湿法蚀刻而不是背面研磨来移除氧 化物。例如，Si0 2或蓝宝石可以用作氧化物。
[0174] 因为其他特征都基本上与上述实施例1相同，因此相同或相应的元件具有所指定 的相同的参考符号并将不再赘述其说明。
[0175] (实施例6)
[0176] 在本实施例中，作为步骤S10 (图2)，准备两个或更多的SiC衬底11 (单晶衬底）。 因此,在步骤S30中，如图28中所示，多个SiC衬底11中的每一个都接合至Si衬底31上。 注意到可以执行或可以不执行步骤S20(图2)。在执行该步骤的情况下，例如，形成中介部 的步骤可以与实施例1至3中的任何一个相同。
[0177] 因为其他特征都基本上与上述实施例1至4中的任何一个相同，因此相同或相应 的元件具有所指定的相同的参考符号并将不再赘述其说明。
[0178] 根据本实施例（图28)，与仅采用单个SiC衬底11(图7(A))的情况相比，可以增 加 Si衬底31 (或Si衬底32)上由碳化硅制成的SiC衬底11形成的部分的比例。因此，可 以提高制造半导体器件100 (图1)的效率。
[0179] (附加声明）
[0180] 注意到还可以采用在上述描述中示例的碳化硅半导体器件中互换导电类型的构 造，即还可以采用P型和η型互换的构造。
[0181] 碳化硅半导体器件不限于上述示例的垂直DiMOSFET，并且例如其可以是沟槽 M0SFET。而且，其可以是除M0SFET之外的MISFET (金属绝缘体半导体场效应晶体管）。而 且，半导体器件可以是除MISFET之外的晶体管，并且例如其可以是JFET (结型场效应晶体 管）或IGBT(绝缘栅双极晶体管）。而且，半导体器件不必须是晶体管，并且例如其可以是 二极管。二极管例如是肖特基势垒二极管。
[0182] 应当理解本文公开的实施例在各个方面都是说明性而非限制性的。本发明的范围 由权利要求项限定，而不是由上述说明书限定，并且旨在包括等效于权利要求项的范围和 含义内的任何变型。
[0183] 参考标记列表
[0184] 1131(：衬底（单晶衬底）；111氧化物膜（单晶侧涂覆层）；11」，111^，311^氧化物膜 ； 31Si衬底（第一支撑衬底）；31i，31p，31q，31r，32i，32k氧化物膜（支撑侧涂覆层）；32Si 衬底（第二支撑衬底）；70抗蚀剂层；91，92中介部；100半导体器件（碳化硅半导体器件）； 110栅电极；111源电极；112漏电极；121缓冲层；122反向击穿电压保持层；123p区；124n+ 区；125p+区；126栅极氧化物膜；127上部源电极；GP间隙；以及TR凹槽部。
【权利要求】
1. 一种制造碳化硅半导体器件的方法，包括以下各步骤： 准备由碳化硅制成的至少一个单晶衬底以及具有比所述至少一个单晶衬底中的每一 个单晶衬底的尺寸大的尺寸的第一支撑衬底； 将所述至少一个单晶衬底中的每一个单晶衬底接合至所述第一支撑衬底上； 对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工； 在对所述至少一个单晶衬底执行加工的步骤之后，移除所述第一支撑衬底； 在移除所述第一支撑衬底的步骤之后，使所述至少一个单晶衬底经历热处理； 在使所述至少一个单晶衬底经历热处理的步骤之后，将所述至少一个单晶衬底中的每 一个单晶衬底接合至第二支撑衬底上，所述第二支撑衬底具有比所述至少一个单晶衬底中 的每一个单晶衬底的尺寸大的尺寸；以及 对被接合至所述第二支撑衬底的所述至少一个单晶衬底执行加工。
2. 根据权利要求1所述的制造碳化硅半导体器件的方法，进一步包括以下步骤： 在所述至少一个单晶衬底中的每一个单晶衬底和所述第一支撑衬底中的至少任何一 个上形成中介部，所述中介部由与碳化硅和用于所述第一支撑衬底的材料中的各个材料不 同的材料制成， 其中， 通过在使所述中介部介于中间的情况下将所述至少一个单晶衬底中的每一个单晶衬 底接合至所述第一支撑衬底上，来执行接合所述至少一个单晶衬底中的每一个单晶衬底的 所述步骤。
3. 根据权利要求2所述的制造碳化硅半导体器件的方法，其中， 移除所述第一支撑衬底的所述步骤包括移除所述中介部的步骤。
4. 根据权利要求3所述的制造碳化硅半导体器件的方法，其中，通过湿法蚀刻来执行 移除所述中介部的所述步骤。
5. 根据权利要求2至4中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成中介部的所述步骤包括在所述第一支撑衬底上形成作为至少一部分所述中介部 的支撑侧涂覆层的步骤。
6. 根据权利要求5所述的制造碳化硅半导体器件的方法，其中， 所述第一支撑衬底由多晶碳化硅制成。
7. 根据权利要求5或6所述的制造碳化硅半导体器件的方法，其中， 形成支撑侧涂覆层的所述步骤包括在所述第一支撑衬底上沉积所述支撑侧涂覆层的 步骤。
8. 根据权利要求7所述的制造碳化硅半导体器件的方法，进一步包括以下步骤： 在对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的步骤之前，在高 于对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的步骤中的最高温度 的温度下，使所述支撑侧涂覆层经历热处理。
9. 根据权利要求7所述的制造碳化硅半导体器件的方法，进一步包括以下步骤： 在对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的步骤之前，在不 低于1KKTC的温度下使所述支撑侧涂覆层经历热处理。
10. 根据权利要求7至9中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成支撑侧涂覆层的所述步骤包括对所述支撑侧涂覆层的表面进行抛光的步骤。
11. 根据权利要求5所述的制造碳化硅半导体器件的方法，其中， 形成支撑侧涂覆层的所述步骤被执行为形成由氧化物制成的所述支撑侧涂覆层。
12. 根据权利要求11所述的制造碳化硅半导体器件的方法，其中， 通过所述第一支撑衬底的热氧化，来形成由氧化物制成的所述支撑侧涂覆层。
13. 根据权利要求12所述的制造碳化硅半导体器件的方法，其中， 所述第一支撑衬底由单晶硅制成。
14. 根据权利要求2至13中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成中介部的所述步骤包括在所述至少一个单晶衬底中的每一个单晶衬底上形成作 为至少一部分所述中介部的单晶侧涂覆层的步骤。
15. 根据权利要求14所述的制造碳化硅半导体器件的方法，其中， 形成单晶侧涂覆层的所述步骤包括在所述至少一个单晶衬底中的每一个单晶衬底上 沉积所述单晶侧涂覆层的步骤。
16. 根据权利要求15所述的制造碳化硅半导体器件的方法，其中， 形成单晶侧涂覆层的所述步骤包括对所述单晶侧涂覆层的表面进行抛光的步骤。
17. 根据权利要求14所述的制造碳化硅半导体器件的方法，其中， 通过所述至少一个单晶衬底中的每一个单晶衬底的热氧化，来形成所述单晶侧涂覆 层。
18. 根据权利要求2至17中的任何一项所述的制造碳化硅半导体器件的方法，其中， 形成中介部的所述步骤包括图案化所述中介部的步骤。
19. 根据权利要求18所述的制造碳化硅半导体器件的方法，其中， 执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤，以在所述至少一个 单晶衬底中的每一个单晶衬底和所述第一支撑衬底之间通过所述中介部的所述图案化而 形成间隙。
20. 根据权利要求19所述的制造碳化硅半导体器件的方法，其中， 执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤，以密封所述间隙。
21. 根据权利要求19所述的制造碳化硅半导体器件的方法，其中， 执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤，以使得所述间隙与 外部连通。
22. 根据权利要求1所述的制造碳化硅半导体器件的方法，其中， 通过将所述至少一个单晶衬底中的每一个单晶衬底直接接合至所述第一支撑衬底上， 来执行接合所述至少一个单晶衬底中的每一个单晶衬底的所述步骤。
23. 根据权利要求22所述的制造碳化硅半导体器件的方法，其中， 所述第一支撑衬底由氧化物制成。
24. 根据权利要求1至23中的任何一项所述的制造碳化硅半导体器件的方法，其中， 对被接合至所述第一支撑衬底的所述至少一个单晶衬底执行加工的所述步骤包括将 杂质注入所述至少一个单晶衬底中的步骤，以及 执行使所述至少一个单晶衬底经历热处理的所述步骤，以激活所述杂质。
25. 根据权利要求1至24中的任何一项所述的制造碳化硅半导体器件的方法，其中， 所述至少一个单晶衬底包括多个单晶衬底。
26.根据权利要求1至25中的任何一项所述的制造碳化硅半导体器件的方法，进一步 包括移除所述第二支撑衬底的步骤。
【文档编号】H01L21/306GK104126218SQ201380010425
【公开日】2014年10月29日 申请日期:2013年2月5日 优先权日:2012年3月21日
【发明者】堀井拓 申请人:住友电气工业株式会社
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1