用于集成电路中的双向esd保护的设备和方法
【专利摘要】一种集成电路包括双向ESD保护装置(400)，其具有多个并联开关支线(402)。每个开关支线包括背对背配置的第一电流开关(404)和第二电流开关(406)。每个第一电流开关的第一电流供给节点(408)耦合至第一端子。每个第二电流开关的第二电流供给节点(414)耦合至第二端子。每个第一电流开关的第一电流集取节点(410)耦合至对应的第二电流开关的第二电流集取节点(416)。每个第一电流开关的第一电流集取节点与任何其他第一电流集取节点不耦合，并且类似地，每个实例第二电流开关的第二电流集取节点与任何其他第二电流集取节点不耦合。
【专利说明】用于集成电路中的双向ESD保护的设备和方法
【技术领域】
[0001]本发明涉及集成电路；更具体地，涉及包括静电放电(ESD)保护的集成电路。
【背景技术】
[0002]集成电路中的静电放电(ESD)保护装置可以提供正电压事件和负电压事件。可以期望ESD保护装置能够在ESD事件中分流大的电流，还能够在持续的ESD事件中提供保护而没有电流聚集。提供这些能力并维持期望的ESD保护装置的尺寸是悬而未决的。
【发明内容】
[0003]一种集成电路包括具有多个并联开关支线的双向ESD保护装置。每个开关支线包括背对背配置的串联耦合的第一电流开关和第二电流开关。在第一极性ESD事件中，第一电流开关为第二电流开关提供镇流器功能，并且在第二相反极性ESD事件中，第二电流开关为第一电流开关提供镇流器功能。第一电流开关的每个实例的第一电流供给节点耦合至ESD保护装置的第一端子。第二电流开关的每个实例的第二电流供给节点耦合至ESD保护装置的第二端子。第一电流开关的每个实例的第一电流集取节点耦合至第二电流开关的每个对应实例的第二电流集取节点。第一电流开关的每个实例的第一电流集取节点与第一电流开关的其他实例的第一电流集取节点没有任何电耦合，并且类似地，第二电流开关的每个实例的第二电流集取节点与第二电流开关的其他实例的第二电流集取节点没有任何电耦合。
【专利附图】
【附图说明】
[0004]图1-3是包含在集成电路中的示例双向静电放电(ESD)保护装置的电路原理图。
[0005]图4A-4C是在制造的连续阶段中描述的包含示例双向ESD保护装置的集成电路的透视图。
[0006]图5是含有示例双向ESD保护装置的集成电路的截面图，其中第一电流开关和第二电流开关是可控硅整流器(SCR)。
[0007]图6是含有示例双向ESD保护装置的集成电路的截面图，其中第一电流开关和第二电流开关是η-沟道漏极扩展MOS晶体管。
[0008]图7是含有示例双向ESD保护装置的集成电路的截面图，其中第一电流开关和第二电流开关是NPN双极晶体管。
【具体实施方式】
[0009]一种集成电路包括具有多个并联开关支线的双向ESD保护装置。每个开关支线包括背对背配置、串联耦合的第一电流开关和第二电流开关。在第一极性ESD事件中，第一电流开关为第二电流开关提供镇流器功能，并且在第二相反极性ESD事件中，第二电流开关为第一电流开关提供镇流器功能。第一电流开关的每个实例的第一电流供给节点耦合至ESD保护装置的第一端子。第二电流开关的每个实例的第二电流供给节点耦合至ESD保护装置的第二端子。第一电流开关的每个实例的第一电流集取节点耦合至第二电流开关的每个对应实例的第二电流集取节点。第一电流开关的每个实例的第一电流集取节点与第一电流开关的其他实例的第一电流集取节点没有任何电耦合，并且类似地，第二电流开关的每个实例的第二电流集取节点与第二电流开关的其他实例的第二电流集取节点没有任何电耦合。
[0010]第一电流开关和/或第二电流开关可以是，例如，可控硅整流器(SCR)、金属氧化物半导体(MOS)晶体管和/或双极晶体管的实例。第一电流开关可以单独由每个开关支线中的单独的触发器组件触发，或者可以由连接到每个第一电流开关的公共触发器组件触发。类似地，第二电流开关可以由每个开关支线中的单独的触发器组件触发，或者由公共触发器组件触发。第二电流开关可被配置为当第一端子上的电势相对于第二端子升高到高于30伏时触发。类似地，第一电流开关可以被配置为当第一端子上的电势相对于第二端子降低到低于30伏时触发。第一电流开关和第二电流开关可被配置为在彼此的电压幅值在5伏内时触发。术语“电压幅值”应当理解为指代电压的绝对值，因此电压幅值总是正数。可替代地，第一电流开关和第二电流开关可被配置为在彼此的电压幅值相差至少10伏时触发；例如，第一电流开关可被配置为在电压幅值为50伏时触发，而第二电流开关可被配置为在电压幅值为35伏时触发。
[0011]图1-3示出集成电路中的示例双向ESD保护结构。
[0012]图1示出包括多个并联开关支线102的双向ESD保护电路100。每个开关支线102包括第一电流开关，在此实例型例子中为SCR 104。每个开关支线102还包括第二电流开关106，在此示例性例子中为SCR 106，其以背对背配置串联连接到相应的第一电流开关104。
[0013]每个第一电流开关104具有第一电流供给节点108，其为SCR 104的阳极108，和第一电流集取节点110，其为SCR 104的阴极110。第一电流开关104的每个第一电流供给节点108耦合至双向ESD保护装置100的第一端子112。
[0014]类似地，每个第二电流开关106具有第二电流供给节点114，其为SCR 106的阳极114，和第二电流集取节点116，其为SCR 106的阴极116。第二电流开关106的每个第二电流供给节点114耦合至双向ESD保护装置100的第二端子118。
[0015]第一电流开关104的每个第一电流集取节点110耦合至同一个并联开关支线102中的第二电流开关106的相应的第二电流集取节点116，提供背对背配置。第一电流开关104的每个第一电流集取节点110与第一电流开关104的任何其他第一电流集取节点110没有电耦合，并且第二电流开关106的每个第二电流集取节点116与第二电流开关106的任何其他第二电流集取节点116没有电耦合。
[0016]第一电流开关104和第二电流开关106可以通过一个或更多个触发器组件开启。如图1所示，第一电流开关104和第二电流开关106的每个实例可以具有单独的触发器组件120。其他触发器配置在本例子的范围内。第一端子112可以连接到包括电路系统100的集成电路的输入/输出端子。第二端子118可以连接到集成电路的接地节点。
[0017]在集成电路操作期间，在正极性ESD事件时，结构100在第一端子112处提供电压瞬变，其相对于第二端子118为正。第二电流开关106中的其中一个可被触发并开始传导电流。同一开关支线102中对应的第一电流开关104为导通的第二电流开关106提供镇流器。随着导通的第二电流开关106传导电流，与没有导通的第二电流开关106的实例两端的压降相比，导通的第二电流开关106两端的压降下降。因为第二电流开关106的每个第二电流集取节点116与第二电流开关106的任何其他第二电流集取节点116没有电耦合，导通的第二电流开关106两端下降的压降不会降低没有导通的第二电流开关106两端的压降，因此没有导通的第二电流开关106的实例可被触发并独立开始传导电流。
[0018]类似地，在负极性ESD事件时，装置100在第一端子112处提供电压瞬变，其相对于第二端子118为负。第一电流开关104中的其中一个可被触发并开始传导电流。同一开关支线102中的对应的第二电流开关106为导通的第一电流开关104提供镇流器。因为第一电流开关104的每个第一电流集取节点110与第一电流开关104的任何其他第一电流集取节点110没有电耦合，因此，没有导通的第一电流开关104的实例可以被触发并独立地开始传导电流。
[0019]这种操作模式有利地提供第二电流开关106的更均衡传导，并通过第二电流开关106的任意单个实例阻止电流聚集。因此，装置100提供高电流容量，并提供免受持续ESD事件的影响。
[0020]图2示出另一个示例双向ESD保护方法，该方法使用MOS晶体管作为电流开关。保护装置200包括多个并联开关支线202。每个开关支线202包括第一电流开关204，在此例子中是η-沟道MOS晶体管204。每个开关支线202还包括第二电流开关206，在此例子中是η-沟道MOS晶体管206，其以背对背配置串联连接到相应的第一电流开关204。
[0021 ] 每个第一电流开关204具有第一电流供给节点208,该电流供给节点208是η_沟道MOS晶体管204的源极节点208，和第一电流集取节点210，其是η-沟道MOS晶体管204的漏极节点210。第一电流开关204的每个第一电流供给节点208耦合至装置200的第一端子212。类似地，每个第二电流开关206具有第二电流供给节点214，该电流供给节点214是η-沟道MOS晶体管206的源极节点214，和第二电流集取节点216，其为η-沟道MOS晶体管206的漏极节点216。第二电流开关206的每个第二电流供给节点214耦合至装置200的第二端子218，第二端子218在此例子中是包括装置200的集成电路的接地节点。
[0022]第一电流开关204的每个第一电流集取节点210耦合至在同一并联开关支线202中的第二电流开关206的相应的第二电流集取节点216，提供背对背配置。第一电流开关204的每个第一电流集取节点210与第一电流开关204的任何其他第一电流集取节点210没有电耦合，并且第二电流开关206的每个第二电流集取节点216与第二电流开关206的任何其他第二电流集取节点216没有电耦合。在此例子中，第一电流开关204由第一触发器组件220触发，该组件220连接到第一电流开关204的η-沟道MOS晶体管204的栅极节点的所有实例。如图2所示，第一触发器组件220可以包括稳压二极管和一个或更多个前向偏置以及反向偏置信号二极管，以向第一电流开关204的栅极节点提供期望的触发电平。类似地，在此例子中，第二电流开关206由第二触发器组件222触发，该组件222连接到第二电流开关206的η-沟道MOS晶体管206的栅极节点的所有实例。第二触发器组件222可以具有类似于第一触发器组件220的结构，并且可以被配置为在与第一触发器组件220不同的电压上触发。其他触发配置(例如电阻器网络)在目前所述例子的范围内。
[0023]在集成电路操作期间，在正极性ESD事件时，装置200使得第二触发器组件222向第二电流开关206的η-沟道MOS晶体管206的栅极节点施加导通状态偏置。第二电流开关206中的其中一个首先开启并开始传导电流。同一开关支线202中的相应的第一电流开关204给导通的第二电流开关206提供镇流器。随着导通的第二电流开关206传导电流，与没有导通的第二电流开关206的实例两端的压降相比，导通的第二电流开关206两端的压降下降。因为第二电流开关206的每个第二电流集取节点216与第二电流开关206的任何其他第二电流集取节点216没有电耦合，导通的第二电流开关206两端下降的压降不会降低没有导通的第二电流开关206两端的压降，因此没有导通的第二电流开关206的实例可以开启并独立地开始传导电流。类似地，在负极性ESD事件时，运用双向ESD保护装置300，细节上经过必要的修改，其具备和正极性ESD事件时相同的优点，提供高电流容量并提供免受持续ESD事件的影响。
[0024]图3描述另一个示例性双向ESD保护装置300，其具有双极型晶体管作为电流开关。装置300包括多个并联开关支线302。每个开关支线包括第一电流开关304，在目前所述例子中，电流开关304是NPN双极晶体管304。每个开关支线302还包括第二电流开关306，在目前所述的例子中，是NPN双极晶体管306，其以背对背配置串联连接到对应的第一电流开关304。
[0025]每个第一电流开关304具有第一电流供给节点308，该电流供给节点308是NPN双极晶体管304的发射极节点308，和第一电流集取节点310，其为NPN双极晶体管304的集电极节点310。第一电流开关304的每个第一电流供给节点308耦合至装置300的第一端子312。类似地，每个第二电流开关306具有第二电流供给节点314，该电流供给节点314是NPN双极晶体管306的发射极节点314，和第二电流集取节点316，其为NPN双极晶体管306的集电极节点316。第二电流开关306的每个第二电流供给节点314耦合至装置300的第二端子318，所述第二端子318可以是包含结构300的集成电路的接地节点。
[0026]第一电流开关304的每个第一电流集取节点310耦合至同一并联开关支线302中的第二电流开关306的相应的第二电流集取节点316，提供背对背配置。第一电流开关304的每个第一电流集取节点310与第一电流开关304的任何其他第一电流集取节点310没有电耦合，并且第二电流开关306的每个第二电流集取节点316与第二电流开关306的任何其他第二电流集取节点316没有电耦合。第一电流开关304和第二电流开关306可以由一个或更多个触发器组件开启。如图3所述，第一电流开关304和第二电流开关306的每个实例可以具有单独的触发器组件320。其他触发器配置在目前所述例子的范围内。
[0027]在集成电路操作期间，在正极性ESD事件和负极性ESD事件时，保护装置300被运用(细节上经过必要的修改)，具有参照图1和2所述的相同优点，提供高电流容量并提供免受持续ESD事件的影响。
[0028]图4A-4C示出含有示例双向ESD保护电路的集成电路的制造步骤。图4A示出在包括半导体材料的衬底426上形成集成电路424。双向ESD保护装置400与包括多个并联开关支线402的集成电路合并。每个开关支线402包括第一电流开关404和第二电流开关406。
[0029]每个第一电流开关404具有第一电流供给节点408和第一电流集取节点410。类似地，每个第二电流开关406具有第二电流供给节点414和第二电流集取节点416。
[0030]图4B示出在集成电路424上形成触点428。触点428与第一电流开关404的第一电流供给节点408和第一电流集取节点410电连接，以及与第二电流开关406的第二电流供给节点414和第二电流集取节点416电连接。
[0031]触点428可以通过介电层(例如二氧化硅和氮化硅的预金属电介质(PMD)层)形成。触点428可以通过以下步骤形成:使用反应离子刻蚀(RIE)工艺刻蚀通过PMD层的接触孔、分别使用溅射工艺和原子层沉积(ALD)工艺形成钛和氮化钛衬垫、使用化学气相沉积(CVD)工艺在衬垫上形成钨层以填充接触孔以及使用回蚀或化学机械抛光(CMP)工艺去除PMD层的顶表面上的钨和衬垫。
[0032]图4C示出在触点428上形成的金属互连件。金属互连件的第一互连件430通过触点428与第一电流开关404的第一电流供给节点408电接触。第一互连件430电耦合至ESD保护装置400的第一端子。
[0033]金属互连件的第二互连件432通过触点428与第二电流开关406的第二电流供给节点414电接触。第二互连件432电耦合至装置400的第二端子。
[0034]金属互连件的多个电流集取互连件434电连接到第一电流开关404的第一电流集取节点410和第二电流开关406的第二电流集取节点416，以便每个开关支线402中的第一电流开关404的第一电流集取节点410电耦合至同一开关支线402中的第二电流开关406的第二电流集取节点416。每个电流集取互连件434与不同开关支线402中的电流集取互连件434的实例没有电连接。
[0035]金属互连件可以使用铝金属化工艺形成，通过:在触点和PMD层上形成粘附金属层(例如钛钨或氮化钛)、在粘附金属层上形成溅射铝层(例如具有小量百分比的钛、铜和/或硅的铝)、以及在溅射铝层上形成防反射金属层(如氮化钛)。蚀刻掩模在防反射金属层上方形成，以覆盖金属互连件的区域；蚀刻掩模可以包括光刻工艺形成的光刻胶，或者可包括无机硬掩模材料。RIE工艺去除防反射金属层，溅射铝层和粘附金属层由蚀刻掩模暴露，留下金属互连件。
[0036]可替代地，金属互连件可使用铜镶嵌金属化工艺(通过在接触428和PMD层上方形成层间电介质(ILD)层)形成。沟槽在ILD层中蚀刻，通常在50至150纳米深，在针对金属互连件限定的区域中。衬垫金属层(例如氧化钛)在沟槽的底部和侧面形成，通常通过物理气相沉积、原子层沉积或化学气相沉积形成。铜籽晶层通常通过溅射法形成在衬垫金属上。沟槽随后用铜填充，通常通过电镀。铜和衬垫金属通过CMP及蚀刻工艺从ILD层的顶表面上去除，留下金属互连件。
[0037]金属互连件的附加层可以形成在第一互连件430、第二互连件432和/或电流集取互连件434上方，以减小双向ESD保护装置400的电阻，从而第一电流开关404的每个第一电流集取节点410与第一电流开关404的任何其他第一电流集取节点410没有电耦合，以及第二电流开关406的每个第二电流集取节点416与第二电流开关406的任何其他第二电流集取节点416没有电耦合。
[0038]图5示出包含示例双向ESD保护装置的集成电路，其中，第一电流开关和第二电流开关是SCR。集成电路524形成在包括半导体材料的衬底526上。图5通过开关支线502中的第一电流开关504(为SCR 504)示出装置500的剖面图。所述开关支线502的第二电流开关以类似工艺顺序形成。
[0039]η-型掩埋层536在衬底中526形成，例如，通过注入η_型掺杂物到衬底526的现有顶部区域中，接着通过热驱动和外延生长工艺在掩埋层536上方形成半导体材料的外延层538 ;掩埋层536延伸到外延层538中。衬底526包括掩埋层536和外延层。深η-型阱540形成在掩埋层536上方的衬底中，例如通过离子注入η-型掺杂物并随后执行热驱动操作。
[0040]第一电流开关504的第一电流供给节点508，是SCR 504的阳极，包括形成在深η-型阱540中的浅η-型阱542、形成在浅η-型阱542中的η-型本体接触区域544和形成在浅η-型阱542中、与η-型本体接触区域544相邻的ρ-型阳极接触区域546。
[0041]第一电流开关504的第一电流集取节点510 (是SCR 504的阴极510)包括形成在深η-型阱540中的浅ρ-型阱548、浅ρ-型阱548中形成的η-型阴极接触区域550和形成在浅P-型阱548中、与η-型阴极接触区域550相邻的ρ-型本体接触区域552。
[0042]场氧化物554可形成在衬底526的顶表面处，以抑制从阳极508到栅极510的泄漏路径。栅极556形成在衬底526上方，与深η-型阱540和浅ρ-型阱548重叠；可以偏置栅极556以触发SCR 504。
[0043]触点528和金属互连件形成在衬底526上方。金属互连件的第一互连件530通过触点528与SCR 504的阳极508电接触。第一互连件530电耦合至双向ESD保护装置500的第一端子。金属互连件的电流集取互连件534与SCR 504的阴极510电连接并与相同开关支线502中的第二电流开关的第二电流集取节点电连接。集取互连件534与不同开关支线中的电流集取互连件的其他实例没有电连接。
[0044]图6示出含有示例双向ESD保护装置的集成电路，其中，第一电流开关和第二电流开关是η-沟道漏极扩展MOS晶体管。在包含半导体材料的衬底中和上形成集成电路624。图6示出截取通过第一电流开关604 (在开关支线602中，为漏极扩展MOS晶体管604)形成的装置600的横截面。开关支线602的第二电流开关可以通过类似工艺顺序形成。
[0045]例如，参考图5的描述，η-型掩埋层636形成在衬底626中，以及深η_型阱640形成在掩埋层636上方的衬底上中。第一电流开关604的第一电流供给节点608 (是MOS晶体管604的源极节点608)包括形成在深η-型阱640中的浅ρ-型阱648和形成在浅ρ-型阱648中的η-型源极区域650。
[0046]第一电流开关604的第一电流集取节点610 (是MOS晶体管604的漏极节点610)包括形成在深η-型阱640中的浅η-型阱642、浅η-型阱642和浅ρ-型阱648之间的深η-型阱640的一部分以及浅η-型阱642中的η-型漏极接触区域652。
[0047]场氧化物654可形成在衬底626的顶表面处以抑制从η_型漏极接触区域652到η-型源极区域650的泄漏路径。栅极656形成在衬底626上方，与深η-型阱640和浅ρ-型阱648重叠；可以偏置栅极656以触发MOS晶体管604。
[0048]触点628和金属互连件形成在衬底626上方。金属互连件的第一互连件630通过触点628与MOS晶体管604的源极节点608电接触。第一互连件630电耦合到双向ESD保护装置600的第一端子。金属互连件的电流集取互连件634与MOS晶体管604的漏极节点610电连接并与同一开关支线602中的第二电流开关的第二电流集取节点电连接。电流集取互连件634与不同开关支线中的电流集取互连件的其他实例没有电连接。
[0049]图7示出含有示例双向ESD保护装置的集成电路，其中，第一电流开关和第二电流开关是NPN双极晶体管。在包含半导体材料的衬底中和上形成集成电路724。图7示出通过截取第一电流开关704 (其为开关支线702中的NPN双极型晶体管704)形成的横截面。开关支线702的第二电流开关可以通过类似工艺顺序形成。
[0050]例如，参考图5所描述的，η-型掩埋层736形成在衬底726中。深η_型沉陷槽(sinker) 758形成在衬底726中，从而电连接到掩埋层736 ;深η-型沉陷槽758可以通过，例如，向衬底726的顶部区域中注入η-型掺杂物之后热驱动来形成。例如参照图5所描述的，深η-型阱740形成在掩埋层736上方的衬底中。浅ρ_型阱748 (其提供双极型晶体管704的基极区域)形成在深η-型阱740中。
[0051]第一电流开关704的第一电流供给节点708 (其为双极晶体管704的发射极节点708)包括形成在浅P-型阱748中的η-型发射极区域750。
[0052]第一电流开关704的第一电流集取节点710 (其为双极晶体管704的集电极节点710)包括形成在深η-型沉陷槽758上方的浅η-型阱742和形成在浅η-型阱742中的η-型集电极接触区域752。
[0053]场氧化物754可形成在衬底726的顶表面处，以抑制从η_型漏极集电极区域752到η-型发射极区域750的泄露路径。触点728和金属互连件形成在衬底726上方。金属互连件的第一互连件730通过触点728与双极型晶体管704的发射极节点708电连接。第一互连件730电耦合到双向ESD保护装置700的第一端子。金属互连件的电流集取互连件734与双极型晶体管704的集电极节点710电连接并与同一开关支线702中的第二电流开关的第二电流集取节点电连接。集取互连件734与不同开关支线中的其他电流集取互连件的实例没有电连接。
[0054]本领域技术人员应当理解，对所描述的示例性实施例所做的修改，以及很多其他可能的实施例，都在本发明的保护范围之内。
【权利要求】
1.一种集成电路，包括: 衬底； 静电放电保护电路，即ESD保护电路，其包括: 第一端子； 第二端子；以及 多个并联开关支线，每个所述开关支线包括: 第一电流开关，其包括第一电流供给节点和第一电流集取节点，所述第一电流供给节点电耦合至所述第一端子，所述第一电流集取节点与所述开关支线的其他实例中的所述第一电流集取节点的任何其他实例没有电耦合；和 第二电流开关，其包括第二电流供给节点和第二电流集取节点，所述第二电流供给节点电耦合至所述第二端子，并且所述第二电流集取节点耦合至所述开关支线的相同实例的所述第一电流第一电流集取节点，所述第二电流集取节点与所述开关支线的其他实例中的所述第二电流集取节点的任何其他实例没有电耦合。
2.根据权利要求1所述的电路，其中所述第一和第二电流开关是第一和第二可控硅整流器，即SCR ;所述第一和第二电流供给节点是所述第一和第二 SCR的阳极；以及所述第一和第二电流集取节点是所述第一和第二 SCR的阴极。
3.根据权利要求2所述的电路，其中所述第一和第二电流开关是第一和第二金属氧化物半导体晶体管，即MOS晶体管；所述第一和第二电流供给节点是所述第一和第二MOS晶体管的源极节点；以及所述第一和第二电流集取节点是所述第一和第二 MOS晶体管的漏极节点。
4.根据权利要求1所述的电路，其中所述第一和第二电流开关是第一和第二双极晶体管；所述第一和第二电流供给节点是所述第一和第二双极晶体管的发射极节点；并且所述第一和第二电流集取节点是所述第一和第二双极晶体管的集电极节点。
5.根据权利要求1所述的电路，其中所述第二端子电耦合至所述集成电路的接地节点。
6.根据权利要求1所述的电路，其中所述第二电流开关被配置为当所述第一端子上的电势相对于所述第二端子升高到高于30伏时触发；以及所述第一电流开关被配置为当所述第一端子上的所述电势相对于所述第二端子降低到低于30伏时触发。
7.根据权利要求1所述的电路，其中所述第二电流开关被配置为当所述第一端子上的电势相对于所述第二端子升高到高于第一电压幅值时触发；并且所述第一电流开关被配置为当所述第一端子上的电势相对于所述第二端子降低到低于第二电压幅值时触发，所述第二电压幅值在所述第一电压幅值的5伏内。
8.根据权利要求1所述的电路，其中所述第二电流开关被配置为当所述第一端子上的电势相对于所述第二端子升高到高于第一电压幅值时触发；以及所述第一电流开关被配置为当所述第一端子上的电势相对于所述第二端子降低到低于第二电压幅值时触发，以使所述第二电压幅值与所述第一电压幅值相差至少10伏。
9.根据权利要求1所述的电路，其中所述第一电流开关被配置为单独由每个所述开关支线中的单个触发器组件触发。
10.根据权利要求1所述的电路，其中所述第一电流开关被配置为由连接到每个所述第一电流开关的公共触发器组件触发。
11.一种形成集成电路的方法，包括以下步骤: 提供包括半导体材料的衬底； 通过包括如下步骤的工艺同时形成ESD保护组件的多个开关支线: 形成每个所述开关支线的第一电流开关的第一电流供给节点； 形成每个所述开关支线的所述第一电流开关的第一电流集取节点； 形成每个所述开关支线的第二电流开关的第二电流供给节点； 形成每个所述开关支线的所述第二电流开关的第二电流集取节点； 形成第一互连件，所述第一互连件将所述第一电流供给节点电耦合至所述ESD保护组件的第一端子； 形成第二互连件，所述第二互连件将所述第二电流供给节点电耦合至所述ESD保护组件的第二端子； 形成多个电流集取互连件，所述电流集取互连件将所述第一电流集取节点的每个实例电耦合至所述开关支线的相同实例的第二电流第一电流集取节点的实例，所述第二电流集取节点的每个实例与所述开关支线的其他实例中的所述第二电流集取节点的任何其他实例没有电耦合，以及所述第一电流集取节点的每个实例与所述开关支线的其他实例中的第一电流集取节点的任何其他实例没有电耦合。
【文档编号】H01L21/77GK104335348SQ201380028342
【公开日】2015年2月4日 申请日期:2013年5月30日 优先权日:2012年5月30日
【发明者】A·A·萨尔曼, F·法比兹, A·M·康坎农, G·博塞利 申请人:德克萨斯仪器股份有限公司