一种阵列基板的制造方法
【专利摘要】本发明实施例公开了一种阵列基板的制造方法，用于制造低分辨率的OLED面板的非晶硅阵列基板，该方法包括如下步骤：在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案；采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，所述第一道光罩工艺和第二光罩工艺均为半调式光罩工艺；采用第三道光罩工艺，形成源/漏极金属层和沟道；采用第四道光罩工艺，形成钝化层。实施本发明实施例，简化了制造低分辨率OLED显示面板的a-Si阵列基板的工艺流程，可以减少掩膜板的使用量，降低了生产成本。
【专利说明】一种阵列基板的制造方法
【技术领域】
[0001]本发明涉及有机发光二极管(Organic Light Emitting Diode, 0LED)显示器的制造技术，特别涉及一种阵列基板的制造方法，用于制造OLED显示器的薄膜场效应晶体管(Thin Film Transistor, TFT)阵列基板。
【背景技术】
[0002]近年来，显示技术得到快速的发展，平板显示器已取代笨重的CRT显示器日益深入人们的日常生活中。目前，常用的平板显示器包括液晶显示器IXD(Liquid CrystalDisplay)和有机发光二极管OLED(Organic Light-Emitting Diode)显示器。上述平板显示器具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。平板显示器的阵列基板上，每一个像素配备了用于控制该像素的开关，即薄膜场效应晶体管(Thin Film Transistor, TFT), TFT至少包含栅电极，源、漏极以及栅绝缘层和有源层。通过驱动电路可以独立控制每一个像素，同时不会对其他像素造成串扰等的影响。
[0003]传统的高分辨率OLED通常采用低温多晶娃(Low Temperature Poly-silicon,LTPS)阵列基板，而LTPS阵列基板通常采用9到13道光罩工艺，工艺流程较为复杂。
[0004]而对于适用于低分辨率面板的非晶娃(a_Si)阵列基板,如果还米用如LTPS阵列基板通常采用9到13道光罩工艺，不但工艺流程复杂，而且成本高。
【发明内容】
[0005]本发明所要解决的技术问题在于，提供阵列基板的制造方法，适用于制造低分辨率OLED显示面板的a-Si阵列基板，可以减少掩膜板的使用量，从而降低生产成本。
[0006]为了解决上述技术问题，本发明的实施例的一方面提供了一种阵列基板的制造方法，用于制造低分辨率的OLED面板的非晶硅阵列基板，包括如下步骤:
在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，所述第一道光罩工艺为半调式光罩工艺；
采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，所述第二道光罩工艺为半调式光罩工艺；
采用第三道光罩工艺，形成源/漏极金属层和沟道；
采用第四道光罩工艺，形成钝化层。
[0007]其中，所述在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案的步骤包括:
在所述玻璃基板上沉积预定厚度的像素电极层以及栅极金属层，并涂覆光刻胶； 采用半调式光罩工艺对所述光刻胶进行曝光显影；
然后对栅金属层进行第一次湿刻，对像素电极层进行湿刻，并去除部份光刻胶；然后对栅金属层进行第二次湿刻并剥离相应光刻胶，形成栅极金属层和像素电极图案。
[0008]其中，所述在玻璃基板沉积预定厚度的像素电极层以及栅极金属层的步骤具体为:
采用溅射或热蒸发的方法在所述玻璃基板上沉积厚度为1000 A飞OOOA的栅金属薄膜，以及沉积厚度为io(TioooA的ITO像素电极层或ιζο像素电极层。
[0009]其中，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括:
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度的栅绝缘层以及半导体层薄膜，并涂覆光刻胶；
采用半调式光罩工艺对所述光刻胶进行曝光显影；
然后对位于沟道上的绝缘保护层进行干刻以及对半导体层进行第一次干刻，去除部份光刻胶；然后对半导体层进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层和半导体层图案。
[0010]其中，所述在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度的栅绝缘层以及半导体层薄膜的步骤具体为:
采用化学气相沉积方法，在所述形成有栅极金属层和像素电极图案的玻璃基板上依次沉积厚度为2000 A~5000Α的栅绝缘层、厚度为1000 A~3000Α的半导体层薄膜。
[0011]其中，所述采用第三道光罩工艺，形成源/漏极金属层和沟道的步骤包括:
在所述形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源漏金属薄膜，并涂覆光刻胶 ；
采用第三道光罩工艺进行曝光显影，对源漏金属层薄膜进行湿刻，对沟道进行干刻，并剥离相应的光刻胶，形成源极金属层、漏极金属层和沟道。
[0012]其中，所述在形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源漏金属薄膜的步骤具体为:
采用磁控溅射或热蒸发方法，沉积厚度为1000 A飞000Α的源漏金属薄膜。
[0013]其中，所述通过第四道光罩工艺，形成钝化层的步骤包括:
在所述形成有源/漏极金属层和沟道的玻璃基板上沉积一层钝化层并涂覆光刻胶； 采用第四道光罩工艺进行曝光显影、干刻，形成钝化层图形；
并剥离相应光刻胶。
[0014]其中，所述形成有源源极金属层、漏极金属层和沟道的玻璃基板上沉积一层钝化层的步骤具体为:
在形成有源源极金属层、漏极金属层和沟道的玻璃基板上通过化学气相沉淀法沉积一层厚度为1000-3000Α的钝化层。
[0015]其中，所述化学气相沉淀法为等离子体增强化学气相沉淀法，所述栅绝缘层和钝化层采用SiNx，所述半导体层薄膜为非晶硅a-Si半导体薄膜。
[0016]实施本发明的实施例，具有如下的有益效果:
实施本发明实施例，在整个过程中只需要采用四道光罩工艺，简化了制造低分辨率OLED显示面板的a-Si阵列基板的工艺流程，可以减少掩膜板的使用量，从而降低生产成本。
【专利附图】
【附图说明】
[0017]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0018]图1是本发明提供的一种阵列基板的制造方法的一个实施例中的主流程示意图； 图2是图1中采用第一道光罩形成栅极金属层和像素电极层后的阵列基板的结构示意
图；
图3是图1中采用第二道光罩形成栅极绝缘保护层和a-Si半导体层后的阵列基板的结构示意图；
图4是图1采用第三道光罩形成源/漏极金属层后的阵列基板的结构示意图；
图5是图1采用第四道光罩形成钝化层后的阵列基板的结构示意图。
【具体实施方式】
[0019]下面参考附图对本发明的优选实施例进行描述。
[0020]如图1所示，是本发明提供的一种阵列基板的制造方法的一个实施例中的主流程示意图；在该实施例中，该方法适宜于用来制造低分辨率的OLED面板的非晶硅阵列基板，该方法包括如下步骤:
步骤S10，在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，第一道光罩工艺为半调式(half t one)光罩工艺；
具体地，该步骤包括:
在玻璃基板上沉积预定厚度的像素电极层以及栅极金属层，并涂覆光刻胶，例如在一个实施例中，采用溅射或热蒸发的方法在玻璃基板上沉积厚度为1000 A飞000A的栅金属薄膜，以及沉积厚度为100-1000Α的ITO (铟锡氧化物)像素电极层或IZO (氧化锌)像素电极层，其中，栅金属薄膜可以采用诸如金属Cr、Mo、Al、Cu等；
采用半调式光罩工艺对光刻胶进行曝光显影；
然后对栅金属层进行第一次湿刻，对像素电极层进行湿刻，并去除部份光刻胶；然后对栅金属层进行第二次湿刻，并剥离相应光刻胶，形成栅极金属层和像素电极图案，其中栅极金属层包括栅极(Gate)以及栅极引线连接区(Gate pad)。
[0021]其中，形成栅极金属层和像素电极层后的阵列基板的结构示意图可参见图2所示。具体包括，玻璃基板21以及在其上形成的栅极22、像素电极23和栅极引线连接区24。
[0022]步骤S11，采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，第二道光罩工艺为半调式(half tone)光罩工艺；
具体地，该步骤包括:
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度的栅绝缘层以及半导体层薄膜，并涂覆光刻胶，例如，在一个实施例中，采用化学气相沉积方法，在形成有栅极金属层和像素电极图案的玻璃基板上依次沉积厚度为2000 A~5000A的栅绝缘层、厚度为1000 A~3000A的半导体层薄膜；
采用半调式光罩工艺对光刻胶进行曝光显影，形成一定的图案；
然后对位于沟道上的绝缘保护层进行干刻以及对半导体层进行第一次干刻，去除部份光刻胶；然后对半导体层进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层和半导体层图案。
[0023]其中，形成栅极绝缘层、半导体层图案后的阵列基板的结构示意图可参见图3所不。其中，标号25代表的为栅绝缘层,标号26代表的为半导体层,其他标号所代表的兀件的介绍可参照图2中的介绍。
[0024]步骤S12，采用第三道光罩工艺，形成源/漏极金属层和沟道，其中，该第三道光罩工艺可以为普通的光罩工艺；
在形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源漏金属薄膜，并涂覆光刻胶，例如，在一个实施例中，可以采用磁控溅射或热蒸发方法，沉积厚度为1000 A~6000A的源漏金属薄膜；
采用第三道光罩工艺进行曝光显影，对源漏金属层薄膜进行湿刻，对沟道进行干刻，并剥离相应的光刻胶，形成源极金属层、漏极金属层、沟道和数据引线连接区(Data pad)。
[0025]其中，形成源漏金属薄膜后的阵列基板的结构示意图可参见图4所示。其中，标号27代表的为源漏金属层，标号28代表的为数据引线连接区，其他标号所代表的元件的介绍可参照图3中的介绍。
[0026]步骤S14，采用第四道光罩工艺，形成钝化层。
[0027]具体地，该步骤包括:
在形成有源极金属层、 漏极金属层和沟道的玻璃基板上沉积一层钝化层(Bank)并涂覆光刻胶，例如，在一个实施例中，可以在形成有源极金属层、漏极金属层和沟道的玻璃基板上通过化学气相沉淀法沉积一层厚度为1000-3000Α的钝化层；
采用第四道光罩工艺进行曝光显影、干刻，形成钝化层图形；
并剥离相应光刻胶。
[0028]其中，形成钝化层后的阵列基板的结构示意图可参见图5所示。其中，标号29代表的为钝化层，其他标号所代表的元件的介绍可参照图4中的介绍。
[0029]具体地，上述步骤中所提及的化学气相沉淀法为等离子体增强化学气相沉淀法(Plasma Enhanced Chemical Vapor Deposition, PECVD),栅绝缘层和纯化层米用 SiNx,半导体层薄膜为非晶硅a-Si半导体薄膜。
[0030]实施本发明实施例，具有如下的有益效果:
实施本发明实施例，在整个过程中只需要采用四道光罩工艺，简化了制造低分辨率OLED显示面板的a-Si阵列基板的工艺流程，可以减少掩膜板的使用量，从而降低生产成本，提闻时间效益。
[0031]以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此等同变化，仍属本发明所涵盖的范围。
【权利要求】
1.一种阵列基板的制造方法，用于制造低分辨率的OLED面板的非晶硅阵列基板，其特征在于，包括如下步骤: 在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，所述第一道光罩工艺为半调式光罩工艺； 采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，所述第二道光罩工艺为半调式光罩工艺； 采用第三道光罩工艺，形成源/漏极金属层和沟道； 采用第四道光罩工艺，形成钝化层。
2.如权利要求1的一种阵列基板的制造方法，其特征在于，所述在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案的步骤包括: 在所述玻璃基板上沉积预定厚度的像素电极层以及栅极金属层，并涂覆光刻胶； 采用半调式光罩工艺对所述光刻胶进行曝光显影； 然后对栅金属层进行第一次湿刻，对像素电极层进行湿刻，并去除部份光刻胶；然后对栅金属层进行第二次湿刻并剥离相应光刻胶，形成栅极金属层和像素电极图案。
3.如权利要求2所述的一种阵列基板的制造方法，其特征在于，所述在玻璃基板沉积预定厚度的像素电极层以及栅极金属层的步骤具体为: 采用溅射或热蒸发的方法在所述玻璃基板上沉积厚度为1000 A飞OOOA的栅金属薄膜，以及沉积厚度为io(TioooA的ITO像素电极层或ιζο像素电极层。
4.如权利要求3所述的一种阵列基板的制造方法，其特征在于，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括: 在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度的栅绝缘层以及半导体层薄膜，并涂覆光刻胶； 采用半调式光罩工艺对所述光刻胶进行曝光显影案； 然后对位于沟道上的绝缘保护层进行干刻以及对半导体层进行第一次干刻，去除部份光刻胶；然后对半导体层进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层和半导体层图案。
5.如权利要求4所述的一种阵列基板的制造方法，其特征在于，所述在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度的栅绝缘层以及半导体层薄膜的步骤具体为: 采用化学气相沉积方法，在所述形成有栅极金属层和像素电极图案的玻璃基板上依次沉积厚度为2000 A~5000Α的栅绝缘层、厚度为1000 A~3000Α的半导体层薄膜。
6.如权利要求5所述的一种阵列基板的制造方法，其特征在于，所述采用第三道光罩工艺，形成源/漏极金属层和沟道的步骤包括: 在所述形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源漏金属薄膜，并涂覆光刻胶； 采用第三道光罩工艺进行曝光显影，对源漏金属层薄膜进行湿刻，对沟道进行干刻，并剥离相应的光刻胶，形成源极金属层、漏极金属层和沟道。
7.如权利要求6所述的一种阵列基板的制造方法，其特征在于，所述在形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源漏金属薄膜的步骤具体为:采用磁控溅射或热蒸发方法，沉积厚度为1000 A飞OOOA的源漏金属薄膜。
8.如权利要求7所述的一种阵列基板的制造方法，其特征在于，所述通过第四道光罩工艺，形成钝化层的步骤包括: 在所述形成有源源极金属层、漏极金属层和沟道的玻璃基板上沉积一层钝化层，并涂覆光刻胶； 采用第四道光罩工艺进行曝光显影、干刻，形成钝化层图形； 并剥离相应光刻胶。
9.如权利要求8所述的一种阵列基板的制造方法，其特征在于，所述形成有源源极金属层、漏极金属层和沟道的玻璃基板上沉积一层钝化层的步骤具体为: 在形成有源源极金属层、漏极金属层和沟道的玻璃基板上通过化学气相沉淀法沉积一层厚度为1000-3000Α的钝化层。
10.如权利要求1-9任一项所述的一种阵列基板的制造方法，其特征在于， 所述化学气相沉淀法为等离子体增强化学气相沉淀法，所述栅绝缘层和钝化层采用SiNx，所述半导体层薄膜 为非晶硅a-Si半导体薄膜。
【文档编号】H01L21/027GK103887245SQ201410121807
【公开日】2014年6月25日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】徐向阳 申请人:深圳市华星光电技术有限公司