沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
【专利摘要】本发明公开了一种沟槽栅碳化硅绝缘栅双极型晶体管的制备方法，主要解决目前碳化硅绝缘栅双极型晶体管制备成本过高的问题。其实现步骤包括：1.选用结构性能优良的P型碳化硅衬底，对该衬底背面切割减薄并抛光氧化切割面；2.在衬底正面依次通过离子注入，形成N阱区、N+体接触区、P阱区；3.在衬底正面刻蚀出沟槽，接着生长沟槽栅氧化层，并进行多晶硅淀积，使多晶硅填满沟槽；4.在衬底背面离子注入缓冲层与集电区；5.高温退火，激活注入杂质；6.制备器件电极。与现有方法相比，本发明不需要外延生长过厚的耐压层，节省了大量生产成本，简化了工艺步骤，可用于逆变器、开关电源和照明电路领域。
【专利说明】沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
【技术领域】
[0001]本发明属于微 电子【技术领域】，涉及半导体器件的制备方法，特别是一种利用衬底充当耐压层的沟槽栅结构SiC IGBT，可广泛用于变频器、逆变器、开关电源、照明电路和电机等领域。
技术背景
[0002]碳化硅绝缘栅双极型晶体管，即SiC IGBT，是基于碳化硅材料发展起来的新型耐高压器件。目前电力电子领域应用的固态主流器件是Si IGBT，其关断电压为0.6~6.5kV。经过三十年的发展，Si IGBT已达到性能和器件结构的极限，而随着电动汽车、光伏和风能绿色能源、智能电网等新的应用发展，要求电力电子器件性能上新的飞跃。低微管缺陷密度的SiC宽禁带半导体材料的突破，使新一代电力电子器件成为可能。宽禁带的材料结构导致半导体器件低漏电、高工作温度和抗辐照等性能的改善。宽禁带半导体SiC具有比Si高一个数量级的临界击穿电场，意味着SiC电力电子器件的关断漂移层能更薄和具有更高的掺杂浓度，导致SiC与Si同等器件相比具有低一个量级的导通电阻；更高的载流子饱和速度导致更高的工作频率；更高的热导率将改善热耗散，使器件可以工作在更高的功率密度。
[0003]20世纪90年代中期提出了一种新概念，即IGBT采用U形沟槽栅结构，它采用了从大规模集成工艺借鉴来的硅干法刻蚀技术。在沟槽栅IGBT中，栅压在漂移区中形成电子积累层，增强了 PIN 二极管中的电子注入，提高了表面的载流子浓度。而原来IGBT中的MOS结构“T”字型导电通路缩短为两条平行的垂直导电通路，沟道从横向变为纵向，导致元胞面积减小，从而增加了单位器件面积内的沟道面积，进而降低了沟道电阻；而且槽栅消除了 JFET效应，不会出现电流“瓶颈”区域。所以与平面栅IGBT相比，沟槽栅IGBT能大幅降低通态压降，从而在通态压降和关断能量之间达到更优的折衷。此外，相对于PNP晶体管电流，PIN 二极管电流比重的增加能有效抑制擎住效应，所以沟槽栅IGBT比平面栅IGBT具有更大的SOA安全工作区。
[0004]传统的沟槽栅SiC IGBT的工艺步骤如下:首先在衬底硅面上生长缓冲层；接着在缓冲层上生长50~200 μ m厚的外延耐压层；接着在耐压层上通过离子注入形成阱区、发射区和重掺杂体接触区；然后在衬底正面刻蚀沟槽，生长槽栅氧化层、淀积多晶硅槽栅?’最后淀积、光刻器件的金属接触。这种方法存在两方面的不足:一是制备成本高。例如，SiC外延设备价格昂贵，外延过程耗能大等；二是生长较厚SiC外延层的技术难度大，例如对于生长100 μ m及以上厚度的外延层，其工艺要求高，在国际上只有像Cree等这样顶尖的碳化硅器件公司才能做到，因此，技术瓶颈问题限制了大功率SiC IGBT的普及与应用。
【发明内容】
[0005]本发明目的在于提出一种沟槽栅碳化硅绝缘栅双极型晶体管的新型制备方法，以解决现有技术制备成本高，工艺难度大的问题，实现大功率SiC IGBT的普及与应用。
[0006]本发明的技术方案包括以下步骤:[0007](I)选用零微管的P型SiC衬底，其基平面位错为104/cm_3，衬底浓度为3 X IO14?SXlO14Cm-3,沿该P型SiC衬底的背面切割，使其减薄至100 μ m,再对切割面依次进行抛光、
氧化并去除氧化层；
[0008](2)在所述零微管的P型SiC衬底正面用氮离子进行两次N阱离子注入:第一次注入剂量为1.5X IO12CnT2?7.5X IO12cnT2，注入能量为300?700Kev ;第二次注入剂量8 X IO11CnT2?4 X IO12CnT2注入能量为200?450Kev,形成N阱区；
[0009](3)在N阱区左上方与右上方的区域，用氮离子进行重掺杂N+离子注入:注入剂量为9X IO13?7X 1014cnT2，注入能量为150?300Kev，形成体接触区；
[0010](4)在N阱区上部中间区域用Al离子进行离子注入:注入剂量为3X IO14cnT2?
1X IO15CnT2,注入能量为150?300Kev,形成P阱区；
[0011](5)在整个零微管的P型SiC衬底上淀积一层厚度为0.2um的SiO2，在P阱区上面的中间区域光刻沟槽窗口，并对该窗口下部SiC衬底进行沟槽刻蚀，直至沟槽位于N阱下方，使P阱区被隔开为左右两部分，该左右两部分成为发射区；
[0012](6)对上述刻蚀出的沟槽的底部和侧壁进行氧化，形成沟槽栅氧化层；
[0013](7)在长有沟槽栅氧化层的沟槽内采用低压热壁化学汽相淀积法生长多晶硅，直至多晶硅填满沟槽；
[0014](8)在所述零微管的P型SiC衬底的背面用铝离子进行离子注入，注入剂量为4 X IO12CnT2?3 X IO1W,注入能量为400?600Kev,形成P型缓冲层；
[0015](9)在P型SiC衬底背面用氮离子进行N+离子注入，注入剂量为4X1013?
2X 1014cnT2，注入能量为200?350Kev，形成集电区；
[0016](10)将所述零微管的P型SiC衬底置于1700°C下进行高温退火8?15分钟，激活所有注入杂质；
[0017](11)在所述零微管的P型SiC衬底正面刻蚀出多晶硅栅的侧墙，接着在该衬底正面上依次淀积钛金属层与镍金属层，并进行金属光刻与刻蚀，引出发射极与栅极；
[0018](12)在上述P型SiC衬底背面淀积厚度为I μ m镍金属层，引出集电极；
[0019](13)将完成上述步骤后的基片在900°C温度下金属烧结4?7分钟，完成器件制作。
[0020]本发明由于选用没有微管结构的P型SiC衬底制备沟槽栅IGBT器件，无需进行外延，可直接通过离子注入制备器件；同时由于省去了外延工艺，进而降低了制备难度，节省了制备成本与时间，极大得节约了资源与能源。
【专利附图】
【附图说明】
[0021]图1是现有沟槽栅碳化硅绝缘栅双极型晶体管结构图；
[0022]图2是本发明制备图1器件的流程图；
[0023]图3是本发明制备图1器件的工艺示意图。
【具体实施方式】
[0024]本发明所用到的设备主要有热氧化炉，离子注入机，磁控溅射仪，多晶硅淀积设备。[0025]如图1所示，本发明要制备的沟槽栅碳化硅绝缘栅双极型晶体管，其结构包括P型SiC衬底1，N阱区2，N+体接触区3，发射区4，沟槽栅氧化层5，多晶硅槽栅6，缓冲层7，集电区8，SiO2侧墙9，钛金属层10，镍金属层11。其中，P型SiC衬底I是轻掺杂的衬底，P型SiC衬底I的上方是N阱区2，N阱区2的左上角与右上角是体接触区3，N阱区2的中部区域是多晶硅槽栅6，沟槽栅氧化层5包裹着多晶硅槽栅6的底部与侧壁，发射区4位于衬底上部、夹在多晶硅槽栅6左右两边，集电区8位于衬底的最下方，缓冲层7位于集电区8的上方，SiO2侧墙9位于多晶硅槽栅6最上方的左右两侧，钛金属层10分别位于N+体接触区
3、发射区4、多晶娃槽栅6的上方,镍金属层11分别位于集电区8的下方与钛金属层10的上方。
[0026]本发明制备所述沟槽栅碳化硅绝缘栅双极型晶体管的方法，给出如下三种实施例:
[0027]实施例1:在基平面位错为104/cm_3、衬底浓度为3X IO14CnT3的零微管结构P型SiC衬底上，制备沟槽栅碳化硅绝缘栅双极型晶体管。
[0028]参照图2和图3，本实施例的实现步骤如下:
[0029]步骤1:衬底处理。
[0030]选用基平面位错为104/cm_3、衬底浓度为3 X IO14CnT3的零微管结构P型SiC衬底，沿该P型SiC衬底I的背面切割使其减薄至IOOym ;对切割面抛光后，在950°C下湿氧氧化20分钟，再去除氧化层，恢复切割面结构与平整度。
[0031]步骤2:N阱离子注入。
[0032](2.1)采用低压化学汽相淀积方式在经过上述处理后的P型SiC衬底正面淀积一层厚度为0.1 μ m的SiO2,再淀积厚度为I μ m的Al作为氮离子注入的阻挡层，涂胶光刻出N阱注入区窗口；
[0033](2.2)对N阱注入区窗口进行两次离子注入:在650°C下，先采用300Kev的注入能量、1.5 X IO12CnT2的注入剂量进行一次氮离子注入，再采用200Kev的注入能量、8 X IO11cnT2的注入剂量进行二次氮离子注入，形成N阱区2，如图3中a。
[0034]步骤3:体接触区离子注入。
[0035]在完成上述工艺的P型SiC衬底正面涂胶，光刻出N阱区2的左上角与右上角窗口，对这两个窗口使用氮离子进行一次重掺杂N+离子注入，注入剂量为9 X 1013cm_2，注入能量为150Kev，形成体接触区3，如图3中b。
[0036]步骤4:P阱区离子注入。
[0037](4.1)在包含体接触区的P型SiC衬底正面涂胶、光刻出N阱区2的中间区域窗口，在该窗口上用铝离子进行一次P+离子注入，注入剂量3 X 1014cm_2，注入能量为150Kev，形成P阱区，如图3中c ;
[0038](4.2)去除P型SiC衬底正面淀积的Al和Si02。
[0039]步骤5:沟槽刻蚀。
[0040](5.1)在经过多步离子注入的P型SiC衬底的整个正面上采用低压化学气相法淀积一层厚度为0.2 μ m的SiO2层；
[0041](5.2)在上述SiO2层上磁控溅射一层2000A的Ti膜作为ICP刻蚀掩膜，然后涂胶、光刻出沟槽窗口，进行ICP刻蚀直至N阱区下方，形成穿过P阱区的沟槽，如图3中d ;最后去胶，除去刻蚀掩膜并清洗，ICP刻蚀的工艺条件为:ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
[0042](5.3)穿过P阱区的刻蚀沟槽，将P阱区分隔为左右两部分，用这左右两部分作为发射区4。
[0043]步骤6:沟槽栅氧化层的生长。
[0044]在1200°C下，对完成沟槽刻蚀的P型SiC衬底正面进行干氧氧化2个小时，在沟槽底部与侧壁形成厚度为40nm的沟槽栅氧化层5 ;然后在1050°C的N2氛围下进行退火，降低SiO2薄膜表面的粗糙度，如图3中e。
[0045]步骤7:沟槽多晶娃淀积。
[0046]在生长有沟槽栅氧化层5的P型SiC衬底的正面，采用低压热壁化学汽相淀积法生长多晶硅，使其填满沟槽，如图3中f ;然后涂胶光刻，刻蚀多晶硅层，形成多晶硅槽栅；最后去胶、清洗，其中，生长多晶硅的工艺条件是:环境温度为650°C，
[0047]淀积压强为80Pa，反应气体为硅烷和磷化氢,载运气体为氦气。
[0048]步骤8:缓冲层离子注入。
[0049]在P型SiC衬底的背面进行P+离子注入，注入剂量为4X 1012cm_2，注入能量为400Kev，形成缓冲层7，如图3中g。
[0050]步骤9:集电极区离子注入。
[0051]在含有缓冲层的P型SiC衬底背面用氮离子进行N+离子注入，注入剂量为4X 1013cnT2，注入能量为200Kev，形成集电极区8，如图3中g。
[0052]步骤10:把上述所制备的P型SiC衬底置于1700°C的氩气环境中，进行高温退火，时间为15分钟，激活注入杂质。
[0053]步骤11:在衬底正面制备发射极和栅极。
[0054](11.1)在上述P型SiC衬底的正面涂胶光刻，刻蚀出槽栅的SiO2侧墙9，如图3中h ；
[0055](11.2)采用磁控溅射法在刻蚀出侧墙9后的P型SiC衬底正面依次淀积钛金属层和镍金属层11，其中，钛金属层厚度为50nm，镍金属层厚度为150nm ;接着在金属层上涂胶、显影，进行金属腐蚀形成发射极与栅极，然后去胶、清洗，如图3中i。
[0056]步骤12:在衬底背面制备集电极。
[0057]在完成栅极和发射极制备的P型SiC衬底背面淀积厚度为I μ m镍金属层，引出集电极，如图3中i ;
[0058]步骤13:将完成上述步骤后的基片在900°C温度下金属烧结4分钟，完成器件制作。
[0059]实施例2:在基平面位错为104/cm_3、衬底浓度为6X IO14CnT3的无微管结构P型SiC衬底上，制备沟槽栅型碳化硅绝缘栅双极型晶体管。
[0060]参照图2和图3，本实施例的实现步骤如下:
[0061]步骤A:衬底处理。
[0062]本步骤与实施例1的步骤I相同。
[0063]步骤B:N阱离子注入。
[0064](bl)本步骤与实施例1的步骤(2.1)相同；[0065](b2)对N阱注入区窗口进行两次离子注入:在650°C下，先采用500Kev的注入能量、4.5 X IO12CnT2的注入剂量进行一次氮离子注入，再采用350Kev的注入能量、I X IO12cnT2的注入剂量进行二次氮离子注入，形成N阱区2，如图3中a。
[0066]步骤C:在完成上述工艺的P型SiC衬底正面涂胶，光刻出N阱区2左上角与右上角窗口，对这两个窗口使用氮离子进行一次重掺杂N+离子注入，注入剂量为3 X IO14Cm-2,注入能量为250Kev，形成体接触区3，如图3中b。
[0067]步骤D:在包含体接触区的P型SiC衬底正面涂胶、光刻出N阱区2中间区域的窗口，在该窗口上用铝离子进行一次P+离子注入，注入剂量6 X 1014cm_2，注入能量为220Kev，形成P阱区，如图3中c ;接着去除去除P型SiC衬底正面淀积的Al和SiO2阻挡层。
[0068]步骤E:沟槽刻蚀。
[0069]本步骤与实施例1的步骤5相同。
[0070]步骤F:在1200°C下，对完成沟槽刻蚀的P型SiC衬底正面进行干氧氧化3个小时，在沟槽底部与侧壁形成厚度为60nm的沟槽栅氧化层5 ;然后在1050°C的N2氛围下进行退火，降低SiO2薄膜表面的粗糙度，如图3中e。
[0071]步骤G:沟槽多晶硅淀积。
[0072]本步骤与实施例1的步骤7相同。
[0073]步骤H:在P型SiC衬底的背面进行P+离子注入，注入剂量为8 X 1012cm_2，注入能量为500Kev，形成缓冲层7，如图3中g。
[0074]步骤1:在含有缓冲层的P型SiC衬底背面用氮进行N+离子注入，注入剂量为8X1013cm_2，注入能量为250Kev，形成集电极区8，如图3中g。
[0075]步骤J:把上述所制备的P型SiC衬底置于1700°C的氩气环境中，进行高温退火，时间为10分钟，激活注入杂质。
[0076]步骤K:在衬底正面制备发射极和栅极。
[0077]本步骤与实施例1的步骤11相同。
[0078]步骤L:在衬底背面制备集电极。
[0079]本步骤与实施例1的步骤12相同。
[0080]步骤M:将完成上述步骤后的基片在900°C温度下金属烧结11分钟，完成器件制作。
[0081]实施例3:在基平面位错为104/cm_3、衬底浓度为8X IO14CnT3的无微管结构P型SiC衬底上，制备沟槽栅碳化硅绝缘栅双极型晶体管。
[0082]参照图2和图3，本实施例的实现步骤如下:
[0083]第一步:衬底处理。
[0084]本步骤与实施例1的步骤I相同。
[0085]第二步:采用低压化学汽相淀积方式在经过上述处理的P型SiC衬底正面淀积一层厚度为1.2 μ m的Al作为氮离子注入的阻挡层，涂胶光刻出N阱注入区窗口 ；在650°C下对N阱区窗口进行两次离子注入，即先用700Kev的注入能量、7.5X IO12CnT2的注入剂量进行一次氮离子注入，再用450Kev的注入能量、4X IO12CnT2的注入剂量进行二次氮离子注入，形成N阱区2，如图3中a。
[0086]第三步:在完成上述工艺的P型SiC衬底正面涂胶，光刻出N阱区2的左上角与右上角窗口，对这两个窗口使用氮离子进行一次重掺杂N+离子注入，注入剂量为7 X IO1W2,注入能量为300Kev，形成体接触区3，如图3中b。
[0087]第四步:在包含体接触区的P型SiC衬底正面涂胶、光刻出N阱区2的中间区域窗口，在该窗口上用铝离子进行能量为300Kev、剂量IXlO15cnT2的一次P+离子注入，形成P阱区4 ;接着去除P型SiC衬底正面淀积的Al阻挡层，如图3中C。
[0088]第五步:沟槽刻蚀。
[0089]本步骤与实施例1的步骤5相同。
[0090]第六步:在1200°C下，对完成沟槽刻蚀的P型SiC衬底正面进行干氧氧化4个小时，在沟槽底部与侧壁形成厚度为75nm的沟槽栅氧化层5 ;然后在1050°C的N2氛围下进行退火，降低SiO2薄膜表面的粗糙度，如图3中e。
[0091]第七步:沟槽多晶硅淀积。
[0092]本步骤与实施例1的步骤7相同。
[0093]第八步:在P型SiC衬底的背面用铝离子进行剂量为3X 1013cm_2、能量为600Kev的P+离子注入，形成缓冲层7，如图3中g。
[0094]第九步:在含有缓冲层的P型SiC衬底背面用氮离子进行剂量为2 X IO14CnT2、能量为350Kev的N+离子注入，形成集电极区8，如图3中g。
[0095]第十步:把经过上述步骤后的P型SiC衬底置于1700°C的氩气环境中，进行高温退火，时间为8分钟，激活注入杂质。
[0096]第十一步:在衬底正面制备发射极和栅极。
[0097]本步骤与实施例1的步骤11相同。
[0098]第十二步:在衬底背面制备集电极。
[0099]本步骤与实施例1的步骤12相同。
[0100]第十三步:将完成上述步骤后的基片在900°C温度下金属烧结7分钟，完成器件制作。
【权利要求】
1.一种沟槽栅碳化硅绝缘栅双极型晶体管的制备方法，包括以下步骤: (1)选用零微管的P型SiC衬底，其基平面位错为104/cm_3，衬底浓度为3X1014~SXlO14Cm-3,沿该P型SiC衬底的背面切割，使其减薄至100 μ m,再对切割面依次进行抛光、氧化并去除氧化层； (2)在所述零微管的P型SiC衬底正面用氮离子进行两次N阱离子注入:第一次注入剂量为1.5X IO12CnT2~7.5X IO12CnT2，注入能量为300~700Kev ;第二次注入剂量8X IO11CnT2~4 X 1012CnT2注入能量为200~450Kev,形成N阱区； (3)在N阱区左上方与右上方的区域，用氮离子进行重掺杂N+离子注入:注入剂量为9X IO13~7 X IO1W2,注入能量为150~300Kev,形成体接触区； (4)在N阱区上部中间区域用Al离子进行离子注入:注入剂量为3XIO14CnT2~1X 1015cnT2，注入能量为150~300Kev,形成P阱区； (5)在整个零微管的P型SiC衬底上淀积一层厚度为0.2um的SiO2,在P阱区上面的中间区域光刻沟槽窗口，并对该窗口下部SiC衬底进行沟槽刻蚀，直至沟槽位于N阱下方，使P阱区被隔开为左右两部分，该左右两部分成为发射区； (6)对上述刻蚀出的沟槽的底部和侧壁进行氧化，形成沟槽栅氧化层； (7)在长有沟槽栅氧化层的沟槽内采用低压热壁化学汽相淀积法生长多晶硅，直至多晶娃填满沟槽； (8)在所述零微管的P型SiC衬底的背面用铝离子进行离子注入，注入剂量为4 X IO12CnT2~3 X IO1W,注入能量为400~600Kev,形成P型缓冲层； (9)在含有P型缓冲层的P型SiC衬底背面用氮离子进行N+离子注入，注入剂量为4X1013~2X IO14CnT2，注入能量为200~350Kev，形成集电区； (10)将所述零微管的P型SiC衬底置于170(TC下进行高温退火8~15分钟，激活所有注入杂质； (11)在所述零微管的P型SiC衬底正面刻蚀出多晶硅栅的侧墙，接着在该衬底正面上依次淀积钛金属层与镍金属层，并进行金属光刻与刻蚀，引出发射极与栅极； (12)在上述P型SiC衬底背面淀积厚度为Iμ m镍金属层，引出集电极； (13)将完成上述步骤后的基片在900°C温度下金属烧结4~7分钟，完成器件制作。
2.根据权利要求1所述的沟槽栅碳化硅绝缘栅双极型晶体管的制备方法，其特征在于所述步骤(5)中沟槽刻蚀，其工艺条件是:ICP线圈功率850W，源功率100W，反应气体SFf^PO2流量分别为48sccm和12sccm。
3.根据权利要求1所述的沟槽栅碳化硅绝缘栅双极型晶体管的制备方法，其特征在于所述步骤(6)中沟槽栅氧化层生长，其工艺条件是:温度为1200°C，时间为2~4小时。
4.根据权利要求1所述的沟槽栅碳化硅绝缘栅双极型晶体管的制备方法，其特征在于所述步骤(7)中采用低压热壁化学汽相淀积法生长多晶硅，其工艺条件是:淀积温度为650°C,淀积压强为80Pa,反应气体为硅烷和磷化氢,载运气体为氦气。
【文档编号】H01L21/331GK103928320SQ201410162752
【公开日】2014年7月16日 申请日期:2014年4月21日 优先权日:2014年4月21日
【发明者】郭辉, 翟华星, 张艺蒙, 宋庆文, 张玉明, 汤晓燕 申请人:西安电子科技大学