阵列基板及其制备方法、显示装置制造方法
【专利摘要】本发明涉及显示【技术领域】，公开了一种阵列基板及其制备方法、显示装置，该阵列基板包括衬底基板、自下而上依次形成在衬底基板上的第一短路线、第一绝缘层、数据线和第二绝缘层，数据线所在的层形成有第二短路线，多根数据线分为第一数据线单元和第二数据线单元，且每根数据线均连接有ESD保护器件，第二数据线单元的数据线与第二短路线连接，第二导电接线穿过第二绝缘层的过孔连接第二数据线单元的两段数据线；第一导电接线穿过第一绝缘层和第二绝缘层的过孔连接第一数据线单元的数据线和第一短路线。本发明可避免阵列基板制备过程中在数据线交叠区域发生ESD现象，所积累的静电最后通过ESD保护器件释放。
【专利说明】阵列基板及其制备方法、显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，特别是涉及一种阵列基板及其制备布线方法、显示装 置。
【背景技术】
[0002] 静电击穿（ESD，Electro-static discharge)现象是面板制程中阵列基板段工艺 的主要不良现象之一，主要原因是由于面板内部大面积金属的存在，在金属溅射和刻蚀过 程中积累大量电荷，在电荷转移过程中遇到很细的走线或者线与线交叉的地方，由于瞬间 电流过大，容易发生ESD现象，直接影响产品的良品率。
[0003] 薄膜晶体管液晶显不器（TFT-LCD，Thin Film Transistor-Liquid Crystal Display)在制程过程中，在阵列基板制备工艺结束时，需要进行该工艺的检查，其包括金属 线的断开、短接等不良检查。
[0004] 为了方便对阵列基板上的布线进行检查，阵列基板一般采用如图1所示的连接方 式，数据线贯穿整个阵列基板的衬底基板10的两端，其长度较长，通常将整个面板的数据 线分成奇数的数据线（简称奇数线40)和偶数的数据线（简称偶数线50)两组，先在衬底 基板上形成第一短路线20,在该第一短路线20的上层形成第一绝缘层，并在第一绝缘层的 上层形成数据线和第二短路线30,将奇数线40直接连接在第一短路线20 (Shorting Bar) 上，最后在数据线和第二短路线的上层形成第二绝缘层，该第二绝缘层上开设有过孔，而偶 数线50需要通过第二绝缘层的过孔与第二短路线30连接，最后在过孔处进行ΙΤ0沉积，将 偶数线50与第二短路线30连接，这样，会使奇数线40和第二短路线30产生交叠。
[0005] 虽然数据线上连接有ESD保护器件60, ESD保护器件包括多个TFT，TFT的源极与 数据线连接，其漏极与第三短路线连接，源极和栅极之间需要通过ΙΤ0连接，而ΙΤ0 -般是 在最后的步骤在进行沉积，由于数据线为较长的金属线，在数据线溅射和刻蚀过程中容易 积累静电，而这些静电在ΙΤ0沉积之前是不能通过ESD保护器件释放掉的，因此，在上述数 据线交叠区域就容易产生ESD现象，影响产品的良品率。
【发明内容】
[0006] (一）要解决的技术问题
[0007] 本发明要解决的技术问题是如何避免阵列基板上数据线交叠区域发生ESD现象。
[0008] (二）技术方案
[0009] 为了解决上述技术问题，本发明提供的一种阵列基板，其包括衬底基板、自下而上 依次形成在所述衬底基板上的第一短路线、第一绝缘层、数据线和第二绝缘层，所述数据线 所在的层形成有第二短路线，所述数据线为平行设置的多根，其分为第一数据线单元和第 二数据线单元，且每根数据线均连接有ESD保护器件，
[0010] 所述第二数据线单元的数据线与第二短路线连接，且所述第一数据线单元的数据 线分为两段，第二导电接线穿过第二绝缘层的过孔连接所述第二数据线单元的两段数据 线；第一导电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线 和第一短路线。
[0011] 进一步地，所述ESD保护器件包括至少一个TFT，所述TFT包括栅极、第一电极和第 二电极，所述栅极和第一电极、第二电极之间为所述第一绝缘层，所述第一电极与数据线连 接，所述第二电极连接到第三短路线上，第三导电接线穿过第一绝缘层和第二绝缘层的过 孔连接所述第一电极和栅极。
[0012] 进一步地，所述第一导电接线、第二导电接线和第三导电接线均由ΙΤ0材料制成， 且所述第一导电接线、第二导电接线和第三导电接线形成于所述第二绝缘层的上层。
[0013] 进一步地，所述第一数据线单元上形成奇数的数据线，第二数据线单元上形成偶 数的数据线。
[0014] 进一步地，所述第一数据线单元上形成偶数的数据线，第二数据线单元上形成奇 数的数据线。
[0015] 本发明还提供一种阵列基板的制备方法，其包括以下步骤：
[0016] 采用第一构图工艺在衬底基板上形成第一短路线的图形，并在第一短路线的上层 形成第一绝缘层；
[0017] 采用第二构图工艺在第一绝缘层的上层形成数据线和第二短路线的图形，并在数 据线和第二短路线的上层形成第二绝缘层，其中，多个数据线分为第一数据线单元和第二 数据线单元，第一数据线单元的数据线分为两段；
[0018] 在第二绝缘层上开设多个过孔，部分过孔穿过第二绝缘层和第一绝缘层使得第一 短路线暴露，剩余部分过孔穿过第二绝缘层使得数据线和第二短路线暴露；
[0019] 在具有过孔的第二绝缘层的上层形成第一导电接线和第二导电接线，所述第一导 电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线和第一短 路线，所述第二导电接线穿过所述第二绝缘层的过孔连接所述第一数据线单元的两段数据 线.
[0020] 并在数据线周边的衬底基板上形成与数据线连接的ESD保护器件。
[0021] 进一步地，所述在数据线周边的衬底基板上形成与数据线连接的ESD保护器件的 步骤，具体为：
[0022] 在数据线周边的衬底基板上形成至少一个TFT，在第一短路线所在的层上形成 TFT的栅极，并以第一绝缘层作为栅绝缘层，并在数据线所在的层上形成TFT的第一电极和 第二电极、第三短路线，最后在具有过孔的第二绝缘层的上层形成第三导电接线，第一电极 与数据线连接，第二电极连接到第三短路线上，第三导电接线穿过第一绝缘层和第二绝缘 层的过孔连接第一电极和栅极。
[0023] 进一步地，所述第一导电接线、第二导电接线和第三导电接线均采用ΙΤ0材料制 成，在具有过孔的第二绝缘层的上层沉积ΙΤ0以形成第一导电接线、第二导电接线和第三 导电接线。
[0024] 进一步地，在所述第一数据线单元上形成偶数的数据线，并在所述第二数据线单 元上形成奇数的数据线；或者，在所述第一数据线单元上形成奇数的数据线，并在所述第二 数据线单元上形成偶数的数据线。
[0025] 本发明还提供一种显示装置，其包括上述的阵列基板。
[0026] (三）有益效果
[0027] 本发明提供的一种阵列基板及其制备方法、显示装置，第二数据线单元的数据线 分成两段，且该两段数据线通过第二导电接线连接，同时第一数据线单元的数据线通过第 一导电接线与第一短路线连接，只要未形成第一导电接线和第二导电接线，该第一数据线 单元的数据线和第二数据线单元的数据线就不会积累静电，就不会发生ESD现象，第一导 电接线和第二导电接线以及ESD保护器件的导电接线可以在最后一步形成，由此可避免阵 列基板制备过程中在数据线交叠区域发生ESD现象，而在最后的步骤中，所积累的静电可 通过ESD保护器件释放。
【专利附图】
【附图说明】
[0028] 图1是现有的阵列基板的局部不意图；
[0029] 图2是本发明的阵列基板的局部示意图。
[0030] 其中：1〇、衬底基板；20、第一短路线；30、第二短路线；40、奇数线；50、偶数线； 60、ESD保护器件；1、衬底基板；2、第一短路线；3、第二短路线；4、第一数据线单元的数据 线；5、第二数据线单元的数据线；6、ESD保护器件；7、第一导电接线；8、第二导电接线；9、 第二短路线。
【具体实施方式】
[0031] 下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施 例用于说明本发明，但不用来限制本发明的范围。
[0032] 为了测试方便，在TFT-LCD制程中，需要对阵列基板上的布线进行检查，因此，为 了方便布线检查，阵列基板的数据线一般分为奇偶两组，每组分别连接不同的短路线，如图 2所示，本发明的一种阵列基板，其包括衬底基板1、自下而上依次形成在该衬底基板1上的 第一短路线2、第一绝缘层、数据线和第二绝缘层，数据线所在层形成有第二短路线3,数据 线为平行设置的多根，其分为第一数据线单元和第二数据线单元，且每根数据线均连接有 ESD保护器件6,第二数据线单元的数据线5与第二短路线3连接，且第二数据线单元的数 据线5分为两段，第二导电接线8穿过第二绝缘层的过孔连接该第二数据线单元的两段数 据线；第一导电接线7穿过第一绝缘层和第二绝缘层的过孔连接第一数据线单元的数据线 4和第一短路线2。
[0033] 需要指出的是，在第二绝缘层上所形成的过孔分为两类，一类是仅穿过第二绝缘 层使得数据线和第二短路线暴露的过孔，在此取名第一类过孔，该第一类过孔较浅，第二导 电接线8的两端则是穿过该类过孔连接第二数据线单元的两段数据线；其中，还包括另一 类的过孔，其同时穿过第二绝缘层和第一绝缘层使得第一短路线暴露，取名第二类过孔，该 第二类过孔较深，第一导电接线7的两端则是同时穿过了第一类过孔和第二类过孔以连接 第一数据线单元的数据线4和第一短路线2。
[0034] 由于本发明的第二数据线单元的数据线5分成两段，且该两段数据线通过第二导 电接线8连接，同时第一数据线单元的数据线4通过第一导电接线7与第一短路线2连接， 只要未形成第一导电接线7和第二导电接线8,该第一数据线单元的数据线4和第二数据 线单元的数据线5就不会积累静电，不会发生ESD现象，第一导电接线7和第二导电接线8 以及ESD保护器件的导电接线可以在最后一步形成，由此可避免阵列基板制备过程中产生 ESD现象，而在最后的步骤中，所积累的静电可通过ESD保护器件释放，因此可避免阵列基 板上数据线交叠区域发生ESD现象。
[0035] 其中，本发明实施例的ESD保护器件6为现有技术，其包括至少一个TFT，以一个 TFT为例，该TFT包括栅极、第一电极和第二电极，栅极和第一电极、第二电极之间为第一绝 缘层，该第一绝缘层作为栅绝缘层，第一电极与数据线连接，第二电极连接到第三短路线9 上，第三导电接线（图中未示出）穿过第一绝缘层和第二绝缘层的过孔连接第一电极和栅 极，具体地，该第三导电接线的两端则是穿过了上述的第一类过孔和第二类过孔以连接第 一电极和栅极。若是多个TFT的结构，则将该多个TFT进行串联连接。其中，第一电极可为 源极，则第二电极为漏极；相反地，第一电极若是为漏极，则第二电极为源极。
[0036] 优选地，为了节省工序和减少工艺难度，第一导电接线7、第二导电接线8和第三 导电接线均由ΙΤ0材料制成，且第一导电接线7、第二导电接线8和第三导电接线形成于同 一层，且同时形成在第二绝缘层的上层。
[0037] 对于第一数据线单元和第二数据线单元上所形成的数据线，可以为：在第一数据 线单元上形成奇数的数据线，相应地在第二数据线单元上形成偶数的数据线；或者，在第一 数据线单元上形成偶数的数据线，相应地在第二数据线单元上形成奇数的数据线，如图2 所示。
[0038] 本发明还提供一种上述阵列基板的制备方法，其包括以下步骤：
[0039] 采用第一构图工艺在衬底基板1上形成第一短路线的图形，并在该第一短路线的 上层以涂覆的方式形成第一绝缘层；
[0040] 采用第二构图工艺在第一绝缘层的上层形成数据线和第二短路线的图形，并在数 据线和第二短路线的上层以涂覆的方式形成第二绝缘层，其中，多个数据线分为第一数据 线单元和第二数据线单元，第一数据线单元的数据线分为两段；
[0041] 在第二绝缘层上开设多个过孔，部分过孔穿过第二绝缘层和第一绝缘层使得第一 短路线暴露，此类过孔为上述的第二类过孔，剩余部分过孔穿过第二绝缘层使得数据线和 第二短路线暴露，此类过孔为上述的第一类过孔；
[0042] 在具有过孔的第二绝缘层的上层形成第一导电接线和第二导电接线，第一导电接 线穿过第一绝缘层和第二绝缘层的过孔（即分别穿过第一类过孔和第二类过孔）连接第一 数据线单元的数据线和第一短路线，第二导电接线穿过第二绝缘层的过孔（即穿过第二类 过孔）连接第一数据线单元的两段数据线；
[0043] 并在数据线周边的衬底基板1上形成与数据线连接的ESD保护器件6。
[0044] 其中，上述的第一构图工艺和第二构图工艺基本一致，为现有技术，主要包括金属 薄膜涂层的涂覆、曝光、显影和进行刻蚀工艺。
[0045] 具体地：可在第一数据线单元上形成偶数的数据线，相应地在第二数据线上形成 奇数的数据线；或者，可在第一数据线单元上形成奇数的数据线，相应地在第二数据线单元 上形成偶数的数据线，如图2所示。
[0046] 上述的在数据线周边的衬底基板上形成与数据线连接的ESD保护器件的步骤，具 体为：在数据线周边的衬底基板1上形成至少一个TFT，以一个TFT为例，首先在第一短路 线2所在的层上形成TFT的栅极，并以第一绝缘层作为TFT的栅绝缘层，并在数据线所在的 层上形成TFT的第一电极和第二电极、第三短路线，最后在具有过孔的第二绝缘层的上层 形成第三导电接线，其中，第一电极与数据线连接，第二电极连接到第三短路线9上，第三 导电接线穿过第一绝缘层和第二绝缘层的过孔（即分别穿过第一类过孔和第二类过孔）连 接第一电极和栅极。其中，该ESD保护器件的栅极、第一电极和第二电极均采用一次构图工 艺形成。第一电极可为源极，则第二电极为漏极；相反地，第一电极若是为漏极，则第二电极 为源极。
[0047] 优选地，为了节省工序和减少工艺难度，第一导电接线7、第二导电接线8和第三 导电接线均采用ΙΤ0材料制成，在具有过孔的第二绝缘层的上层沉积ΙΤ0以形成第一导电 接线7、第二导电接线8和第三导电接线。即，该第一导电接线7、第二导电接线8和第三导 电接线在第二绝缘层形成之后的最后步骤采用沉积ΙΤ0的方式形成。
[0048] 本发明还提供一种显示装置，其包括上述的阵列基板。
[0049] 本发明的阵列基板及其制备方法、显示装置，每根数据线都设有ΙΤ0连接，且ESD 保护器件内部也采用ΙΤ0进行连接，而ΙΤ0沉积在最后的步骤中完成，可避免阵列基板制备 过程中在数据线交叠区域发生ESD现象，所积累的静电可在最后的步骤通过ESD保护器件 释放。
[0050] 以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换 也应视为本发明的保护范围。
【权利要求】
1. 一种阵列基板，其包括衬底基板、自下而上依次形成在所述衬底基板上的第一短路 线、第一绝缘层、数据线和第二绝缘层，所述数据线所在的层形成有第二短路线，所述数据 线为平行设置的多根，其分为第一数据线单元和第二数据线单元，且每根数据线均连接有 ESD保护器件，其特征在于， 所述第二数据线单元的数据线与第二短路线连接，且所述第一数据线单元的数据线分 为两段，第二导电接线穿过第二绝缘层的过孔连接所述第二数据线单元的两段数据线；第 一导电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线和第 一短路线。
2. 如权利要求1所述的阵列基板，其特征在于，所述ESD保护器件包括至少一个TFT， 所述TFT包括栅极、第一电极和第二电极，所述栅极和第一电极、第二电极之间为所述第一 绝缘层，所述第一电极与数据线连接，所述第二电极连接到第三短路线上，第三导电接线穿 过第一绝缘层和第二绝缘层的过孔连接所述第一电极和栅极。
3. 如权利要求2所述的阵列基板，其特征在于，所述第一导电接线、第二导电接线和第 三导电接线均由ITO材料制成，且所述第一导电接线、第二导电接线和第三导电接线形成 于所述第二绝缘层的上层。
4. 如权利要求1所述的阵列基板，其特征在于，所述第一数据线单元上形成奇数的数 据线，第二数据线单元上形成偶数的数据线。
5. 如权利要求1所述的阵列基板，其特征在于，所述第一数据线单元上形成偶数的数 据线，第二数据线单元上形成奇数的数据线。
6. -种阵列基板的制备方法，其特征在于，包括以下步骤： 采用第一构图工艺在衬底基板上形成第一短路线的图形，并在第一短路线的上层形成 第一绝缘层； 采用第二构图工艺在第一绝缘层的上层形成数据线和第二短路线的图形，并在数据线 和第二短路线的上层形成第二绝缘层，其中，多个数据线分为第一数据线单元和第二数据 线单元，第一数据线单元的数据线分为两段； 在第二绝缘层上开设多个过孔，部分过孔穿过第二绝缘层和第一绝缘层使得第一短路 线暴露，剩余部分过孔穿过第二绝缘层使得数据线和第二短路线暴露； 在具有过孔的第二绝缘层的上层形成第一导电接线和第二导电接线，所述第一导电接 线穿过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线和第一短路线， 所述第二导电接线穿过所述第二绝缘层的过孔连接所述第一数据线单元的两段数据线； 并在数据线周边的衬底基板上形成与数据线连接的ESD保护器件。
7. 如权利要求6所述的制备方法，其特征在于，所述在数据线周边的衬底基板上形成 与数据线连接的ESD保护器件的步骤，具体为： 在数据线周边的衬底基板上形成至少一个TFT，在第一短路线所在的层上形成TFT的 栅极，并以第一绝缘层作为栅绝缘层，并在数据线所在的层上形成TFT的第一电极和第二 电极、第三短路线，最后在具有过孔的第二绝缘层的上层形成第三导电接线，第一电极与数 据线连接，第二电极连接到第三短路线上，第三导电接线穿过第一绝缘层和第二绝缘层的 过孔连接第一电极和栅极。
8. 如权利要求7所述的制备方法，其特征在于，所述第一导电接线、第二导电接线和第 三导电接线均采用ITO材料制成，在具有过孔的第二绝缘层的上层沉积ITO以形成第一导 电接线、第二导电接线和第三导电接线。
9. 如权利要求6所述的制备方法，其特征在于，在所述第一数据线单元上形成偶数的 数据线，并在所述第二数据线单元上形成奇数的数据线；或者，在所述第一数据线单元上形 成奇数的数据线，并在所述第二数据线单元上形成偶数的数据线。
10. -种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
【文档编号】H01L21/82GK104051455SQ201410253615
【公开日】2014年9月17日 申请日期:2014年6月9日 优先权日:2014年6月9日
【发明者】闫岩 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司